CN116567444A - 一种基于时间粗细量化的模数转换电路和红外成像仪 - Google Patents

一种基于时间粗细量化的模数转换电路和红外成像仪 Download PDF

Info

Publication number
CN116567444A
CN116567444A CN202310308471.8A CN202310308471A CN116567444A CN 116567444 A CN116567444 A CN 116567444A CN 202310308471 A CN202310308471 A CN 202310308471A CN 116567444 A CN116567444 A CN 116567444A
Authority
CN
China
Prior art keywords
module
gate
signal
analog
pixel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310308471.8A
Other languages
English (en)
Inventor
黄兆丰
牛育泽
周飞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Lingfeng Shixin Technology Co ltd
Original Assignee
Beijing Lingfeng Shixin Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Lingfeng Shixin Technology Co ltd filed Critical Beijing Lingfeng Shixin Technology Co ltd
Priority to CN202310308471.8A priority Critical patent/CN116567444A/zh
Publication of CN116567444A publication Critical patent/CN116567444A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
    • H03M1/1245—Details of sampling arrangements or methods
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/62—Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/768—Addressed sensors, e.g. MOS or CMOS sensors for time delay and integration [TDI]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/772—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising A/D, V/T, V/F, I/T or I/F converters
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

本发明提供了一种基于时间粗细量化的模数转换电路和红外成像仪，涉及集成电路领域。积分模块在固定积分时间内，对光电流进行积分得到积分电压，并基于积分电压产生翻转信号；数字处理模块对脉冲信号进行处理得到两个电荷注入信号并传输至电荷复位模块；电荷复位模块根据两个电荷注入信号，向积分模块中的积分电容注入电荷复位积分电容；计数存储模块基于所述脉冲信号进行计数并存储，得到对应光电流的量化结果。本发明像素级电路的电荷处理能力也得到明显提高。减小像素内部的电压信号转移到列级电路时带来的电压偏差，从而减小了非线性。同时消除了像素级电路与列级电路信号传输过程中引入的噪声和非线性，提高读出电路的信噪比和线性度。

Description

一种基于时间粗细量化的模数转换电路和红外成像仪
技术领域
本发明涉及集成电路领域，尤其涉及一种基于时间粗细量化的模数转换电路和红外成像仪。
背景技术
红外成像是通过探测物体所发出的红外辐射来识别物体的技术，目前被广泛应用于军事、空间技术、医学等领域。红外焦平面阵列组件是红外成像***的主体，该组件由红外探测器和红外焦平面读出电路组成。读出电路将红外探测器产生的电信号进行转换并输出给片外的信号处理***。对于红外焦平面阵列，尤其是长波红外，采用像素级模数转换器(ADC)可以显著提升电荷处理能力。
目前传统的基于PFM的像素级模数转化器通常由PFM环路及N位计数器组成，信号电流在积分电容上进行折叠积分，通过多次计数实现信号量化，但由于像素面积限制了积分电容的大小，其精度和线性度之间存在折衷。
这种两级模数转换结构在折叠积分过程中采用电压复位的方式，积分结束后将积分电容上的残余电压采样至列级电路中进行二级量化。为了提高电荷处理能力，传统电路通常采用单位面积电容值大的MOS积分电容。另外，为了保证残余电压量化的准确性，传统像素级电路要求MOS积分电容工作在单位面积电容值较大且基本不变的有限区间内。
正因为如此，在对MOS积分电容进行复位时，每次都会注入一个与复位时电容大小成正比的KTC热噪声电荷。同时MOS积分电容两端压差变化有限，因此积分电压的摆幅受限。因此，传统的像素级电路存在信噪比难以提高和电荷处理能力较弱问题。此外，残余电压在像素级电路和列级电路之间转移的过程中会发生偏差，导致非线性问题。
发明内容
鉴于上述问题，提出了本发明以便提供克服上述问题或者至少部分地解决上述问题的一种基于时间粗细量化的模数转换电路和红外成像仪。
本发明实施例第一方面提供一种基于时间粗细量化的模数转换电路，所述模数转换电路包括：积分模块、数字处理模块、电荷复位模块、计数存储模块；
所述积分模块在固定积分时间内，对光电流进行积分得到积分电压，并基于所述积分电压产生翻转信号，所述翻转信号经或门运算后得到脉冲信号并传输至所述数字处理模块和所述计数存储模块，其中所述或门的另一个输入信号为来自于像素外控制单元的控制信号；
所述数字处理模块对所述脉冲信号进行处理得到两个电荷注入信号并传输至所述电荷复位模块；
所述电荷复位模块根据两个所述电荷注入信号，向所述积分模块中的积分电容注入电荷，复位所述积分电容；
所述计数存储模块基于所述脉冲信号进行计数并存储，得到对应所述光电流的量化结果；
其中，所述计数存储模块包括：计数器、高位存储模块以及低位存储模块；
所述计数器在所述固定积分时间内，以所述脉冲信号作为时钟信号进行计数，且将计数结果传输至所述高位存储模块进行存储，之后自身进行复位；
所述光电流在所述固定积分时间结束之后，依旧在所述积分电容上进行积分，完成最后一次翻转；
在所述最后一次翻转开始时，所述像素外控制单元变更所述控制信号为时钟信号，并经所述或门运算后得到新脉冲信号传输至所述计数器；
所述计数器对所述新脉冲信号进行计数，直至所述最后一次翻转结束时计数停止，得到计数结果并传输至所述低位存储模块进行存储，之后自身进行复位；
所述高位存储模块中存储的高位计数结果与所述低位存储模块中存储的低位计数结果之和即为所述量化结果。
可选地，所述高位存储模块和所述低位存储模块布置于像素内；或者，
所述高位存储模块和所述低位存储模块布置于列级内；
在所述高位存储模块和所述低位存储模块均布置于像素内的情况下，所述模数转换电路为完全像素集成电路，一个像素对应一个完全像素集成电路；
在所述高位存储模块和所述低位存储模块均布置于列级内的情况下，所述模数转换电路为非完全像素集成电路，一个像素对应一个非完全像素集成电路，一列像素对应一个高位存储模块和一个低位存储模块。
可选地，所述高位存储模块与所述计数器之间设有第一控制开关，所述第一控制开关受控于来自所述像素外控制单元的高位计数信号；
所述低位存储模块与所述计数器之间设有第二控制开关，所述第二控制开关受控于来自所述像素外控制单元的低位计数信号；
其中，所述第一控制开关闭合时，所述高位存储模块接收并存储所述高位计数结果；
所述第二开关闭合时，所述低位存储模块接收并存储所述低位计数结果。
可选地，所述数字处理模块包括：逻辑单元；
所述逻辑单元与所述或门和所述电荷复位模块分别连接；
所述逻辑单元接收所述或门输出的脉冲信号，产生两个所述电荷注入信号，并传输至所述电荷复位模块。
可选地，所述逻辑单元包括：与门、第一非门、第二非门、第一或非门以及第二或非门；
所述与门的两个输入端分别接收脉冲信号和积分信号；
所述与门的输出端与所述第一非门的输入端、所述第二或非门的第二输入端分别连接；
所述第一非门的输出端与所述第一或非门的第一输入端连接；
所述第一或非门的第二输入端与所述第二或非门的输出端连接；
所述第一或非门的输出端与所述第二非门的输入端、所述第二或非门的第一输入端分别连接；
所述第二非门的输出端输出两个所述电荷注入信号中的第一电荷注入信号；
所述第二或非门的输出端输出两个所述电荷注入信号中的第二电荷注入信号。
可选地，所述电荷注入单元包括：第一MOS管、第二MOS管、第三MOS管；
所述第一MOS管的第二端受控于第一固定电压；
所述第一MOS管的第一端接收所述第一电荷注入信号；
所述第一MOS管的第三端与所述第二MOS管的第一端连接；
所述第二MOS管的第二端受控于所述第二固定电压；
所述第二MOS管的第三端与所述第三MOS管的第一端连接；
所述第三MOS管的第二端受控于所述第二电荷注入信号；
所述第三MOS管的第三端与所述积分模块连接。
可选地，所述积分模块包括：探测器、MOS管开关、积分电容、总复位开关以及比较器；
所述探测器的一端接地，另一端与所述MOS管开关的第一端连接；
所述MOS管开关的第二端受控于外部开关信号；
所述MOS管开关的第三端与所述第三MOS管的第三端、所述总复位开关的第二端、所述积分电容的第一端以及所述比较器的第一输入端分别连接；
所述总复位开关的第一端接收总复位电压；
所述积分电容的第二端接地；
所述比较器的第二输入端接收参考电压；
所述比较器的输出端输出所述翻转信号。
可选地，在所述固定积分时间内，所述积分信号为高电平；
在所述固定积分时间结束后，所述积分信号为低电平。
可选地，两个所述电荷注入信号中第一电荷注入信号的低电平持续时间，大于两个所述电荷注入信号中第二电荷注入信号的低电平持续时间。
本发明实施例第二方面提供一种红外成像仪，所述红外成像仪包括：如第一方面任一所述的基于时间粗细量化的模数转换电路。
本发明提供的基于时间粗细量化的模数转换电路，积分模块在固定积分时间内，对光电流进行积分得到积分电压，并基于积分电压产生翻转信号，该翻转信号经或门运算后得到脉冲信号并传输至数字处理模块和计数存储模块；数字处理模块对脉冲信号进行处理得到两个电荷注入信号并传输至电荷复位模块；电荷复位模块根据两个电荷注入信号，向积分模块中的积分电容注入电荷，复位积分电容；计数存储模块基于脉冲信号进行计数并存储，得到对应光电流的量化结果。
这其中，计数器在固定积分时间内，以脉冲信号作为时钟信号进行计数，且将计数结果传输至高位存储模块进行存储，之后自身进行复。区别于传统的固定积分时间结束后光电流不会再在积分电容上翻转的方式，本发明的光电流在固定积分时间结束之后，依旧在积分电容上进行积分，完成最后一次翻转。
而在最后一次翻转开始时，像素外控制单元变更控制信号为时钟信号，并经或门运算后得到新脉冲信号传输至计数器；计数器对新脉冲信号进行计数，直至最后一次翻转结束时计数停止，得到计数结果并传输至低位存储模块进行存储，之后自身进行复位。高位存储模块中存储的高位计数结果与低位存储模块中存储的低位计数结果之和即为最终的量化结果。
本发明的光电流最终的量化结果，仅仅与两次量化的数字量：高位计数结果、低位计数结果相关，与积分电容的大小无关，即所提出的电路对积分电容的工作区间没有要求。因此，在采用单位面积电容值较大的MOS电容为积分电容时，积分电容两端压差可以从单位面积电容值较大的稳定工作区间变化到单位面积电容值较小的工作区间。从而，所提出的电路中MOS积分电容上的电压摆幅远大于传统电路中MOS积分电容上的电压摆幅，同时，像素级电路的电荷处理能力也得到明显提高。
此外，在像素级电路内部对光电流进行量化，减小了像素内部的电压信号转移到列级电路时带来的电压偏差，从而减小了非线性。同时消除了像素级电路与列级电路信号传输过程中引入的噪声和非线性，最终提高了读出电路的信噪比和线性度，降低了读出电路的功耗。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对本发明实施例的描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1是传统像素级和列级混合的两级模数转换结构示意图；
图2是传统单位面积电容值大的MOS电容的电容值变化趋势示意图；
图3是本发明实施例中一种较优的基于时间粗细量化的模数转换电路的结构示意图；
图4是本发明实施例中电荷复位模块对应的工作时序示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
发明人发现，传统的基于PFM的像素级模数转化器通常由PFM环路及N位计数器组成，信号电流在积分电容上进行折叠积分，通过多次计数实现信号量化，但由于像素面积限制了积分电容的大小，其精度和线性度之间存在折衷。为提高量化精度，可采用像素级和列级混合的两级模数转换结构，如图1所示。图1的具体电路结构和工作原理，本领域技术人员参照目前已知像素级模数转化器的结构和原理即可知晓，不做具体介绍。
上述这种两级模数转换结构在折叠积分过程中采用电压复位的方式，积分结束后将积分电容上的残余电压采样至列级电路中进行二级量化。为了提高电荷处理能力，传统电路通常采用单位面积电容值大的MOS电容。对于MOS电容，随着其两端压差的变化，电容值也会改变，变化趋势如图2所示。一般情况下，为了保证残余电压量化的准确性，传统像素级电路要求MOS积分电容工作在单位面积电容值较大且基本不变的有限区间内。
发明人进一步研究发现，正是因为传统像素级电路要求MOS积分电容工作在单位面积电容值较大且基本不变的有限区间内，在对MOS积分电容进行复位时，每次都会注入一个与复位时电容大小成正比的KTC热噪声电荷。同时MOS积分电容两端压差变化有限，因此积分电压的摆幅受限。因此，传统的像素级电路存在信噪比难以提高和电荷处理能力较弱问题。此外，残余电压在像素级电路和列级电路之间转移的过程中会发生偏差，导致非线性问题。上述图1、图2的具体电路结构和工作原理，本领域技术人员参照目前已知像素级模数转化器的结构和原理即可知晓，不做具体介绍。
针对上述问题，发明人创造性的提出了本发明的一种基于时间粗细量化的模数转换电路和红外成像仪，在提高电荷处理能力的同时，增加读出电路的线性度和信噪比，降低读出电路的功耗。以下对本发明的技术方案进行详细解释和说明。
本发明实施例的基于时间粗细量化的模数转换电路包括：积分模块、数字处理模块、电荷复位模块、计数存储模块；积分模块在固定积分时间内，对光电流进行积分得到积分电压，并基于积分电压产生翻转信号，该翻转信号经或门运算后得到脉冲信号并传输至数字处理模块和计数存储模块，其中或门的另一个输入信号为来自于像素外控制单元的控制信号。
数字处理模块对脉冲信号进行处理得到两个电荷注入信号并传输至电荷复位模块；电荷复位模块根据两个电荷注入信号，向积分模块中的积分电容注入电荷，复位积分电容。
计数存储模块基于脉冲信号进行计数并存储，得到对应光电流的量化结果；其中，计数存储模块包括：计数器、高位存储模块以及低位存储模块；计数器在固定积分时间内，以脉冲信号作为时钟信号进行计数，且将计数结果传输至高位存储模块进行存储，之后自身进行复位。
区别于传统的固定积分时间结束后光电流不会再在积分电容上翻转的方式，本发明的光电流在固定积分时间结束之后，依旧在积分电容上进行积分，完成最后一次翻转。即光电流在固定积分时间结束之后，依旧在积分电容上进行积分，完成最后一次翻转；在最后一次翻转开始时，像素外控制单元变更控制信号为时钟信号，并经或门运算后得到新脉冲信号传输至计数器；计数器对新脉冲信号进行计数，直至最后一次翻转结束时计数停止，得到计数结果并传输至低位存储模块进行存储，之后自身进行复位；高位存储模块中存储的高位计数结果与低位存储模块中存储的低位计数结果之和即为最终的量化结果。
由于要对固定积分时间内像素级存储的电荷量进行量化。整体被量化的电荷量主要包括可以被粗量化结构量化的大信号量和积分结束后的信号余量(即细量化)。因此，无论光电流IINT的大小，所提出电路都满足如下公式：
IINT×(tINT+tF)＝Qu×(D0+1)
根据该公式，具体被量化的电流可以变为：
上两式中，tF为固定积分时间时至最后一次积分结束时的时长(例如固定积分时间在10毫秒结束，最后一次积分结束时为10.1毫秒，那么tF就为0.1毫秒)，D0是粗量化结果，QU为粗量化结构的单位电荷包，tINT是一帧的积分时间。
又因为探测器所产生的电荷量通常大于读出电路电荷处理能力的四分之一，因此后一式中tF/tINT远小于1。对后一式进行泰勒展开后，可简化为下式：
则可以知晓，QU和tINT均为已知量，只需要对D0和tF进行量化就可以得到最终的量化结果。
由于粗量化结构包括了粗量化的计数器和存储器，残余时间的细量化结构也包括了细量化结果的存储器。因此，像素级电路中数字电路所占面积比例极大。如果采用特征尺寸小的先进CMOS集成电路加工工艺设计、制备读出电路芯片，整个模数转换电路可以在一个像素面积内实现，这种实现方式称为完全像素集成。这种情况下，高位存储模块和低位存储模块均布置于像素内，一个像素对应一个完全像素集成电路。
而若是考虑到流片成本问题的话，可以采用特征尺寸相对较大的CMOS集成电路加工工艺设计、制备读出电路芯片，那么一个像素面积内可能就无法集成整个模数转换电路，这种情况下，可以将高位存储模块和低位存储模块布置于列级内，此时模数转换电路为非完全像素集成电路，一个像素对应一个非完全像素集成电路，一列像素对应一个高位存储模块和一个低位存储模块。
高位存储模块与计数器之间设有第一控制开关，第一控制开关受控于来自像素外控制单元的高位计数信号；低位存储模块与计数器之间设有第二控制开关，第二控制开关受控于来自像素外控制单元的低位计数信号；其中，第一控制开关闭合时，高位存储模块接收并存储高位计数结果；第二开关闭合时，低位存储模块接收并存储低位计数结果。通过这样的方式，复用计数器，而无需设置两个计数器。
对于数字处理模块，其包括：逻辑单元；逻辑单元与或门和电荷复位模块分别连接；逻辑单元接收或门输出的脉冲信号，产生两个电荷注入信号，并传输至电荷复位模块，以控制电荷复位模块对积分电容进行电荷注入，完成积分过程中的复位操作。
参照图3所示的一种较优的基于时间粗细量化的模数转换电路的结构示意图，在一种可能的实施例中，较优的逻辑单元包括：与门nand、第一非门inv1、第二非门inv2、第一或非门nor1以及第二或非门nor2。
与门nand的两个输入端分别接收脉冲信号和积分信号INT；与门nand的输出端与第一非门inv1的输入端、第二或非门nor2的第二输入端分别连接；第一非门inv1的输出端与第一或非门nor1的第一输入端连接。
第一或非门nor1的第二输入端与第二或非门nor2的输出端连接；第一或非门nor1的输出端与第二非门inv2的输入端、第二或非门nor2的第一输入端分别连接；第二非门inv2的输出端输出两个电荷注入信号中的第一电荷注入信号φ1；第二或非门nor2的输出端输出两个电荷注入信号中的第二电荷注入信号φ2。
为了更好的解释和说明本发明的模数转换电路，图3中示例性以10-bitCounter表示计数器，以10-bit Memory(D0)表示高位存储模块，以8-bit Memory(D1)表示低位存储模块。图3中上方虚框表示模数转换电路为完全像素集成电路，高位存储模块和低位存储模块均布置于像素内的情况，一个像素对应一个完全像素集成电路。而将10-bit Memory(D0)和8-bit Memory(D1)放在下方虚框内，则表示模数转换电路为非完全像素集成电路，高位存储模块和低位存储模块均布置于列级内。Col＜j＞表示第j列。图3中上方虚框与下方虚框之间的箭头，表示将像素内的10-bit Memory(D0)和8-bit Memory(D1)放置在列级内的意思，不表示整个模数转换电路有4个存储器，也不表示信号流的传输方向。下发虚框内的两个箭头表示最终被量化的电流IINT。TR1和TR2分别表示第一控制开关和第二控制开关。
在一种可能的实施例中，较优的电荷注入单元包括：第一MOS管M1、第二MOS管M2、第三MOS管M3；第一MOS管M1的第二端受控于第一固定电压VB1；第一MOS管M1的第一端接收第一电荷注入信号φ1。
第一MOS管M1的第三端与第二MOS管M2的第一端连接；第二MOS管M2的第二端受控于第二固定电压VB2；第二MOS管M2的第三端与第三MOS管M3的第一端连接；第三MOS管M3的第二端受控于第二电荷注入信号φ2。第三MOS管M2的第三端与积分模块连接。
积分模块的具体结构与包括：探测器D、MOS管开关M0、积分电容CINT、总复位开关S以及比较器CMP；探测器D的一端接地，另一端与MOS管开关M0的第一端连接；MOS管开关M0的第二端受控于外部开关信号GPOL。
MOS管开关M0的第三端与第三MOS管M3的第三端、总复位开关S的第二端、积分电容CINT的第一端以及比较器CMP的第一输入端分别连接；总复位开关S的第一端接收总复位电压VR；积分电容CINT的第二端接地；比较器CMP的第二输入端接收参考电压VREF；比较器CMP的输出端输出翻转信号。该翻转信号作为或门or的一个输入信号。
结合上述模数转换电路的结构、图3以及模数转换电路的工作时序，其工作原理为：
在积分过程中，探测器D的电流在积分电容CINT上积分。积分电容CINT为MOS电容，这是因为MOS电容的单位面积大于金属间电容和金属的叉指电容。随着电流的抽取，积分电容CINT上的电压下降。随着栅压下降，积分电容CINT退出强反型区，单位面积的容值瞬间下降。
由于积分电流不变，当积分电容CINT的容值降低之后，积分电容CINT上的电压迅速下降。当该电压下降到比较器CMP的参考电压VREF以下时，比较器CMP发生翻转。比较器CMP翻转之后，比较器CMP的输出通过数字处理模块产生Φ1和Φ2信号，控制电荷复位模块对积分电容CINT进行电荷注入，完成复位操作。
同时，比较器CMP的输出作为计数器的时钟信号CK，让计数器计数，完成高位模数转换，同时将计数器的输出转移到像素内部的高位存储模块中。计数器输出转移之后，对计数器进行复位。当固定的积分时间结束之后，光电流并不会像传统的焦平面读出电路一样随之结束，而是依旧在积分电容CINT上进行积分，完成最后一次翻转。
这最后一次翻转就是细量化的过程。具体量化原理为：
通过对控制信号CK2的修改，在高位模数转换的过程中，CK2信号始终为低电平；而在低位模数转换的过程中，CK2信号改为时钟信号，此时比较器CMP的输出与时钟信号CK2进行逻辑运算，输出给计数器作为时钟信号。当最后一次翻转结束之后，计数器停止计数，此时计数器的结果就是低位量化的数字结果，即细量化结果。在低位量化结束之后，将计数器的低位量化结果输出到像素内部的低位存储模块，最终完成这一帧的探测器D对应光电流的全部量化。
之所以可以通过上述方法进行量化，是因为无论光电流IINT的大小，上述电路都满足公式：
IINT×(tINT+D1×tU)＝QU×(D0+1)
则被量化的电流IINT可表示为：
其中，D1×tU即为前述tF，因此有：D1×tU/tINT远小于1。上述公式可以通过泰勒展开简化为：
被检测的电荷量QINT的公式如下所示：
上式中，将常量C设为2的n次幂，则式中的乘除法可以用简单的移位来实现。
在像素电路中采用电荷对积分电容进行复位，并不存在复位时间带来的光电流的损耗。因此，对于电荷的量化是一个完整积分阶段的电容量化，并不会存在电荷损耗。在上述的量化结构中，虽然阵列中每个像素的具体积分时间不一定相同，但是在积分过程中，电流信号并不会发生变化。
电荷复位模块对应的工作时序如图4所示。当比较器CMP的输出产生之后，实现Φ1和Φ2的产生，从而产生如两式所示的电荷对积分电容CINT进行复位：
ΔQrst＝Cp×(VB1-VB2)
上两式中，Cp是两个MOS管之间的寄生电容，通常以源端寄生电容为主。模数转换电路要尽可能地增加积分电容CINT上的电压摆幅，即要尽可能地增加单次复位的电荷量。所以模数转换电路应该在尽可能增加第一固定电压VB1的值的同时，令第二固定电压VB2等于零电压。此外，由图4可知，两个电荷注入信号中第一电荷注入信号Φ1的低电平持续时间，大于两个所述电荷注入信号中第二电荷注入信号Φ2的低电平持续时间，具体的值为第二电荷注入信号Φ2的低电平持续时间，与2×td的和值，等于第一电荷注入信号Φ1的低电平持续时间。
综上解释和说明可知，光电流IINT仅仅与两次量化的数字量D0、D1相关，与积分电容CINT的大小无关，这说明所提出的模数转换电路对积分电容CINT的工作区间没有要求。因此，在采用单位面积电容值较大的MOS电容为积分电容时，积分电容两端压差可以从单位面积电容值较大的稳定工作区间变化到单位面积电容值较小的工作区间。从而，所提出的模数转换电路中MOS积分电容上的电压摆幅远大于传统电路中MOS积分电容上的电压摆幅。同时，像素级电路的电荷处理能力也得到明显提高。整个模数转换电路最终对D0、D1两个数字结果进行运算之后就可以得到探测器D产生的光电流的量化结果。
基于上述基于时间粗细量化的模数转换电路，本发明实施例还提供一种红外成像仪，所述红外成像仪包括：如上任一所述的基于时间粗细量化的模数转换电路。
通过上述示例，本发明的基于时间粗细量化的模数转换电路，积分模块在固定积分时间内，对光电流进行积分得到积分电压，并基于积分电压产生翻转信号，该翻转信号经或门运算后得到脉冲信号并传输至数字处理模块和计数存储模块；数字处理模块对脉冲信号进行处理得到两个电荷注入信号并传输至电荷复位模块；电荷复位模块根据两个电荷注入信号，向积分模块中的积分电容注入电荷，复位积分电容；计数存储模块基于脉冲信号进行计数并存储，得到对应光电流的量化结果。
这其中，计数器在固定积分时间内，以脉冲信号作为时钟信号进行计数，且将计数结果传输至高位存储模块进行存储，之后自身进行复。区别于传统的固定积分时间结束后光电流不会再在积分电容上翻转的方式，本发明的光电流在固定积分时间结束之后，依旧在积分电容上进行积分，完成最后一次翻转。
而在最后一次翻转开始时，像素外控制单元变更控制信号为时钟信号，并经或门运算后得到新脉冲信号传输至计数器；计数器对新脉冲信号进行计数，直至最后一次翻转结束时计数停止，得到计数结果并传输至低位存储模块进行存储，之后自身进行复位。高位存储模块中存储的高位计数结果与低位存储模块中存储的低位计数结果之和即为最终的量化结果。
本发明的光电流最终的量化结果，仅仅与两次量化的数字量：高位计数结果、低位计数结果相关，与积分电容的大小无关，即所提出的电路对积分电容的工作区间没有要求。因此，在采用单位面积电容值较大的MOS电容为积分电容时，积分电容两端压差可以从单位面积电容值较大的稳定工作区间变化到单位面积电容值较小的工作区间。从而，所提出的电路中MOS积分电容上的电压摆幅远大于传统电路中MOS积分电容上的电压摆幅，同时，像素级电路的电荷处理能力也得到明显提高。
此外，在像素级电路内部对光电流进行量化，减小了像素内部的电压信号转移到列级电路时带来的电压偏差，从而减小了非线性。同时消除了像素级电路与列级电路信号传输过程中引入的噪声和非线性，最终提高了读出电路的信噪比和线性度，降低了读出电路的功耗。
需要说明的是，在本文中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者装置不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者装置所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括该要素的过程、方法、物品或者装置中还存在另外的相同要素。
上面结合附图对本发明的实施例进行了描述，但是本发明并不局限于上述的具体实施方式，上述的具体实施方式仅仅是示意性的，而不是限制性的，本领域的普通技术人员在本发明的启示下，在不脱离本发明宗旨和权利要求所保护的范围情况下，还可做出很多形式，这些均属于本发明的保护之内。

Claims (10)

1.一种基于时间粗细量化的模数转换电路，其特征在于，所述模数转换电路包括：积分模块、数字处理模块、电荷复位模块、计数存储模块；
所述积分模块在固定积分时间内，对光电流进行积分得到积分电压，并基于所述积分电压产生翻转信号，所述翻转信号经或门运算后得到脉冲信号并传输至所述数字处理模块和所述计数存储模块，其中所述或门的另一个输入信号为来自于像素外控制单元的控制信号；
所述数字处理模块对所述脉冲信号进行处理得到两个电荷注入信号并传输至所述电荷复位模块；
所述电荷复位模块根据两个所述电荷注入信号，向所述积分模块中的积分电容注入电荷，复位所述积分电容；
所述计数存储模块基于所述脉冲信号进行计数并存储，得到对应所述光电流的量化结果；
其中，所述计数存储模块包括：计数器、高位存储模块以及低位存储模块；
所述计数器在所述固定积分时间内，以所述脉冲信号作为时钟信号进行计数，且将计数结果传输至所述高位存储模块进行存储，之后自身进行复位；
所述光电流在所述固定积分时间结束之后，依旧在所述积分电容上进行积分，完成最后一次翻转；
在所述最后一次翻转开始时，所述像素外控制单元变更所述控制信号为时钟信号，并经所述或门运算后得到新脉冲信号传输至所述计数器；
所述计数器对所述新脉冲信号进行计数，直至所述最后一次翻转结束时计数停止，得到计数结果并传输至所述低位存储模块进行存储，之后自身进行复位；
所述高位存储模块中存储的高位计数结果与所述低位存储模块中存储的低位计数结果之和即为所述量化结果。
2.根据权利要求1所述的模数转换电路，其特征在于，所述高位存储模块和所述低位存储模块布置于像素内；或者，
所述高位存储模块和所述低位存储模块布置于列级内；
在所述高位存储模块和所述低位存储模块均布置于像素内的情况下，所述模数转换电路为完全像素集成电路，一个像素对应一个完全像素集成电路；
在所述高位存储模块和所述低位存储模块均布置于列级内的情况下，所述模数转换电路为非完全像素集成电路，一个像素对应一个非完全像素集成电路，一列像素对应一个高位存储模块和一个低位存储模块。
3.根据权利要求1所述的模数转换电路，其特征在于，所述高位存储模块与所述计数器之间设有第一控制开关，所述第一控制开关受控于来自所述像素外控制单元的高位计数信号；
所述低位存储模块与所述计数器之间设有第二控制开关，所述第二控制开关受控于来自所述像素外控制单元的低位计数信号；
其中，所述第一控制开关闭合时，所述高位存储模块接收并存储所述高位计数结果；
所述第二开关闭合时，所述低位存储模块接收并存储所述低位计数结果。
4.根据权利要求1所述的模数转换电路，其特征在于，所述数字处理模块包括：逻辑单元；
所述逻辑单元与所述或门和所述电荷复位模块分别连接；
所述逻辑单元接收所述或门输出的脉冲信号，产生两个所述电荷注入信号，并传输至所述电荷复位模块。
5.根据权利要求4所述的模数转换电路，其特征在于，所述逻辑单元包括：与门、第一非门、第二非门、第一或非门以及第二或非门；
所述与门的两个输入端分别接收脉冲信号和积分信号；
所述与门的输出端与所述第一非门的输入端、所述第二或非门的第二输入端分别连接；
所述第一非门的输出端与所述第一或非门的第一输入端连接；
所述第一或非门的第二输入端与所述第二或非门的输出端连接；
所述第一或非门的输出端与所述第二非门的输入端、所述第二或非门的第一输入端分别连接；
所述第二非门的输出端输出两个所述电荷注入信号中的第一电荷注入信号；
所述第二或非门的输出端输出两个所述电荷注入信号中的第二电荷注入信号。
6.根据权利要求5所述的模数转换电路，其特征在于，所述电荷注入单元包括：第一MOS管、第二MOS管、第三MOS管；
所述第一MOS管的第二端受控于第一固定电压；
所述第一MOS管的第一端接收所述第一电荷注入信号；
所述第一MOS管的第三端与所述第二MOS管的第一端连接；
所述第二MOS管的第二端受控于所述第二固定电压；
所述第二MOS管的第三端与所述第三MOS管的第一端连接；
所述第三MOS管的第二端受控于所述第二电荷注入信号；
所述第三MOS管的第三端与所述积分模块连接。
7.根据权利要求6所述的模数转换电路，其特征在于，所述积分模块包括：探测器、MOS管开关、积分电容、总复位开关以及比较器；
所述探测器的一端接地，另一端与所述MOS管开关的第一端连接；
所述MOS管开关的第二端受控于外部开关信号；
所述MOS管开关的第三端与所述第三MOS管的第三端、所述总复位开关的第二端、所述积分电容的第一端以及所述比较器的第一输入端分别连接；
所述总复位开关的第一端接收总复位电压；
所述积分电容的第二端接地；
所述比较器的第二输入端接收参考电压；
所述比较器的输出端输出所述翻转信号。
8.根据权利要求1所述的模数转换电路，其特征在于，在所述固定积分时间内，所述积分信号为高电平；
在所述固定积分时间结束后，所述积分信号为低电平。
9.根据权利要求1所述的模数转换电路，其特征在于，两个所述电荷注入信号中第一电荷注入信号的低电平持续时间，大于两个所述电荷注入信号中第二电荷注入信号的低电平持续时间。
10.一种红外成像仪，其特征在于，所述红外成像仪包括：如权利要求1-9任一所述的基于时间粗细量化的模数转换电路。
CN202310308471.8A 2023-03-24 2023-03-24 一种基于时间粗细量化的模数转换电路和红外成像仪 Pending CN116567444A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310308471.8A CN116567444A (zh) 2023-03-24 2023-03-24 一种基于时间粗细量化的模数转换电路和红外成像仪

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310308471.8A CN116567444A (zh) 2023-03-24 2023-03-24 一种基于时间粗细量化的模数转换电路和红外成像仪

Publications (1)

Publication Number Publication Date
CN116567444A true CN116567444A (zh) 2023-08-08

Family

ID=87495491

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310308471.8A Pending CN116567444A (zh) 2023-03-24 2023-03-24 一种基于时间粗细量化的模数转换电路和红外成像仪

Country Status (1)

Country Link
CN (1) CN116567444A (zh)

Similar Documents

Publication Publication Date Title
US9197233B2 (en) Low power ADC for high dynamic range integrating pixel arrays
KR101067598B1 (ko) Ａｄ 변환 방법, ａｄ 변환 장치, 물리량 분포를 검지하는 반도체 장치, 전자 기기, 모듈, ｃｍｏｓ 이미지 센서 및 그를 구동하기 위한 방법
US6670904B1 (en) Double-ramp ADC for CMOS sensors
US8130125B2 (en) A/D converter, solid-state image capturing apparatus and electronic information device
US7567196B2 (en) Method of controlling digital-to-analog conversion
EP2065714B1 (en) Comparing method and device for analog-to-digital conversion method, analog-to-digital converter, semiconductor device for detecting distribution of physical quantity
US8354630B2 (en) A/D converter circuit and solid-state imaging device having series-connected capacitative elements with plural input circuits
US7265706B2 (en) Minimized SAR-type column-wide ADC for image sensors
US8482447B2 (en) Analog-to-digital converter and devices including the same
CN114245039B (zh) 读出集成电路和红外成像仪
US8072527B2 (en) Solid state image sensing device
CN113114255B (zh) 一种两步式读出电路和模数转换器
US7916196B2 (en) Image sensing microelectronic device with asynchronous analog-to-digital converter
US11595030B2 (en) Ramp generator providing high resolution fine gain including fractional divider with delta-sigma modulator
CN113091900A (zh) 一种读出电路和一种红外成像仪
CN114245041B (zh) 像素电路和红外成像仪
CN116567444A (zh) 一种基于时间粗细量化的模数转换电路和红外成像仪
US11770634B1 (en) Trimming control circuit for current integration ramp DAC settling assist circuit
Abbasi et al. A partially pixel-parallel DROIC for MWIR imagers with columnwise residue quantization
US11240458B2 (en) Image sensor with capacitor randomization for column gain
CN110198423B (zh) 信号转换装置及方法
US11627273B2 (en) Current steering ramp compensation scheme and digital circuit implementation
CN219247930U (zh) 一种低功耗的红外焦平面阵列数字读出电路
US20230336165A1 (en) Low power current integration dac ramp settling assist circuit
CN116380254A (zh) 一种基于阵列外存储的读出电路及红外成像仪

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination