CN116565086A - 一种led外延结构及其制备方法 - Google Patents

一种led外延结构及其制备方法 Download PDF

Info

Publication number
CN116565086A
CN116565086A CN202310684422.4A CN202310684422A CN116565086A CN 116565086 A CN116565086 A CN 116565086A CN 202310684422 A CN202310684422 A CN 202310684422A CN 116565086 A CN116565086 A CN 116565086A
Authority
CN
China
Prior art keywords
layer
sub
led epitaxial
epitaxial structure
type dopant
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310684422.4A
Other languages
English (en)
Inventor
董雪振
毕京锋
李森林
高默然
丘金金
王亚宏
薛龙
赖玉财
廖寅生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xiamen Silan Advanced Compound Semiconductor Co Ltd
Original Assignee
Xiamen Silan Advanced Compound Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xiamen Silan Advanced Compound Semiconductor Co Ltd filed Critical Xiamen Silan Advanced Compound Semiconductor Co Ltd
Priority to CN202310684422.4A priority Critical patent/CN116565086A/zh
Publication of CN116565086A publication Critical patent/CN116565086A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H01L33/325Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen characterised by the doping materials
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

本发明提供一种LED外延结构及其制备方法,LED外延结构包括由下至上依次形成于衬底上的第一半导体层、发光层和第二半导体层,所述第二半导体层由下至上依次包括空穴注入层、电流扩展层和欧姆接触层,所述空穴注入层为第一预设周期数的由下至上依次设置的第一子层、第二子层、第三子层、第四子层交替层叠的周期性结构,所述第一子层和第二子层均为氮极性层,第三子层和第四子层均为镓极性层。本发明通过第一子层和第二子层均为氮极性层利于获得尖锐的掺杂界面,防止P型掺杂原子进入发光层,且所述第二子层可以保护所述第一子层的高浓度掺杂;通过第三子层和第四子层均为镓极性层,可以提高晶体质量。

Description

一种LED外延结构及其制备方法
技术领域
本发明涉及半导体技术领域,特别涉及一种LED外延结构及其制备方法。
背景技术
由于III族氮化物具有优异的光学性质和电学性质,因此,其广泛应用于发光二极管(LED)、激光器、光电探测器和大功率电子器件中,尤其是发光二极管领域。
在GaN基的LED中,由于GaN材料存在较强的极化效应,造成了能带弯曲、电子和空穴空间分离、辐射复合效率难以持续提高等问题,同时P型掺杂原子进入发光层,其作为缺陷影响LED的发光效率。由于电子相对空穴质量轻、迁移速度快,LED需要增加电子阻挡层来防止载流子溢出以提高LED的电学性能。
因此,有必要设计一种LED外延结构,防止P型掺杂原子进入多量子阱层中,防止电子溢出,提高空穴注入效率,并增强非辐射复合效率。
发明内容
本发明的目的之一在于,提供一种LED外延结构及其制备方法,可以防止P型掺杂原子进入发光层。
本发明的另一目的在于,提高空穴注入效率,并增强非辐射复合效率,防止电子溢出。
为了解决上述问题,本发明提供一种LED外延结构,包括由下至上依次形成于衬底上的第一半导体层、发光层和第二半导体层,所述第二半导体层由下至上依次包括空穴注入层、电流扩展层和欧姆接触层,其特征在于,所述空穴注入层为第一预设周期数的由下至上依次设置的第一子层、第二子层、第三子层、第四子层交替层叠的周期性结构,所述第一子层和第二子层均为氮极性层,第三子层和第四子层均为镓极性层。
可选的,所述第一子层的材料为InxGa1-xN,其中,x的取值范围为0.03~0.06;
所述第二子层的材料为AlN;
所述第三子层的材料为AlaInbGa1-a-bN,其中,a取值范围为0.05~0.15,b的取值范围为0.005~0.02,且所述第三子层随着周期增大,a取值逐渐增大,b取值逐渐减小;
所述第四子层的材料为AlyGa1-yN,其中,y取值范围为0.15~0.3。
可选的,所述第一子层至第四子层中掺杂P型掺杂剂,且所述第一子层中掺杂的P型掺杂剂的掺杂浓度最高。
进一步的,所述第一子层中掺杂的P型掺杂剂的掺杂浓度为5e19 cm-3~9e20 cm-3
所述第二子层中掺杂的P型掺杂剂的掺杂浓度为1e18 cm-3~5e19 cm-3
所述第三子层中掺杂的P型掺杂剂的掺杂浓度为1e19 cm-3~1e20 cm-3
所述第四子层中掺杂的P型掺杂剂的掺杂浓度为1e19 cm-3~1e20 cm-3
可选的,所述第二子层的厚度较所述第一子层、第三子层和第四子层的厚度小。
进一步的,所述第一子层的厚度为1nm~5nm,所述第二子层的厚度为0.5nm~2nm,所述第三子层的厚度为1nm~5nm,所述第四子层的厚度为1nm~5nm。
可选的,每个周期中,所述第三子层靠近所述第四子层的一侧的表面为粗糙表面。
可选的,所述发光层包括前多量子阱层和后垒层,所述前多量子阱层位于所述第一半导体层和后垒层之间,且所述前多量子阱层为第二预设周期数的垒层和阱层交替生长的多量子阱结构。
进一步的,所述垒层和阱层均为氮极性层。
另一方面,本发明还提供一种LED外延结构的制备方法,包括以下步骤:
提供一衬底;
在所述衬底上由下至上依次形成第一半导体层、发光层和第二半导体层,其中,所述第二半导体层由下至上依次包括空穴注入层、电流扩展层和欧姆接触层,所述空穴注入层为第一预设周期数的由下至上依次设置的第一子层、第二子层、第三子层、第四子层交替层叠的周期性结构,所述第一子层和第二子层均为氮极性层,第三子层和第四子层均为镓极性层。
可选的,氮极性层的形成方法为:
经过NH3处理所述第一子层和第二子层,以获得氮极性的第一子层和氮极性的第二子层。
可选的,所述第一子层的材料为InxGa1-xN,其中,x的取值范围为0.03~0.06;
所述第二子层的材料为AlN;
所述第三子层的材料为AlaInbGa1-a-bN,其中,a取值范围为0.05~0.15,b的取值范围为0.005~0.02,且所述第三子层随着周期增大,a取值逐渐增大,b取值逐渐减小;
所述第四子层的材料为AlyGa1-yN,其中,y取值范围为0.15~0.3。
可选的,所述第一子层至第四子层中掺杂P型掺杂剂,且所述第一子层中掺杂的P型掺杂剂的掺杂浓度最高。
进一步的,所述第一子层中掺杂的P型掺杂剂的掺杂浓度为5e19 cm-3~9e20 cm-3
所述第二子层中掺杂的P型掺杂剂的掺杂浓度为1e18 cm-3~5e19 cm-3
所述第三子层中掺杂的P型掺杂剂的掺杂浓度为1e19 cm-3~1e20 cm-3
所述第四子层中掺杂的P型掺杂剂的掺杂浓度为1e19 cm-3~1e20 cm-3
可选的,所述第二子层的厚度较所述第一子层、第三子层和第四子层的厚度小。
进一步的,所述第一子层的厚度为1nm~5nm,所述第二子层的厚度为0.5nm~2nm,所述第三子层的厚度为1nm~5nm,所述第四子层的厚度为1nm~5nm。
可选的,每个周期中,通入氢气处理所述第三子层靠近所述第四子层的一侧的表面,以得到粗糙表面。
可选的,所述发光层包括前多量子阱层和后垒层,所述前多量子阱层位于所述第一半导体层和后垒层之间,且所述前多量子阱层为第二预设周期数的垒层和阱层交替生长的多量子阱结构。
进一步的,所述垒层和阱层均为氮极性层。
与现有技术相比,本发明具有以下有益效果:
1、通过第一子层和第二子层均为氮极性层,利于获得尖锐(sharp)的掺杂界面,防止P型掺杂原子进入发光层,且所述第二子层可以保护所述第一子层的高浓度掺杂;通过第三子层和第四子层均为镓极性层,可以提高晶体质量。
2、通过所述第一子层掺杂浓度较高,可以提供空穴,第一子层的材料InGaN中InN材料空穴迁移率较高,有利于空穴传输,并且在每个周期中,所述第一子层靠近发光层设置,使得其离发光层距离较近,更利于空穴的注入,提高空穴注入效率。
3、通过第二子层的材料选择(AlN),由于Al-N键能较强,NH3处理后更容易形成N极性面,同时第二子层的厚度较薄,利于空穴隧穿;通过第二子层的材料选择使得第二子层势垒较高,能够阻挡电子溢出,起到阻挡电子的作用。
4、通过第三子层经过H2处理后可以形成粗糙表面,粗糙表面可以改善出光方向,并减少其对发光层的光的吸收,同时,材料AlaInbGa1-a-bN中的In作为吸光元素,第三子层从第一半导体层指向电流扩展层方向,Al组分逐渐增加,In组分逐渐降低,有利于出光元素Al逐渐增加而提升光效;同时,所述第三子层的Al组分逐渐增大,有利于第四子层的生长,使得所述第三子层实现了材料组分的准备。
5、镓极性层的所述第四子层能填平所述第三子层造成的不平整的粗糙表面,提高晶体质量,且由于高含量的Al组分使得所述第四子层的折射率低,减少了吸光,从而增加了出光,即提高了光效。
附图说明
图1是本发明一实施例提供的一种LED外延结构的结构示意图;
图2是本发明一实施例提供的空穴注入层的结构示意图。
附图标记说明:
10-衬底;11-底部缓冲层;12-非故意掺杂层;13-第一半导体层;14-应力缓冲层;15-发光层;151-前多量子阱层;152-后垒层;16-空穴注入层;161-第一子层;162-第二子层;163-第三子层;164-第四子层;17-电流扩展层;18-欧姆接触层。
具体实施方式
以下将对本发明的一种LED外延结构及其制备方法作进一步的详细描述。下面将参照附图对本发明进行更详细的描述,其中表示了本发明的优选实施例,应该理解本领域技术人员可以修改在此描述的本发明而仍然实现本发明的有利效果。因此,下列描述应当被理解为对于本领域技术人员的广泛知道,而并不作为对本发明的限制。
为了清楚,不描述实际实施例的全部特征。在下列描述中,不详细描述公知的功能和结构,因为它们会使本发明由于不必要的细节而混乱。应当认为在任何实际实施例的开发中,必须做出大量实施细节以实现开发者的特定目标,例如按照有关***或有关商业的限制,由一个实施例改变为另一个实施例。另外,应当认为这种开发工作可能是复杂和耗费时间的,但是对于本领域技术人员来说仅仅是常规工作。
为使本发明的目的、特征更明显易懂,下面结合附图对本发明的具体实施方式作进一步的说明。需说明的是,附图均采用非常简化的形式且均使用非精准的比率,仅用以方便、明晰地辅助说明本发明实施例的目的。
需要说明的是,在对按照本发明的实施方式进行说明之前,事先对下述内容进行说明。本实施例定义图1中垂直于衬底表面的方向上外延层远离衬底的一侧为“上”,靠近衬底的一侧为“下”。
图1是本实施例提供的一种LED外延结构的结构示意图。如图1所示,本实施例提供一种LED外延结构,包括衬底10和外延层。
所述衬底10例如掺杂有n型掺杂剂,所述衬底10可选为蓝宝石(Al2O3)、硅(Si)、碳化硅(SiC)、氮化镓(GaN)、氮化铟镓(InGaN)等材料的衬底。为了提高光提取效率,所述衬底10的材料优选为透光衬底10,进一步的,所述衬底10为图形化的蓝宝石衬底10(PatternedSapphire Substrates,PSS)。
可选的,所述衬底10和外延层之间设置有底部缓冲层11和非故意掺杂层12,所述底部缓冲层11和非故意掺杂层12均位于所述衬底10上,所述底部缓冲层11靠近衬底10设置,所述非故意掺杂层12靠近所述外延层设置。
所述底部缓冲层11用于缓和所述衬底10与外延层之间的晶格失配和热失配等,且能够减少由于衬底10表面缺陷导致的外延层出现的缺陷和位错,并为后续工艺(即形成非故意掺杂层12)提供高质量的生长面。所述底部缓冲层11的材料可以为AlN、GaN、AlGaN、InN、InGaN和AlGaInN中的至少一种。优选的,所述底部缓冲层11的材料为GaN。所述底部缓冲层11的厚度可以为10nm~20nm,例如为15nm。所述底部缓冲层11一般不掺杂。
所述非故意掺杂层12能够优化外延层的生长,并获得高晶体质量,可作为垂直芯片的粗化层,且在所述非故意掺杂层12上生长可以获得高质量且具有良好电流扩展能力的第一半导体层13。所述非故意掺杂层12的材料包括但不限于GaN和AlGaN。所述非故意掺杂层12的厚度可以为2μm~5μm。
所述外延层由下至上依次包括第一半导体层13、发光层15和第二半导体层,所述第一半导体层13位于所述非故意掺杂层12上。
所述第一半导体层13作为欧姆接触和电流扩展层,所述第一半导体层13中掺杂N型掺杂剂,所述第一半导体层13中的N型掺杂剂包括但不限于硅(Si)、碲(Te)中的至少一种。优选的,所述第一半导体层13中掺杂的N型掺杂剂为硅,且所述第一半导体层13中掺杂的N型掺杂剂的掺杂浓度为大于1E19cm-3。所述第一半导体层13的材料包括但不限于GaN和AlGaN中的至少一种。所述第一半导体层13的厚度可以为0.5μm~3μm,例如为1.5μm。
所述第一半导体层13和发光层15之间还设置有应力缓冲层14,所述应力缓冲层14为生长发光层15的前多量子阱层151做准备。所述应力缓冲层14中掺杂N型掺杂剂,所述应力缓冲层14中掺杂的N型掺杂剂包括但不限于硅(Si)、碲(Te)中的至少一种。优选的,所述应力缓冲层14中掺杂的N型掺杂剂为硅,且所述应力缓冲层14中掺杂的N型掺杂剂的掺杂浓度为1e17 cm-3~1e18 cm-3。所述应力缓冲层14的材料包括但不限于GaN、InGaN、AlGaN等中的至少一种。所述应力缓冲层14中的厚度可以为50nm~500nm。
所述发光层15由下至上依次包括前多量子阱层151和后垒层152,所述前多量子阱层151为预设周期数Q1的垒层和阱层交替生长的多量子阱结构,进一步的,所述垒层和阱层均为氮极性(N极性)层。与现有技术中镓极性的多量子阱层相比,氮极性的所述垒层和阱层使得前多量子阱层151极化方向与外加电场方向相反,且与PN结的内建电场方向相同,有利于载流子的注入效率和削弱QCSE(量子限制斯塔克效应),从而提高发光效率。所述前量子阱层的材料例如为GaN/InGaN的超晶格周期性结构。所述预设周期数Q1的取值范围为3对~20对,例如为6对。单层所述垒层的厚度可以为50nm~200nm,例如为100nm。单层所述阱层的厚度可以为20nm~50nm,例如为30nm。
所述后垒层152位于所述前多量子阱层151上,进一步的,所述后垒层152位于所述前多量子阱层151的第Q1个周期的阱层上。所述后垒层152能够减缓电子迁移速度,防止电子泄露至空穴注入层复合。所述后垒层152的材料包括但不限于AlN、AlGaN和AlGaInN中的至少一种,例如为AlN,使得高势垒的所述后垒层152能够防止电子泄漏,增加发光层15对电子的限制,提高辐射复合效率,提升光效。所述后垒层152的厚度可以为1nm~150nm,优选的,所述后垒层的厚度可以为1nm~5nm。
所述第二半导体层由下至上依次包括空穴注入层16、电流扩展层17和欧姆接触层18。
图2是本实施例提供的空穴注入层的结构示意图。如图2所示,所述空穴注入层16为预设周期数Q2的由下至上依次设置的第一子层161、第二子层162、第三子层163、第四子层164交替层叠的周期性结构。在每个周期中,所述第一子层161至第四子层164由下至上依次设置。所述第一子层161和第二子层162均为氮极性层,以利于获得尖锐(sharp)的掺杂界面,防止P型掺杂原子进入发光层15;所述第三子层163和第四子层164均为镓极性层,在每个周期中,所述第三子层163作为过渡层,其用于过渡至镓极性面,所述第四子层的镓极性生长可以形成光滑平整平面。所述预设周期数Q2的取值范围为1对~20对。
所述第一子层161中掺杂P型掺杂剂,所述第一子层161中掺杂的P型掺杂剂包括但不限于碳(C)、镁(Mg)、锌(Zn)中的至少一种。进一步地,所述第一子层161中掺杂的P型掺杂剂优选为Mg,所述第一子层161中掺杂的P型掺杂剂的掺杂浓度可以为5e19 cm-3~9e20 cm-3,优选的,所述第一子层161中掺杂的P型掺杂剂的掺杂浓度可以为5e19 cm-3~5e20cm-3,使得所述第一子层161重掺杂。进一步地,在所述第一子层161至第四子层164中,所述第一子层161中掺杂的P型掺杂剂的掺杂浓度最高。所述第一子层161的材料为InxGa1-xN,其中,x的取值范围为0.03~0.06。所述第一子层161的厚度可以为1nm~5nm,优选的,所述第一子层161的厚度可以为1nm~3nm。所述第一子层161经过NH3(氨气)处理以形成氮极性层,由于在所述第一子层161的N极性面,In(铟)的并入效率高,同时所述第一子层161的高掺杂浓度提供空穴,因此,In的加入利于空穴传输,且所述第一子层161与所述发光层15的距离较近,更利于空穴的注入,提高空穴注入效率。
所述第二子层162中掺杂P型掺杂剂,所述第二子层162中掺杂的P型掺杂剂包括但不限于碳(C)、镁(Mg)、锌(Zn)中的至少一种。进一步地,所述第二子层162中掺杂的P型掺杂剂优选为Mg,所述第二子层162中掺杂的P型掺杂剂的掺杂浓度可以为1e18 cm-3~5e19 cm-3,优选的,所述第二子层162中掺杂的P型掺杂剂的掺杂浓度可以为1e19 cm-3~5e19cm-3。所述第二子层162的材料为AlN。所述第二子层162的厚度可以为0.5nm~2nm,优选的,所述第二子层162的厚度可以为0.5nm~1nm。进一步地,所述第二子层162的厚度较所述第一子层161、第三子层163和第四子层164的厚度小。所述第二子层162经过NH3处理以形成氮极性层。所述第二子层162的Al-N键能较强,使得其在NH3处理后更容易形成氮极性面,N极性的所述第二子层162可以保护所述第一子层的高浓度掺杂,所述第二子层162的AlN材料极化效应高,氮极性能减缓能带拉扯,提高势垒,增强限制,且由于第二子层162的厚度较薄,从而利于空穴隧穿,同时AlN势垒较高能阻挡电子溢出。
镓极性层的所述第三子层163的晶体质量较高,且所述第三子层163经过H2(氢气)处理,使得所述第三子层163具有粗糙表面,可以改善出光方向,并减少其对发光层15的光的吸收。所述第三子层163中掺杂P型掺杂剂,所述第三子层163中掺杂的P型掺杂剂包括但不限于碳(C)、镁(Mg)、锌(Zn)中的至少一种。进一步地,所述第三子层163中掺杂的P型掺杂剂优选为Mg,所述第三子层163中掺杂的P型掺杂剂的掺杂浓度可以为1e19 cm-3~1e20 cm-3,优选的,述第三子层163中掺杂的P型掺杂剂的掺杂浓度可以为1e19 cm-3~8e19 cm-3。所述第三子层163的材料为AlaInbGa1-a-bN,其中,a取值范围为0.05~0.15,b的取值范围为0.005~0.02,且所述第三子层163随着周期增大(即从发光层15向电流扩展层17方向),a的取值逐渐增大,b的取值逐渐减小,也就是说,随着周期增大Al组分逐渐增加,In组分逐渐降低,所述第三子层163作为氢气粗化层,材料AlaInbGa1-a-bN中的In作为吸光元素,In组分逐渐降低和Al组分逐渐增加,有利于出光元素Al逐渐增加而提升光效;同时,所述第三子层163的Al组分逐渐增大,有利于第四子层164的生长,使得所述第三子层163实现了材料组分的准备,并且第三子层163为氮极性层,晶体质量较好。所述第三子层163的厚度可以为1nm~5nm,优选的,所述第三子层163的厚度可以为1nm~3nm。
所述第四子层164中掺杂P型掺杂剂,所述第四子层164中掺杂的P型掺杂剂包括但不限于碳(C)、镁(Mg)、锌(Zn)中的至少一种。进一步地,所述第四子层164中掺杂的P型掺杂剂优选为Mg,所述第四子层164中掺杂的P型掺杂剂的掺杂浓度可以为1e19 cm-3~1e20 cm-3,优选的,所述第四子层164中掺杂的P型掺杂剂的掺杂浓度可以为1e19 cm-3~8e19cm-3。所述第四子层164的材料为AlyGa1-yN,其中,y取值范围为0.15~0.3。所述第四子层164的厚度可以为1nm~5nm,优选的,所述第四子层164的厚度可以为1nm~3nm。镓极性层的所述第四子层164能填平所述第三子层163造成的不平整的粗糙表面,提高晶体质量,形成光滑表面,且由于高含量的Al组分使得所述第四子层164的折射率低,减少了吸光,从而增加了出光,提高了光效。
所述第一子层161使得空穴注入层16能够得到高空穴浓度、高的空穴传输和高空穴注入效率,以获得较高的辐射复合效率;所述第二子层162使得所述空穴注入层16还能够作为电子阻挡层,防止电子溢出;所述第三子层163和所述第四子层164能提高晶体质量,提升光效;同时较薄的空穴注入层16缩短了空穴注入发光层15的距离,且减少了对发光层15发出的光的吸收。
所述电流扩展层17主要用于电流扩展。所述电流扩展层17中掺杂P型掺杂剂,所述电流扩展层17中掺杂的P型掺杂剂包括但不限于碳(C)、镁(Mg)、锌(Zn)中的至少一种。进一步地,所述电流扩展层17中掺杂的P型掺杂剂优选为Mg,所述电流扩展层17中掺杂的P型掺杂剂的掺杂浓度可以为1E19cm-3~1E20cm-3。所述电流扩展层17的材料包括但不限于GaN和AlGaN中的至少一种。所述电流扩展层17的厚度可以为5nm~100nm,例如为15nm。
所述欧姆接触层18中掺杂P型掺杂剂,所述欧姆接触层18中掺杂的P型掺杂剂包括但不限于镁(Mg)或锌(Zn),以与LED的电极形成欧姆接触。优选的,所述欧姆接触层18中掺杂的P型掺杂剂为Mg,所述欧姆接触层18中掺杂的P型掺杂剂的掺杂浓度大于1E19 cm-3。所述欧姆接触层18的材料包括但不限于GaN、AlGaN和InGaN中的至少一种,优选的,所述欧姆接触层18的材料为GaN。所述欧姆接触层18的厚度范围可以为2nm~10nm,例如为3nm。
请参阅图1和图2,本实施例提供一种LED外延结构的制备方法,所述制备方法的各步骤可以采用金属有机化合物化学气相沉积(MOCVD)工艺、分子束外延(MBE)工艺或超高真空化学气相沉积(UHVCVD)中的任意一种,优选的,所述制备方法的各步骤均采用MOCVD工艺。所述制备方法包括以下步骤:
步骤S1:提供一衬底10;
步骤S2:在所述衬底10上由下至上依次形成第一半导体层13、发光层15和空穴注入层16,其中,所述空穴注入层16为预设周期数的由下至上依次设置的第一子层161、第二子层162、第三子层163、第四子层164的交替层叠的周期性结构,且所述第一子层161和第二子层162均为氮极性层,第三子层163和第四子层164均为镓极性层。
在步骤S2中,所述空穴注入层16生长温度范围为700℃~800℃,生长压力范围为100torr~300torr。
所述发光层15包括前多量子阱层151和后垒层152,所述前多量子阱层151的垒层和阱层均通过NH3处理,以使得所述垒层为氮极性垒层,所述阱层为氮极性阱层。
所述第一子层161和第二子层162也经过NH3处理,以形成氮极性的第一子层161和氮极性的第二子层162。
所述第三子层163经过H2处理,以获得粗糙表面。
综上所述,本发明提供一种LED外延结构及其制备方法,LED外延结构包括由下至上依次形成于衬底上的第一半导体层、发光层和第二半导体层,所述第二半导体层由下至上依次包括空穴注入层、电流扩展层和欧姆接触层,所述空穴注入层为第一预设周期数的由下至上依次设置的第一子层、第二子层、第三子层、第四子层交替层叠的周期性结构,所述第一子层和第二子层均为氮极性层,第三子层和第四子层均为镓极性层。本发明通过第一子层和第二子层均为氮极性层,利于获得尖锐(sharp)的掺杂界面,防止P型掺杂原子进入发光层,且所述第二子层可以保护所述第一子层的高浓度掺杂;通过第三子层和第四子层均为镓极性层,可以提高晶体质量。
另外,通过所述第一子层掺杂浓度较高,可以提供空穴,第一子层的材料InGaN中InN材料空穴迁移率较高,有利于空穴传输,并且在每个周期中,所述第一子层靠近发光层设置,使得其离发光层距离较近,更利于空穴的注入,提高空穴注入效率;通过第二子层的材料选择(AlN),由于Al-N键能较强,NH3处理后更容易形成N极性面,同时第二子层的厚度较薄,利于空穴隧穿;通过第二子层的材料选择使得第二子层势垒较高,能够阻挡电子溢出,起到阻挡电子的作用;通过第三子层经过H2处理后可以形成粗糙表面,粗糙表面可以改善出光方向,并减少其对发光层的光的吸收,同时,材料AlaInbGa1-a-bN中的In作为吸光元素,第三子层从第一半导体层指向电流扩展层方向,Al组分逐渐增加,In组分逐渐降低,有利于出光元素Al逐渐增加而提升光效;同时,所述第三子层的Al组分逐渐增大,有利于第四子层的生长,使得所述第三子层实现了材料组分的准备;镓极性层的所述第四子层能填平所述第三子层造成的不平整的粗糙表面,提高晶体质量,由于高含量的Al组分使得所述第四子层的折射率低,减少了吸光,从而增加了出光,即提高了光效。
此外,需要说明的是,除非特别说明或者指出,否则说明书中的术语“第一”、“第二”的描述仅仅用于区分说明书中的各个组件、元素、步骤等,而不是用于表示各个组件、元素、步骤之间的逻辑关系或者顺序关系等。
可以理解的是,虽然本发明已以较佳实施例披露如上,然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言,在不脱离本发明技术方案范围情况下,都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰,或修改为等同变化的等效实施例。因此,凡是未脱离本发明技术方案的内容,依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰,均仍属于本发明技术方案保护的范围内。

Claims (19)

1.一种LED外延结构,包括由下至上依次形成于衬底上的第一半导体层、发光层和第二半导体层,所述第二半导体层由下至上依次包括空穴注入层、电流扩展层和欧姆接触层,其特征在于,所述空穴注入层为第一预设周期数的由下至上依次设置的第一子层、第二子层、第三子层、第四子层交替层叠的周期性结构,所述第一子层和第二子层均为氮极性层,第三子层和第四子层均为镓极性层。
2.如权利要求1所述的LED外延结构,其特征在于,
所述第一子层的材料为InxGa1-xN,其中,x的取值范围为0.03~0.06;
所述第二子层的材料为AlN;
所述第三子层的材料为AlaInbGa1-a-bN,其中,a取值范围为0.05~0.15,b的取值范围为0.005~0.02,且所述第三子层随着周期增大,a取值逐渐增大,b取值逐渐减小;
所述第四子层的材料为AlyGa1-yN,其中,y取值范围为0.15~0.3。
3.如权利要求1所述的LED外延结构,其特征在于,所述第一子层至第四子层中掺杂P型掺杂剂,且所述第一子层中掺杂的P型掺杂剂的掺杂浓度最高。
4.如权利要求3所述的LED外延结构,其特征在于,
所述第一子层中掺杂的P型掺杂剂的掺杂浓度为5e19 cm-3~9e20 cm-3
所述第二子层中掺杂的P型掺杂剂的掺杂浓度为1e18 cm-3~5e19 cm-3
所述第三子层中掺杂的P型掺杂剂的掺杂浓度为1e19 cm-3~1e20 cm-3
所述第四子层中掺杂的P型掺杂剂的掺杂浓度为1e19 cm-3~1e20 cm-3
5.如权利要求1所述的LED外延结构,其特征在于,所述第二子层的厚度较所述第一子层、第三子层和第四子层的厚度小。
6.如权利要求5所述的LED外延结构,其特征在于,所述第一子层的厚度为1nm~5nm,所述第二子层的厚度为0.5nm~2nm,所述第三子层的厚度为1nm~5nm,所述第四子层的厚度为1nm~5nm。
7.如权利要求1所述的LED外延结构,其特征在于,每个周期中,所述第三子层靠近所述第四子层的一侧的表面为粗糙表面。
8.如权利要求1所述的LED外延结构,其特征在于,所述发光层包括前多量子阱层和后垒层,所述前多量子阱层位于所述第一半导体层和后垒层之间,且所述前多量子阱层为第二预设周期数的垒层和阱层交替生长的多量子阱结构。
9.如权利要求8所述的LED外延结构,其特征在于,所述垒层和阱层均为氮极性层。
10.一种LED外延结构的制备方法,其特征在于,包括以下步骤:
提供一衬底;
在所述衬底上由下至上依次形成第一半导体层、发光层和第二半导体层,其中,所述第二半导体层由下至上依次包括空穴注入层、电流扩展层和欧姆接触层,所述空穴注入层为第一预设周期数的由下至上依次设置的第一子层、第二子层、第三子层、第四子层交替层叠的周期性结构,所述第一子层和第二子层均为氮极性层,第三子层和第四子层均为镓极性层。
11.如权利要求10所述的LED外延结构的制备方法,其特征在于,氮极性层的形成方法为:
经过NH3处理所述第一子层和第二子层,以获得氮极性的第一子层和氮极性的第二子层。
12.如权利要求10所述的LED外延结构的制备方法,其特征在于,
所述第一子层的材料为InxGa1-xN,其中,x的取值范围为0.03~0.06;
所述第二子层的材料为AlN;
所述第三子层的材料为AlaInbGa1-a-bN,其中,a取值范围为0.05~0.15,b的取值范围为0.005~0.02,且所述第三子层随着周期增大,a取值逐渐增大,b取值逐渐减小;
所述第四子层的材料为AlyGa1-yN,其中,y取值范围为0.15~0.3。
13.如权利要求10所述的LED外延结构的制备方法,其特征在于,所述第一子层至第四子层中掺杂P型掺杂剂,且所述第一子层中掺杂的P型掺杂剂的掺杂浓度最高。
14.如权利要求13所述的LED外延结构的制备方法,其特征在于,
所述第一子层中掺杂的P型掺杂剂的掺杂浓度为5e19 cm-3~9e20 cm-3
所述第二子层中掺杂的P型掺杂剂的掺杂浓度为1e18 cm-3~5e19 cm-3
所述第三子层中掺杂的P型掺杂剂的掺杂浓度为1e19 cm-3~1e20 cm-3
所述第四子层中掺杂的P型掺杂剂的掺杂浓度为1e19 cm-3~1e20 cm-3
15.如权利要求10所述的LED外延结构的制备方法,其特征在于,所述第二子层的厚度较所述第一子层、第三子层和第四子层的厚度小。
16.如权利要求15所述的LED外延结构的制备方法,其特征在于,所述第一子层的厚度为1nm~5nm,所述第二子层的厚度为0.5nm~2nm,所述第三子层的厚度为1nm~5nm,所述第四子层的厚度为1nm~5nm。
17.如权利要求10所述的LED外延结构的制备方法,其特征在于,每个周期中,通入氢气处理所述第三子层靠近所述第四子层的一侧的表面,以得到粗糙表面。
18.如权利要求10所述的LED外延结构的制备方法,其特征在于,所述发光层包括前多量子阱层和后垒层,所述前多量子阱层位于所述第一半导体层和后垒层之间,且所述前多量子阱层为第二预设周期数的垒层和阱层交替生长的多量子阱结构。
19.如权利要求18所述的LED外延结构的制备方法,其特征在于,所述垒层和阱层均为氮极性层。
CN202310684422.4A 2023-06-09 2023-06-09 一种led外延结构及其制备方法 Pending CN116565086A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310684422.4A CN116565086A (zh) 2023-06-09 2023-06-09 一种led外延结构及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310684422.4A CN116565086A (zh) 2023-06-09 2023-06-09 一种led外延结构及其制备方法

Publications (1)

Publication Number Publication Date
CN116565086A true CN116565086A (zh) 2023-08-08

Family

ID=87498314

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310684422.4A Pending CN116565086A (zh) 2023-06-09 2023-06-09 一种led外延结构及其制备方法

Country Status (1)

Country Link
CN (1) CN116565086A (zh)

Similar Documents

Publication Publication Date Title
US6881602B2 (en) Gallium nitride-based semiconductor light emitting device and method
TWI436495B (zh) 以氮化物為主之發光裝置
TWI451591B (zh) 以氮化物為主之發光裝置
EP2843714A1 (en) Semiconductor light emitting device including hole injection layer
US20130187124A1 (en) Lighting-emitting device with nanostructured layer and method for fabricating the same
US10109767B2 (en) Method of growing n-type nitride semiconductor, light emitting diode and method of fabricating the same
WO2017202328A1 (zh) 氮化镓基发光二极管及其制备方法
CN104810442A (zh) 一种发光二极管外延片及其生长方法
CN105206726A (zh) 一种led结构及其生长方法
CN114649454B (zh) 一种发光二极管的外延片结构及其制备方法
CN109449264B (zh) 一种发光二极管外延片及其制造方法
CN115863501B (zh) 一种发光二极管外延片及其制备方法
CN115588723B (zh) 发光二极管的外延片及其制作方法
CN116598396A (zh) 发光二极管外延片及其制备方法、led
CN115295693A (zh) 一种发光二极管外延片及其制备方法
CN117476827B (zh) 一种低接触电阻的发光二极管的外延片及其制备方法
CN111261758B (zh) 紫外led外延结构及其制备方法
KR100997908B1 (ko) 3족 질화물 반도체 발광소자
US20220328722A1 (en) Nitride-based light emitting diode
CN116565086A (zh) 一种led外延结构及其制备方法
KR101198759B1 (ko) 질화물계 발광 소자
EP3796401A1 (en) Light-emitting diode
CN117810332B (zh) 氮化镓基发光二极管外延片及其制备方法
CN217009212U (zh) Led芯片
US20240178326A1 (en) Semiconductor structure and manufacturing method thereof

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination