CN116564399B - 芯片测试方法、装置、电子设备及计算机可读存储介质 - Google Patents
芯片测试方法、装置、电子设备及计算机可读存储介质 Download PDFInfo
- Publication number
- CN116564399B CN116564399B CN202310459965.6A CN202310459965A CN116564399B CN 116564399 B CN116564399 B CN 116564399B CN 202310459965 A CN202310459965 A CN 202310459965A CN 116564399 B CN116564399 B CN 116564399B
- Authority
- CN
- China
- Prior art keywords
- data
- address
- preset
- length
- check
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 109
- 230000001360 synchronised effect Effects 0.000 claims abstract description 55
- 230000002159 abnormal effect Effects 0.000 claims abstract description 42
- 230000006870 function Effects 0.000 claims abstract description 29
- 230000005856 abnormality Effects 0.000 claims abstract description 16
- 238000001514 detection method Methods 0.000 claims abstract description 12
- 238000012795 verification Methods 0.000 claims description 16
- 238000000034 method Methods 0.000 claims description 12
- 238000004590 computer program Methods 0.000 claims description 11
- 238000010998 test method Methods 0.000 claims description 4
- 238000004891 communication Methods 0.000 description 7
- 230000003993 interaction Effects 0.000 description 5
- 230000009286 beneficial effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000012812 general test Methods 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/38—Response verification devices
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
本申请公开了一种芯片测试方法、装置、电子设备及计算机可读存储介质，涉及电子芯片领域，芯片测试方法先对芯片的双倍速率同步动态随机存储器进行异常检测，在检测到双倍速率同步动态随机存储器无异常时，将测试固件写入芯片的通用闪存存储器，根据预设数据长度和预设地址，从通用闪存存储器读取第一校验数据，根据预设数据长度和预设地址，从测试固件中确定第二校验数据；将第一校验数据与第二校验数据进行比对，若第一校验数据和第二校验数据一致，确定通用闪存存储器的烧录功能无异常。能够对芯片的双倍速率同步动态随机存储器和通用闪存存储器进行测试，并能降低测试时长，提高测试效率。
Description
技术领域
本申请涉及电子芯片领域，特别涉及一种芯片测试方法、装置、电子设备及计算机可读存储介质。
背景技术
通用多芯片封装存储器芯片(UFS-based Multichip Package，UMCP)由通用闪存存储器(Universal Flash Storage，UFS)和双倍速率同步动态随机存储器(Double DataRate，DDR)两部分组成，是智能设备的重要元器件，其稳定性决定着设备和***的工作性能，对UMCP芯片的要求很高，在生产UMCP芯片时，需要对UMCP芯片进行测试。
但是，相关技术中，由于UMCP芯片中的UFS容量较大，在进行固件烧录测试时，耗时较长，导致效率较低。
发明内容
本申请旨在至少解决现有技术中存在的技术问题之一。为此，本申请提出一种芯片测试方法、装置、电子设备及计算机可读存储介质，能够对芯片的双倍速率同步动态随机存储器和通用闪存存储器进行测试，并能降低测试时长，提高测试效率。
本申请第一方面实施例的芯片测试方法，包括：
对所述芯片的双倍速率同步动态随机存储器进行异常检测；
在检测到所述双倍速率同步动态随机存储器无异常时，将测试固件写入所述芯片的通用闪存存储器；
根据预设数据长度和预设地址，从所述通用闪存存储器读取第一校验数据；
根据所述预设数据长度和所述预设地址，从所述测试固件中确定第二校验数据；
将所述第一校验数据与所述第二校验数据进行比对，若所述第一校验数据和所述第二校验数据一致，确定所述通用闪存存储器的烧录功能无异常。
根据本申请实施例的芯片测试方法，至少具有如下有益效果：本申请实施例的芯片测试方法先对芯片的双倍速率同步动态随机存储器进行异常检测，在检测到双倍速率同步动态随机存储器无异常时，将测试固件写入芯片的通用闪存存储器，根据预设数据长度和预设地址，从通用闪存存储器读取第一校验数据，根据预设数据长度和预设地址，从测试固件中确定第二校验数据；将第一校验数据与第二校验数据进行比对，若第一校验数据和第二校验数据一致，确定通用闪存存储器的烧录功能无异常。本申请只对通用闪存存储器内存中预设地址，且数据长度为预设数据长度的第一校验数据进行验证，若第一校验数据和第二校验数据一致，确定通用闪存存储器的烧录功能无异常，无需对测试固件中所有数据进行校验，能够降低测试时长。因此，本申请的芯片测试方法能够对芯片的双倍速率同步动态随机存储器和通用闪存存储器进行测试，并能降低测试时长，提高测试效率。
根据本申请第一方面的一些实施例，所述预设数据长度包括第一长度和第二长度，所述预设地址包括预设首地址和预设末尾地址，所述第一校验数据包括第一首地址数据和第一末尾地址数据；
所述根据预设数据长度和预设地址，从所述通用闪存存储器读取第一校验数据，包括：
读取所述通用闪存存储器的第一存储数据；
从所述存储数据读取所述第一首地址数据和所述第一末尾地址数据，其中，所述第一首地址数据的首地址为所述预设首地址，所述第一首地址数据的数据长度为所述第一长度，所述第一末尾地址数据的末尾地址为所述预设末尾地址，所述第一末尾地址数据的数据长度为所述第二长度。
根据本申请第一方面的一些实施例，所述第二校验数据包括第二首地址数据和第二末尾地址数据；
所述根据所述预设数据长度和所述预设地址，从所述测试固件中确定第二校验数据，包括：
从所述测试固件中确定所述第二首地址数据和所述第二末尾地址数据；其中，所述第二首地址数据的首地址为所述预设首地址，所述第二首地址数据的数据长度为所述第一长度，所述第二末尾地址数据的末尾地址为所述预设末尾地址，所述第二末尾地址数据的数据长度为所述第二长度。
根据本申请第一方面的一些实施例，所述将所述第一校验数据与所述第二校验数据进行比对，若所述第一校验数据和所述第二校验数据一致，确定所述通用闪存存储器的烧录功能无异常，包括：
将所述第一首地址数据和所述第二首地址数据进行比对，将所述第一末尾地址数据和所述第二末尾地址数据进行比对，若所述第一首地址数据与所述第二首地址数据一致，且所述第一末尾地址数据与所述第二末尾地址数据一致，确定所述通用闪存存储器的烧录功能无异常。
根据本申请第一方面的一些实施例，所述对所述芯片的双倍速率同步动态随机存储器进行异常检测，包括：
生成测试数据；
将所述测试数据写入所述双倍速率同步动态随机存储器；
读取所述双倍速率同步动态随机存储器的第二存储数据；
将所述测试数据与所述第二存储数据进行比对，若所述测试数据与所述第二存储数据一致，确定所述双倍速率同步动态随机存储器无异常，确定所述芯片无异常。
根据本申请第一方面的一些实施例，在所述将所述第一校验数据与所述第二校验数据进行比对，若所述第一校验数据和所述第二校验数据一致，确定所述通用闪存存储器的烧录功能无异常之后，还包括：
在第一预设时间内，每间隔第二预设时间向所述双倍速率同步动态随机存储器、所述通用闪存存储器写入数据并读取数据，若在所述第一预设时间内，所述双倍速率同步动态随机存储器与所述通用闪存存储器均无异常。
根据本申请第一方面的一些实施例，在所述将所述第一校验数据与所述第二校验数据进行比对，若所述第一校验数据和所述第二校验数据一致，确定所述通用闪存存储器的烧录功能无异常之后，还包括：
对所述双倍速率同步动态随机存储器与所述通用闪存存储器进行格式化处理。
第二方面，本申请实施例提供了一种芯片测试装置，包括：
检测单元，用于对所述芯片的双倍速率同步动态随机存储器进行异常检测；
写入单元，用于在检测到所述双倍速率同步动态随机存储器无异常时，将测试固件写入所述芯片的通用闪存存储器；
读取单元，用于根据预设数据长度和预设地址，从所述通用闪存存储器读取第一校验数据；
确定单元，用于根据所述预设数据长度和所述预设地址，从所述测试固件中确定第二校验数据；
比对单元，用于将所述第一校验数据与所述第二校验数据进行比对，若所述第一校验数据和所述第二校验数据一致，确定所述通用闪存存储器的烧录功能无异常。
第三方面，本申请实施例提供了一种电子设备，所述电子设备包括存储器和处理器，所述存储器存储有计算机程序，所述处理器执行所述计算机程序时实现第一方面实施例任一项所述的芯片测试方法。
第四方面，本申请实施例提供了一种计算机可读存储介质，所述计算机可读存储介质存储有计算机程序，所述计算机程序被处理器执行时实现第一方面实施例中任一项所述的芯片测试方法。
本申请的附加方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本申请的实践了解到。
附图说明
下面结合附图和实施例对本申请做进一步的说明，其中：
图1为本申请一些实施例的芯片测试方法的步骤流程图；
图2为本申请另一些实施例的芯片测试方法的步骤流程图；
图3为本申请另一些实施例的芯片测试方法的步骤流程图；
图4为本申请一些实施例的芯片测试装置的结构示意图；
图5为本申请一些实施例的电子设备的结构示意图。
具体实施方式
下面详细描述本申请的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本申请，而不能理解为对本申请的限制。
在本申请的描述中，需要理解的是，涉及到方位描述，例如上、下、前、后、左、右等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。
在本申请的描述中，若干的含义是一个以上，多个的含义是两个以上，大于、小于、超过等理解为不包括本数，以上、以下、以内等理解为包括本数。如果有描述到第一、第二只是用于区分技术特征为目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量或者隐含指明所指示的技术特征的先后关系。
本申请的描述中，除非另有明确的限定，设置、安装、连接等词语应做广义理解，所属技术领域技术人员可以结合技术方案的具体内容合理确定上述词语在本申请中的具体含义。
本申请的描述中，参考术语“一个实施例”、“一些实施例”、“示意性实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本申请的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
参照图1，本申请实施例提供了一种芯片测试方法，包括但不限于以下步骤：
步骤S110，对芯片的双倍速率同步动态随机存储器进行异常检测；
步骤S120，在检测到双倍速率同步动态随机存储器无异常时，将测试固件写入芯片的通用闪存存储器；
步骤S130，根据预设数据长度和预设地址，从通用闪存存储器读取第一校验数据；
步骤S140，根据预设数据长度和预设地址，从测试固件中确定第二校验数据；
步骤S150，将第一校验数据与第二校验数据进行比对，若第一校验数据和第二校验数据一致，确定通用闪存存储器的烧录功能无异常。
根据本申请实施例的芯片测试方法，至少具有如下有益效果：本申请实施例的芯片测试方法先对芯片的双倍速率同步动态随机存储器进行异常检测，在检测到双倍速率同步动态随机存储器无异常时，将测试固件写入芯片的通用闪存存储器，根据预设数据长度和预设地址，从通用闪存存储器读取第一校验数据，根据预设数据长度和预设地址，从测试固件中确定第二校验数据；将第一校验数据与第二校验数据进行比对，若第一校验数据和第二校验数据一致，确定通用闪存存储器的烧录功能无异常。本申请只对通用闪存存储器内存中预设地址，且数据长度为预设数据长度的第一校验数据进行验证，若第一校验数据和第二校验数据一致，确定通用闪存存储器的烧录功能无异常，无需对测试固件中所有数据进行校验，能够降低测试时长。因此，本申请的芯片测试方法能够对芯片的双倍速率同步动态随机存储器和通用闪存存储器进行测试，并能降低测试时长，提高测试效率。
可以理解的是，通用多芯片封装存储器芯片(UFS-based Multichip Package，UMCP)由通用闪存存储器(Universal Flash Storage，UFS)和双倍速率同步动态随机存储器(Double Data Rate，DDR)两部分组成。本申请实施例的测试方法先对DDR进行检测，在检测到DDR无异常时，再对UFS进行检测，由于通用闪存存储器的内存容量较大，因此一般测试固件的数据长度也较大，若对测试固件的所有数据进行比对校验，耗费时间非常长，导致效率低下。而本申请实施例的测试方法在测试UFS时，本申请只对通用闪存存储器内存中预设地址，且数据长度为预设数据长度的第一校验数据进行验证，若第一校验数据和第二校验数据一致，确定通用闪存存储器的烧录功能无异常。因此，本申请实施例的测试方法能够降低测试时长，提高测试效率。
值得注意的是，若第一校验数据和第二校验数据不一致，确定通用闪存存储器的烧录功能异常。测试固件是用于测试的固件，本领域技术人员可以根据实际需要设定测试固件。
需要说明的是，本领域技术人员可以根据实际需要设定预设数据长度和预设地址。
可以理解的是，预设数据长度包括第一长度和第二长度，预设地址包括预设首地址和预设末尾地址，第一校验数据包括第一首地址数据和第一末尾地址数据；参照图2，步骤S130可以包括但不限于步骤S210和步骤S220。
步骤S210，读取通用闪存存储器的第一存储数据；
步骤S220，从存储数据读取第一首地址数据和第一末尾地址数据，其中，第一首地址数据的首地址为预设首地址，第一首地址数据的数据长度为第一长度，第一末尾地址数据的末尾地址为预设末尾地址，第一末尾地址数据的数据长度为第二长度。
可以理解的是，第二校验数据包括第二首地址数据和第二末尾地址数据；步骤S140可以包括以下步骤：
从测试固件中确定第二首地址数据和第二末尾地址数据；其中，第二首地址数据的首地址为预设首地址，第二首地址数据的数据长度为第一长度，第二末尾地址数据的末尾地址为预设末尾地址，第二末尾地址数据的数据长度为第二长度。
可以理解的是，步骤S150可以包括以下步骤：
将第一首地址数据和第二首地址数据进行比对，将第一末尾地址数据和第二末尾地址数据进行比对，若第一首地址数据与第二首地址数据一致，且第一末尾地址数据与第二末尾地址数据一致，确定通用闪存存储器的烧录功能无异常。
例如，第一长度为1000bit，第二长度为1200bit，先读取通用闪存存储器所存储的第一存储数据，从第一存储数据中的预设首地址开始截取数据长度为1000bit的数据，得到第一首地址数据；从第一存储数据中截取数据长度为1200bit的数据，得到第一末尾地址数据，第一末尾地址数据的末尾地址为预设末尾地址。需要说明的是，预设首地址为第一存储数据存储于通用闪存存储器时第一个bit数据对应的地址，预设末尾地址为第一存储数据存储于通用闪存存储器时最后一个bit数据对应的地址。
在得到第一首地址数据和第一末尾地址数据后，从测试固件中确定第二首地址数据和第二末尾地址数据；其中，第二首地址数据的首地址为预设首地址，第二首地址数据的数据长度为1000bit，使得第二首地址数据与第一首地址数据是对应的。第二末尾地址数据的末尾地址为预设末尾地址，第二末尾地址数据的数据长度为1200bit，使得第二末尾地址数据与第一末尾地址数据是对应的。将第一首地址数据和第二首地址数据进行比对，将第一末尾地址数据和第二末尾地址数据进行比对，若第一首地址数据与第二首地址数据一致，且第一末尾地址数据与第二末尾地址数据一致，确定通用闪存存储器的烧录功能无异常。若第一首地址数据与第二首地址数据不一致，或者第一末尾地址数据与第二末尾地址数据不一致，则表示通用闪存存储器的烧录功能异常，进而确定芯片存在异常。
需要说明的是，本申请对第一长度和第二长度不作出具体限定，本领域技术人员可以根据实际需要设定第一长度和第二长度。
可以理解的是，参照图3，步骤S110可以包括但不限于以下步骤：
步骤S310，生成测试数据；
步骤S320，将测试数据写入双倍速率同步动态随机存储器；
步骤S330，读取双倍速率同步动态随机存储器的第二存储数据；
步骤S340，将测试数据与第二存储数据进行比对，若测试数据与第二存储数据一致，确定双倍速率同步动态随机存储器无异常。
测试数据可以是随机数，将随机数写入双倍速率同步动态随机存储器，之后读取双倍速率同步动态随机存储器的第二存储数据，将第二存储数据与随机数进行比对，若随机数与第二存储数据一致，确定双倍速率同步动态随机存储器无异常。若随机数与第二存储数据不一致，确定双倍速率同步动态随机存储器存在异常。需要说明的是，测试数据为随机数只是一个示例，并不能理解为对本申请实施例的限制，本领域技术人员可以根据实际需要生成测试数据。
在一实施例中，在执行步骤S310之前，先访问双倍速率同步动态随机存储器内部寄存器，确定内部寄存器无异常再执行步骤S310。
可以理解的是，在步骤S150之后，还包括以下步骤：
在第一预设时间内，每间隔第二预设时间向双倍速率同步动态随机存储器、通用闪存存储器写入数据并读取数据，若在第一预设时间内，双倍速率同步动态随机存储器与通用闪存存储器均无异常。
对芯片进行压力测试，频繁地与芯片进行数据交互，以测试芯片能否在频繁交互的情况下正常运行。在第一预设时间内，每间隔第二预设时间向双倍速率同步动态随机存储器、通用闪存存储器写入数据并读取数据，以实现频繁地与双倍速率同步动态随机存储器、通用闪存存储器进行数据交互，若每次数据交互都成功，则双倍速率同步动态随机存储器与通用闪存存储器均能够通过压力测试，因此能够确定芯片无异常。
需要说明的是，本申请对第一预设时间和第二预设时间不作出具体限定，本领域技术人员可以根据实际需要设定第一预设时间和第二预设时间。
可以理解的是，在步骤S150之后，还包括以下步骤：
对双倍速率同步动态随机存储器与通用闪存存储器进行格式化处理。
通过对双倍速率同步动态随机存储器与通用闪存存储器进行格式化处理，以删除双倍速率同步动态随机存储器与通用闪存存储器中存储的数据。
参照图4，本申请第二方面实施例提供了一种芯片测试装置，包括：
检测单元410，用于对所述芯片的双倍速率同步动态随机存储器进行异常检测；
写入单元420，用于在检测到所述双倍速率同步动态随机存储器无异常时，将测试固件写入所述芯片的通用闪存存储器；
读取单元430，用于根据预设数据长度和预设地址，从所述通用闪存存储器读取第一校验数据；
确定单元440，用于根据所述预设数据长度和所述预设地址，从所述测试固件中确定第二校验数据；
比对单元450，用于将所述第一校验数据与所述第二校验数据进行比对，若所述第一校验数据和所述第二校验数据一致，确定所述通用闪存存储器的烧录功能无异常。
本申请实施例的芯片测试装置通过检测单元410先对芯片的双倍速率同步动态随机存储器进行异常检测，在检测到双倍速率同步动态随机存储器无异常时，通过写入单元420将测试固件写入芯片的通用闪存存储器，通过读取单元430根据预设数据长度和预设地址，从通用闪存存储器读取第一校验数据，通过确定单元440根据预设数据长度和预设地址，从测试固件中确定第二校验数据；通过比对单元450将第一校验数据与第二校验数据进行比对，若第一校验数据和第二校验数据一致，确定通用闪存存储器的烧录功能无异常。本申请只对通用闪存存储器内存中预设地址，且数据长度为预设数据长度的第一校验数据进行验证，若第一校验数据和第二校验数据一致，确定通用闪存存储器的烧录功能无异常，无需对测试固件中所有数据进行校验，能够降低测试时长。因此，本申请的芯片测试方法能够对芯片的双倍速率同步动态随机存储器和通用闪存存储器进行测试，并能降低测试时长，提高测试效率。
需要说明的是，该芯片测试装置的具体实施方式与上述芯片测试方法的具体实施例基本相同，在此不再赘述。
第三方面，本申请实施例还提供了一种电子设备，电子设备包括存储器和处理器，存储器存储有计算机程序，处理器执行计算机程序时实现上述芯片测试方法。该电子设备可以为包括平板电脑、车载电脑等任意智能终端。
请参阅图5，图5示意了另一实施例的电子设备的硬件结构，电子设备包括：
处理器501，可以采用通用的CPU(CentralProcessingUnit，中央处理器)、微处理器、应用专用集成电路(ApplicationSpecificIntegratedCircuit，ASIC)、或者一个或多个集成电路等方式实现，用于执行相关程序，以实现本申请实施例所提供的技术方案；
存储器502，可以采用只读存储器(ReadOnlyMemory，ROM)、静态存储设备、动态存储设备或者随机存取存储器(RandomAccessMemory，RAM)等形式实现。存储器502可以存储操作***和其他应用程序，在通过软件或者固件来实现本说明书实施例所提供的技术方案时，相关的程序代码保存在存储器502中，并由处理器501来调用执行本申请实施例的芯片测试方法；
输入/输出接口503，用于实现信息输入及输出；
通信接口504，用于实现本设备与其他设备的通信交互，可以通过有线方式(例如USB、网线等)实现通信，也可以通过无线方式(例如移动网络、WIFI、蓝牙等)实现通信；
总线505，在设备的各个组件(例如处理器501、存储器502、输入/输出接口503和通信接口504)之间传输信息；
其中处理器501、存储器502、输入/输出接口503和通信接口504通过总线505实现彼此之间在设备内部的通信连接。
本申请实施例还提供了一种计算机可读存储介质，该计算机可读存储介质存储有计算机程序，该计算机程序被处理器执行时实现上述芯片测试方法。
存储器作为一种非暂态计算机可读存储介质，可用于存储非暂态软件程序以及非暂态性计算机可执行程序。此外，存储器可以包括高速随机存取存储器，还可以包括非暂态存储器，例如至少一个磁盘存储器件、闪存器件、或其他非暂态固态存储器件。在一些实施方式中，存储器可选包括相对于处理器远程设置的存储器，这些远程存储器可以通过网络连接至该处理器。上述网络的实例包括但不限于互联网、企业内部网、局域网、移动通信网及其组合。
上面结合附图对本申请实施例作了详细说明，但是本申请不限于上述实施例，在所属技术领域普通技术人员所具备的知识范围内，还可以在不脱离本申请宗旨的前提下作出各种变化。此外，在不冲突的情况下，本申请的实施例及实施例中的特征可以相互组合。
Claims (7)
1.一种芯片测试方法，其特征在于，包括：
对所述芯片的双倍速率同步动态随机存储器进行异常检测；
在检测到所述双倍速率同步动态随机存储器无异常时，将测试固件写入所述芯片的通用闪存存储器；
根据预设数据长度和预设地址，从所述通用闪存存储器读取第一校验数据；
根据所述预设数据长度和所述预设地址，从所述测试固件中确定第二校验数据；
将所述第一校验数据与所述第二校验数据进行比对，若所述第一校验数据和所述第二校验数据一致，确定所述通用闪存存储器的烧录功能无异常；
所述预设数据长度包括第一长度和第二长度，所述预设地址包括预设首地址和预设末尾地址，所述第一校验数据包括第一首地址数据和第一末尾地址数据；
所述根据预设数据长度和预设地址，从所述通用闪存存储器读取第一校验数据，包括：
读取所述通用闪存存储器的第一存储数据；
从所述存储数据读取所述第一首地址数据和所述第一末尾地址数据，其中，所述第一首地址数据的首地址为所述预设首地址，所述第一首地址数据的数据长度为所述第一长度，所述第一末尾地址数据的末尾地址为所述预设末尾地址，所述第一末尾地址数据的数据长度为所述第二长度；
所述第二校验数据包括第二首地址数据和第二末尾地址数据；
所述根据所述预设数据长度和所述预设地址，从所述测试固件中确定第二校验数据，包括：
从所述测试固件中确定所述第二首地址数据和所述第二末尾地址数据；其中，所述第二首地址数据的首地址为所述预设首地址，所述第二首地址数据的数据长度为所述第一长度，所述第二末尾地址数据的末尾地址为所述预设末尾地址，所述第二末尾地址数据的数据长度为所述第二长度；
所述将所述第一校验数据与所述第二校验数据进行比对，若所述第一校验数据和所述第二校验数据一致，确定所述通用闪存存储器的烧录功能无异常，包括：
将所述第一首地址数据和所述第二首地址数据进行比对，将所述第一末尾地址数据和所述第二末尾地址数据进行比对，若所述第一首地址数据与所述第二首地址数据一致，且所述第一末尾地址数据与所述第二末尾地址数据一致，确定所述通用闪存存储器的烧录功能无异常。
2.根据权利要求1所述的芯片测试方法，其特征在于，所述对所述芯片的双倍速率同步动态随机存储器进行异常检测，包括：
生成测试数据；
将所述测试数据写入所述双倍速率同步动态随机存储器；
读取所述双倍速率同步动态随机存储器的第二存储数据；
将所述测试数据与所述第二存储数据进行比对，若所述测试数据与所述第二存储数据一致，确定所述双倍速率同步动态随机存储器无异常。
3.根据权利要求1所述的芯片测试方法，其特征在于，在所述将所述第一校验数据与所述第二校验数据进行比对，若所述第一校验数据和所述第二校验数据一致，确定所述通用闪存存储器的烧录功能无异常之后，还包括：
在第一预设时间内，每间隔第二预设时间向所述双倍速率同步动态随机存储器、所述通用闪存存储器写入数据并读取数据，若在所述第一预设时间内，所述双倍速率同步动态随机存储器与所述通用闪存存储器均无异常，确定所述芯片无异常。
4.根据权利要求1所述的芯片测试方法，其特征在于，在所述将所述第一校验数据与所述第二校验数据进行比对，若所述第一校验数据和所述第二校验数据一致，确定所述通用闪存存储器的烧录功能无异常之后，还包括：
对所述双倍速率同步动态随机存储器与所述通用闪存存储器进行格式化处理。
5.一种芯片测试装置，其特征在于，包括：
检测单元，用于对所述芯片的双倍速率同步动态随机存储器进行异常检测；
写入单元，用于在检测到所述双倍速率同步动态随机存储器无异常时，将测试固件写入所述芯片的通用闪存存储器；
读取单元，用于根据预设数据长度和预设地址，从所述通用闪存存储器读取第一校验数据；
确定单元，用于根据所述预设数据长度和所述预设地址，从所述测试固件中确定第二校验数据；
比对单元，用于将所述第一校验数据与所述第二校验数据进行比对，若所述第一校验数据和所述第二校验数据一致，确定所述通用闪存存储器的烧录功能无异常；
所述预设数据长度包括第一长度和第二长度，所述预设地址包括预设首地址和预设末尾地址，所述第一校验数据包括第一首地址数据和第一末尾地址数据；
所述根据预设数据长度和预设地址，从所述通用闪存存储器读取第一校验数据，包括：
读取所述通用闪存存储器的第一存储数据；
从所述存储数据读取所述第一首地址数据和所述第一末尾地址数据，其中，所述第一首地址数据的首地址为所述预设首地址，所述第一首地址数据的数据长度为所述第一长度，所述第一末尾地址数据的末尾地址为所述预设末尾地址，所述第一末尾地址数据的数据长度为所述第二长度；
所述第二校验数据包括第二首地址数据和第二末尾地址数据；
所述根据所述预设数据长度和所述预设地址，从所述测试固件中确定第二校验数据，包括：
从所述测试固件中确定所述第二首地址数据和所述第二末尾地址数据；其中，所述第二首地址数据的首地址为所述预设首地址，所述第二首地址数据的数据长度为所述第一长度，所述第二末尾地址数据的末尾地址为所述预设末尾地址，所述第二末尾地址数据的数据长度为所述第二长度；
所述将所述第一校验数据与所述第二校验数据进行比对，若所述第一校验数据和所述第二校验数据一致，确定所述通用闪存存储器的烧录功能无异常，包括：
将所述第一首地址数据和所述第二首地址数据进行比对，将所述第一末尾地址数据和所述第二末尾地址数据进行比对，若所述第一首地址数据与所述第二首地址数据一致，且所述第一末尾地址数据与所述第二末尾地址数据一致，确定所述通用闪存存储器的烧录功能无异常。
6.一种电子设备，其特征在于，所述电子设备包括存储器和处理器，所述存储器存储有计算机程序，所述处理器执行所述计算机程序时实现权利要求1至4任一项所述的芯片测试方法。
7.一种计算机可读存储介质，所述计算机可读存储介质存储有计算机程序，其特征在于，所述计算机程序被处理器执行时实现权利要求1至4中任一项所述的芯片测试方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310459965.6A CN116564399B (zh) | 2023-04-20 | 2023-04-20 | 芯片测试方法、装置、电子设备及计算机可读存储介质 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310459965.6A CN116564399B (zh) | 2023-04-20 | 2023-04-20 | 芯片测试方法、装置、电子设备及计算机可读存储介质 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN116564399A CN116564399A (zh) | 2023-08-08 |
| CN116564399B true CN116564399B (zh) | 2024-04-02 |
Family
ID=87489133
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310459965.6A Active CN116564399B (zh) | 2023-04-20 | 2023-04-20 | 芯片测试方法、装置、电子设备及计算机可读存储介质 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116564399B (zh) |
Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101197194A (zh) * | 2007-02-27 | 2008-06-11 | 深圳市同洲电子股份有限公司 | 一种存储器检测方法 |
| CN101930799A (zh) * | 2009-06-23 | 2010-12-29 | 北京芯技佳易微电子科技有限公司 | 具有检错/纠错电路的非挥发存储器及其读写数据的方法 |
| CN105243042A (zh) * | 2015-09-30 | 2016-01-13 | 广东小天才科技有限公司 | 数据烧录方法和数据烧录装置 |
| CN109189405A (zh) * | 2018-07-19 | 2019-01-11 | 山东省科学院自动化研究所 | 一种验证程序Flash数据一致性的方法及*** |
| CN109903805A (zh) * | 2019-02-25 | 2019-06-18 | 中国科学院上海微***与信息技术研究所 | 存储器片内自测试方法、装置和存储器 |
| CN113035260A (zh) * | 2021-03-26 | 2021-06-25 | 深圳市晶存科技有限公司 | 一种动态随机存储器的测试方法及*** |
| CN113448792A (zh) * | 2020-03-25 | 2021-09-28 | 爱思开海力士有限公司 | 多芯片封装及其测试方法 |
| CN114334686A (zh) * | 2020-09-29 | 2022-04-12 | 三星电子株式会社 | 在多芯片封装（mcp）中实现的存储设备的测试方法和包括测试方法的制造mcp的方法 |
| CN114446373A (zh) * | 2020-11-02 | 2022-05-06 | 浙江杭可仪器有限公司 | 一种测试ddr器件的方法及计算机存储介质 |
| CN114490216A (zh) * | 2022-01-11 | 2022-05-13 | 苏州华兴源创科技股份有限公司 | 数据状态识别方法、装置、***及计算机设备、存储介质 |
| CN114721986A (zh) * | 2022-06-09 | 2022-07-08 | 井芯微电子技术(天津)有限公司 | 基于通用验证方法的异构直接存储器访问验证方法及*** |
| CN115756984A (zh) * | 2022-11-21 | 2023-03-07 | 亿咖通(湖北)技术有限公司 | 内存测试方法、装置、设备及存储介质 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20100205349A1 (en) * | 2009-02-11 | 2010-08-12 | Stec, Inc. | Segmented-memory flash backed dram module |
| US11244738B2 (en) * | 2019-01-11 | 2022-02-08 | Samsung Electronics Co., Ltd. | Multi-chip package |
-
2023
- 2023-04-20 CN CN202310459965.6A patent/CN116564399B/zh active Active
Patent Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101197194A (zh) * | 2007-02-27 | 2008-06-11 | 深圳市同洲电子股份有限公司 | 一种存储器检测方法 |
| CN101930799A (zh) * | 2009-06-23 | 2010-12-29 | 北京芯技佳易微电子科技有限公司 | 具有检错/纠错电路的非挥发存储器及其读写数据的方法 |
| CN105243042A (zh) * | 2015-09-30 | 2016-01-13 | 广东小天才科技有限公司 | 数据烧录方法和数据烧录装置 |
| CN109189405A (zh) * | 2018-07-19 | 2019-01-11 | 山东省科学院自动化研究所 | 一种验证程序Flash数据一致性的方法及*** |
| CN109903805A (zh) * | 2019-02-25 | 2019-06-18 | 中国科学院上海微***与信息技术研究所 | 存储器片内自测试方法、装置和存储器 |
| CN113448792A (zh) * | 2020-03-25 | 2021-09-28 | 爱思开海力士有限公司 | 多芯片封装及其测试方法 |
| CN114334686A (zh) * | 2020-09-29 | 2022-04-12 | 三星电子株式会社 | 在多芯片封装（mcp）中实现的存储设备的测试方法和包括测试方法的制造mcp的方法 |
| CN114446373A (zh) * | 2020-11-02 | 2022-05-06 | 浙江杭可仪器有限公司 | 一种测试ddr器件的方法及计算机存储介质 |
| CN113035260A (zh) * | 2021-03-26 | 2021-06-25 | 深圳市晶存科技有限公司 | 一种动态随机存储器的测试方法及*** |
| CN114490216A (zh) * | 2022-01-11 | 2022-05-13 | 苏州华兴源创科技股份有限公司 | 数据状态识别方法、装置、***及计算机设备、存储介质 |
| CN114721986A (zh) * | 2022-06-09 | 2022-07-08 | 井芯微电子技术(天津)有限公司 | 基于通用验证方法的异构直接存储器访问验证方法及*** |
| CN115756984A (zh) * | 2022-11-21 | 2023-03-07 | 亿咖通(湖北)技术有限公司 | 内存测试方法、装置、设备及存储介质 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN116564399A (zh) | 2023-08-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103365701A (zh) | 一种模拟读卡器的工作方法和模拟通信*** | |
| CN107861832B (zh) | 数据验证方法、装置及可读存储介质 | |
| CN102375103B (zh) | 电子产品测试装置及方法 | |
| CN110543281A (zh) | 一种存储压缩实现方法、装置、设备及存储介质 | |
| CN100517254C (zh) | 数据线测试方法 | |
| CN114327258B (zh) | 一种固态硬盘处理方法、***、设备及计算机存储介质 | |
| CN116564399B (zh) | 芯片测试方法、装置、电子设备及计算机可读存储介质 | |
| CN111930581A (zh) | 一种内存接口测试方法、装置、设备及可读存储介质 | |
| US20170103797A1 (en) | Calibration method and device for dynamic random access memory | |
| CN103257905A (zh) | 一种嵌入式计算机***内存数据校验电路及方法 | |
| EP3125251A1 (en) | Hamming code-based data access method and integrated random access memory | |
| CN117130841A (zh) | 调试信息的输出方法、装置、设备及介质 | |
| CN116880746A (zh) | 数据处理方法、装置、电子设备及计算机可读存储介质 | |
| CN107656188B (zh) | 一种芯片的测试***及其方法 | |
| CN114639437B (zh) | 存储器的测试方法、装置、设备及存储介质 | |
| CN105354107A (zh) | NOR Flash的数据传输方法及*** | |
| CN114446373A (zh) | 一种测试ddr器件的方法及计算机存储介质 | |
| CN111143218B (zh) | 适用于5G嵌入式设备的log调试方法、装置和可读存储介质 | |
| CN104679625A (zh) | 电脑***及其测试方法 | |
| CN113778472A (zh) | Flash芯片烧写方法、装置及电子设备 | |
| CN107770101B (zh) | 一种fpga中通用成帧规程gfp帧的封装方法及装置 | |
| CN113160875A (zh) | 芯片测试***和测试方法 | |
| EP2704151A2 (en) | Semiconductor device and memory test method | |
| CN111078604A (zh) | 一种i2c总线设备读写的方法及装置 | |
| US7496792B2 (en) | Repeat digital message transmission between a microprocessor monitoring circuit and an analyzing tool |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |