CN116564380B - Dram中门控脉冲信号的校正方法和装置 - Google Patents

Dram中门控脉冲信号的校正方法和装置 Download PDF

Info

Publication number
CN116564380B
CN116564380B CN202310540538.0A CN202310540538A CN116564380B CN 116564380 B CN116564380 B CN 116564380B CN 202310540538 A CN202310540538 A CN 202310540538A CN 116564380 B CN116564380 B CN 116564380B
Authority
CN
China
Prior art keywords
pulse signal
gating pulse
sampling value
sampling
value sequence
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202310540538.0A
Other languages
English (en)
Other versions
CN116564380A (zh
Inventor
钱阔
王晓阳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Kuixin Integrated Circuit Design Co ltd
Original Assignee
Shanghai Kuixin Integrated Circuit Design Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Kuixin Integrated Circuit Design Co ltd filed Critical Shanghai Kuixin Integrated Circuit Design Co ltd
Priority to CN202310540538.0A priority Critical patent/CN116564380B/zh
Publication of CN116564380A publication Critical patent/CN116564380A/zh
Application granted granted Critical
Publication of CN116564380B publication Critical patent/CN116564380B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

本申请提供一种DRAM中门控脉冲信号的校正方法和装置，属于存储器技术领域，所述方法包括：基于DRAM的时钟周期确定最大相位偏移量，并基于最大相位偏移量确定相位调节步长；基于相位调节步长对初始门控脉冲信号进行相位调节以得到第一和第二门控脉冲信号集合；分别基于第一和第二门控脉冲信号集合中的门控脉冲信号对当前校正节点对应的数据选通信号进行采样以得到第一和第二采样值序列；基于第一和第二采样值序列确定门控脉冲信号的相位校正值，对初始门控脉冲信号进行校正以得到目标门控脉冲信号，并将目标门控脉冲信号作为当前校正节点对应的门控脉冲信号，能在不影响DRAM工作的情况下进行校正，提高DRAM的工作效率。

Description

DRAM中门控脉冲信号的校正方法和装置
技术领域
本申请涉及存储器技术领域，尤其涉及一种DRAM中门控脉冲信号的校正方法和装置。
背景技术
在对动态随机存取存储器(Dynamic Random Access Memory，DRAM)颗粒的内存进行读操作时，存储控制器需要基于存储单元生成的数据选通信号(Bidirectional datastrobe，DQS)对内存中的数据进行读取。为了确保读取数据的准确性，需获取准确的DQS有效信号。
针对该问题，现有技术会通过存储控制器输出一个和DQS有效信号等长的门控脉冲信号(即DQS gating信号)以对存储单元输出的DQS信号进行门控操作得到门控DQS信号(即gated DQS信号)，并基于gatedDQS信号进行数据读取。为了确保gatedDQS信号为准确的DQS有效信号，需要预先对DQSgating信号进行训练。DQSgating信号的训练过程为：对DRAM颗粒的内存进行多次读操作，每次读操作对应的DQS gating信号的相位不同，将最终读取的数据与预期数据进行比对以确定读操作是否正确，并将读操作正确时对应的DQSgating信号的相位作为后续读操作的门控脉冲信号相位。
采用上述方式能够最大限度保证对DRAM颗粒中的数据进行准确读取。然而DRAM在实际工作过程中，tdqsck参数会在设计规范规定的范围内随着温度电压的变化而动态变化，即DQS信号的相位会动态变化，因此DQS gating信号的相位需要重新训练以确保获取准确的DQS有效信号。然而由于DQS gating信号的训练过程耗时较长，且需要暂停对DRAM的正常访问，因此，频繁的DQS gating信号训练将导致DRAM的工作效率严重降低。
发明内容
本申请提供一种DRAM中门控脉冲信号的校正方法和装置，以用于解决现有门控脉冲信号的校正方式降低DRAM的工作效率的问题。
本申请提供一种DRAM中门控脉冲信号的校正方法，所述方法包括：
基于DRAM的时钟周期确定最大相位偏移量，并基于所述最大相位偏移量确定相位调节步长；
基于所述相位调节步长对初始门控脉冲信号进行相位调节以得到第一门控脉冲信号集合和第二门控脉冲信号集合；所述初始门控脉冲信号为上一校正节点对应的门控脉冲信号；
分别基于所述第一门控脉冲信号集合和所述第二门控脉冲信号集合中的门控脉冲信号对当前校正节点对应的数据选通信号进行采样以得到第一采样值序列和第二采样值序列；
基于所述第一采样值序列和第二采样值序列确定门控脉冲信号的相位校正值，基于所述相位校正值对所述初始门控脉冲信号进行校正以得到目标门控脉冲信号，并将所述目标门控脉冲信号作为当前校正节点对应的门控脉冲信号。
根据本申请提供的一种DRAM中门控脉冲信号的校正方法，所述最大相位偏移量为DRAM的时钟周期的一半对应的相位偏移量，相应的，所述相位调节步长为所述最大相位偏移量与预设的相位调节档位数的商。
根据本申请提供的一种DRAM中门控脉冲信号的校正方法，所述基于所述相位调节步长对初始门控脉冲信号进行相位调节以得到第一门控脉冲信号集合和第二门控脉冲信号集合，具体包括：
基于所述相位调节步长将初始门控脉冲信号向左偏移N次以得到第一门控脉冲信号集合，并基于所述相位调节步长将初始门控脉冲信号向右偏移N次以得到第二门控脉冲信号集合；其中，N为所述预设的相位调节档位数。
根据本申请提供的一种DRAM中门控脉冲信号的校正方法，所述第一门控脉冲信号集合中包括N次向左偏移对应的N个门控脉冲信号，所述第二门控脉冲信号集合中包括N次向右偏移对应的N个门控脉冲信号。
根据本申请提供的一种DRAM中门控脉冲信号的校正方法，所述分别基于所述第一门控脉冲信号集合和所述第二门控脉冲信号集合中的门控脉冲信号对当前校正节点对应的数据选通信号进行采样以得到第一采样值序列和第二采样值序列，具体包括：
基于所述第一门控脉冲信号集合中的N个门控脉冲信号的上升沿分别对当前校正节点对应的数据选通信号进行采样以得到对应的第一采样值集合，并基于所述第一采样值集合中各采样值对应的门控脉冲信号相对于初始门控脉冲信号的相位偏移量，对所述第一采样值集合中的各采样值进行排序以得到第一采样值序列；
基于所述第二门控脉冲信号集合中的N个门控脉冲信号的上升沿分别对当前校正节点对应的数据选通信号进行采样以得到对应的第二采样值集合，并基于所述第二采样值集合中各采样值对应的门控脉冲信号相对于初始门控脉冲信号的相位偏移量，对所述第二采样值集合中的各采样值进行排序以得到第二采样值序列。
根据本申请提供的一种DRAM中门控脉冲信号的校正方法，所述基于所述第一采样值序列和第二采样值序列确定门控脉冲信号的相位校正值，具体包括：
基于所述第一采样值序列和第二采样值序列确定所述初始门控脉冲信号的当前相位偏移方向和相位偏移量；
基于所述初始门控脉冲信号的当前相位偏移方向和相位偏移量确定门控脉冲信号的相位校正值。
根据本申请提供的一种DRAM中门控脉冲信号的校正方法，所述基于所述第一采样值序列和第二采样值序列确定所述初始门控脉冲信号的当前相位偏移方向和相位偏移量，具体包括：
在所述第一采样值序列中的采样值均为0，第二采样值序列中的采样值均为1的情况下，判断所述初始门控脉冲信号无偏移；
在所述第一采样值序列和第二采样值序列中的采样值均包括0和1的情况下，基于所述第一采样值序列和第二采样值序列中0和1的位置及数量确定所述初始门控脉冲信号的当前相位偏移方向和相位偏移量。
本申请还提供一种DRAM中门控脉冲信号的校正装置，所述装置包括：
第一确定模块，用于基于DRAM的时钟周期确定最大相位偏移量，并基于所述最大相位偏移量确定相位调节步长；
门控脉冲信号集合生成模块，用于基于所述相位调节步长对初始门控脉冲信号进行相位调节以得到第一门控脉冲信号集合和第二门控脉冲信号集合；所述初始门控脉冲信号为上一校正节点对应的门控脉冲信号；
采样值序列生成模块，用于分别基于所述第一门控脉冲信号集合和所述第二门控脉冲信号集合中的门控脉冲信号对当前校正节点对应的数据选通信号进行采样以得到第一采样值序列和第二采样值序列；
信号校正模块，用于基于所述第一采样值序列和第二采样值序列确定门控脉冲信号的相位校正值，基于所述相位校正值对所述初始门控脉冲信号进行校正以得到目标门控脉冲信号，并将所述目标门控脉冲信号作为当前校正节点对应的门控脉冲信号。
本申请还提供一种非暂态计算机可读存储介质，其上存储有计算机程序，该计算机程序被处理器执行时实现如上述任一种所述DRAM中门控脉冲信号的校正方法的步骤。
本申请还提供一种计算机程序产品，包括计算机程序，所述计算机程序被处理器执行时实现如上述任一种所述DRAM中门控脉冲信号的校正方法的步骤。
本申请提供的DRAM中门控脉冲信号的校正方法和装置，通过基于DRAM的时钟周期确定最大相位偏移量，并基于所述最大相位偏移量确定相位调节步长；基于所述相位调节步长对初始门控脉冲信号进行相位调节以得到第一门控脉冲信号集合和第二门控脉冲信号集合；所述初始门控脉冲信号为上一校正节点对应的门控脉冲信号；分别基于所述第一门控脉冲信号集合和所述第二门控脉冲信号集合中的门控脉冲信号对当前校正节点对应的数据选通信号进行采样以得到第一采样值序列和第二采样值序列；基于所述第一采样值序列和第二采样值序列确定门控脉冲信号的相位校正值，基于所述相位校正值对所述初始门控脉冲信号进行校正以得到目标门控脉冲信号，并将所述目标门控脉冲信号作为当前校正节点对应的门控脉冲信号，相对于现有的通过训练进行门控脉冲信号校正的方式，能够在不影响DRAM正常访问的情况下进行门控脉冲信号的快速精准校正，大大提高了DRAM的工作效率。
附图说明
为了更清楚地说明本申请或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本申请提供的DRAM中门控脉冲信号的校正方法的流程示意图；
图2是本申请提供的DRAM中门控脉冲信号的校正方法对应的波形示意图；
图3是本申请提供的相位校正值的确定流程示意图；
图4是本申请提供的DRAM中门控脉冲信号的校正装置的结构示意图；
图5是本申请提供的电子设备的结构示意图。
具体实施方式
为使本申请的目的、技术方案和优点更加清楚，下面将结合本申请中的附图，对本申请中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
图1为本申请提供的DRAM中门控脉冲信号的校正方法的流程示意图，如图1所示，该方法包括：
步骤101，基于DRAM的时钟周期确定最大相位偏移量，并基于所述最大相位偏移量确定相位调节步长。
具体的，所述最大相位偏移量为DRAM的时钟周期的一半对应的相位偏移量，相应的，所述相位调节步长为所述最大相位偏移量与预设的相位调节档位数的商。基于前述内容可知，DRAM在实际工作过程中，tdqsck参数会在设计规范规定的范围内随着温度电压的变化而动态变化，即DQS信号的相位会动态变化，图2是本申请提供的DRAM中门控脉冲信号的校正方法对应的波形示意图，如图2所示，为了保证读操作的准确性，需保证门控脉冲信号(即DQS gating信号)与DQS有效信号的上升沿对齐，因此，当DQS 信号的相位动态变化时，DQS gating信号的相位也必须跟随变化。基于此，本申请实施例首先基于tdqsck参数的波动范围确定DQS信号的相位波动范围，优选的，本申请实施例将DQS信号的相位波动范围设为DRAM的时钟周期的一半，基于此，要保证读操作的准确性，需保证DQS gating信号的相位调节范围与DQS信号的相位波动范围匹配，因此，本申请实施例将DRAM的时钟周期的一半对应的相位偏移量作为门控脉冲信号的最大相位偏移量(对应于最大相位调节范围)。在此基础上，出于保证实际应用过程中门控脉冲信号的调节精度，本申请实施例可以预先设置相位调节档位数(即门控脉冲信号的相位偏移量由0到最大相位偏移量对应的调节次数)，基于所述最大相位偏移量和预设的相位调节档位数即可确定相位调节步长。可以理解的是，DQS信号的相位波动范围并不局限于DRAM的时钟周期的一半，在实际应用过程中，其可以基于tdqsck参数的波动范围进行灵活调整。还可以理解的是，在实际应用过程中，DQS信号的相位可能向左偏移也可能向右偏移，因此，前述最大相位偏移量实际指代单方向(即向左或向右)的最大相位偏移量。
步骤102，基于所述相位调节步长对初始门控脉冲信号进行相位调节以得到第一门控脉冲信号集合和第二门控脉冲信号集合；所述初始门控脉冲信号为上一校正节点对应的门控脉冲信号。
具体的，所述基于所述相位调节步长对初始门控脉冲信号进行相位调节以得到第一门控脉冲信号集合和第二门控脉冲信号集合，具体包括：
基于所述相位调节步长将初始门控脉冲信号向左偏移N次以得到第一门控脉冲信号集合，并基于所述相位调节步长将初始门控脉冲信号向右偏移N次以得到第二门控脉冲信号集合；其中，N为所述预设的相位调节档位数。
可以理解的是，本申请实施例的校正节点可以根据实际需要进行设定，例如基于预设时间间隔进行校正，也可以一次读操作为单位进行校正，本申请实施例对此不作具体限定。但值得注意的是，在DRAM正式投入使用之前，仍是采用预先对DQSgating信号进行训练的方式获取第一个准确的门控脉冲信号，基于此，在DRAM正式投入使用之后，即可采用本申请实施例的门控脉冲信号的校正方法对训练得到的门控脉冲信号进行校正，而无需进行再训练，进而在不影响DRAM正常访问的情况下进行门控脉冲信号的快速精准校正。
结合图2还可以理解的是，上一校正节点对应的门控脉冲信号的上升沿与上一校正节点对应的DQS有效信号的上升沿是对齐的，因此，上一校正节点能够进行准确的数据读取。但由于tdqsck参数的变化，DQS信号的相位也会变化，因此当前校正节点对应的DQS有效信号的上升沿会发生偏移，若仍采用上一校正节点对应的门控脉冲信号将导致数据读取错误。基于此，本申请实施例基于所述相位调节步长将初始门控脉冲信号向左偏移N次以得到第一门控脉冲信号集合，基于所述相位调节步长将初始门控脉冲信号向右偏移N次以得到第二门控脉冲信号集合，并通过第一和第二门控脉冲信号集合中的门控脉冲信号对当前校正节点对应的DQS信号进行采样，即可判断当前校正节点对应的DQS信号的偏移情况，进而对门控脉冲信号进行校正。可以理解的是，N为所述预设的相位调节档位数，所述第一门控脉冲信号集合中包括N次向左偏移对应的N个门控脉冲信号，所述第二门控脉冲信号集合中包括N次向右偏移对应的N个门控脉冲信号。基于此，所述第一门控脉冲信号集合中即涵盖了相对于初始门控脉冲信号的向左相位偏移量由1个相位调节步长到N个相位调节步长(对应于最大相位偏移量)的N个门控脉冲信号，所述第二门控脉冲信号集合中即涵盖了相对于初始门控脉冲信号的向右相位偏移量由1个相位调节步长到N个相位调节步长(对应于最大相位偏移量)的N个门控脉冲信号，在此基础上，通过所述第一门控脉冲信号集合和所述第二门控脉冲信号集合中的门控脉冲信号对当前校正节点对应的数据选通信号进行采样，必定能够确定当前校正节点对应的DQS信号的偏移情况。
步骤103，分别基于所述第一门控脉冲信号集合和所述第二门控脉冲信号集合中的门控脉冲信号对当前校正节点对应的数据选通信号进行采样以得到第一采样值序列和第二采样值序列。
具体的，所述分别基于所述第一门控脉冲信号集合和所述第二门控脉冲信号集合中的门控脉冲信号对当前校正节点对应的数据选通信号进行采样以得到第一采样值序列和第二采样值序列，具体包括：
基于所述第一门控脉冲信号集合中的N个门控脉冲信号的上升沿分别对当前校正节点对应的数据选通信号进行采样以得到对应的第一采样值集合，并基于所述第一采样值集合中各采样值对应的门控脉冲信号相对于初始门控脉冲信号的相位偏移量，对所述第一采样值集合中的各采样值进行排序以得到第一采样值序列；
基于所述第二门控脉冲信号集合中的N个门控脉冲信号的上升沿分别对当前校正节点对应的数据选通信号进行采样以得到对应的第二采样值集合，并基于所述第二采样值集合中各采样值对应的门控脉冲信号相对于初始门控脉冲信号的相位偏移量，对所述第二采样值集合中的各采样值进行排序以得到第二采样值序列。
可以理解的是，基于上述方式即可获得当前校正节点对应的数据选通信号不同位置的采样值。对于所述第一采样值集合，本申请实施例优选按照对应的门控脉冲信号相对于初始门控脉冲信号的相位偏移量由大到小的顺序对各采样值进行排序，对于所述第二采样值集合，本申请实施例优选按照对应的门控脉冲信号相对于初始门控脉冲信号的相位偏移量由小到大的顺序对各采样值进行排序，结合图2可知，基于此，能够保证第一采样值序列和第二采样值序列能够直观反馈当前校正节点对应的数据选通信号从左至右的采样值，基于此，能够基于所述第一采样值序列和第二采样值序列快速确定门控脉冲信号的相位校正值。
步骤104，基于所述第一采样值序列和第二采样值序列确定门控脉冲信号的相位校正值，基于所述相位校正值对所述初始门控脉冲信号进行校正以得到目标门控脉冲信号，并将所述目标门控脉冲信号作为当前校正节点对应的门控脉冲信号。
具体的，图3是本申请提供的相位校正值的确定流程示意图，如图3所示，所述基于所述第一采样值序列和第二采样值序列确定门控脉冲信号的相位校正值，具体包括：
步骤201，基于所述第一采样值序列和第二采样值序列确定所述初始门控脉冲信号的当前相位偏移方向和相位偏移量；
步骤202，基于所述初始门控脉冲信号的当前相位偏移方向和相位偏移量确定门控脉冲信号的相位校正值。
所述基于所述第一采样值序列和第二采样值序列确定所述初始门控脉冲信号的当前相位偏移方向和相位偏移量，具体包括：
在所述第一采样值序列中的采样值均为0，第二采样值序列中的采样值均为1的情况下，判断所述初始门控脉冲信号无偏移；
在所述第一采样值序列和第二采样值序列中的采样值均包括0和1的情况下，基于所述第一采样值序列和第二采样值序列中0和1的位置及数量确定所述初始门控脉冲信号的当前相位偏移方向和相位偏移量。
结合图2可以理解的是，在所述第一采样值序列中的采样值均为0，第二采样值序列中的采样值均为1的情况下，说明DQS信号无偏移，因此判断所述初始门控脉冲信号无偏移；
在所述第一采样值序列和第二采样值序列中的采样值均包括0和1的情况下，会存在两种情形，第一种情形：第一采样值序列中的采样值依次为N-M个0，M个1，第二采样值序列中的采样值依次为N-M个1，M个0，说明DQS信号相对于上一校正节点向左偏移了M个相位调节步长，即初始门控脉冲信号相对于DQS信号向右偏移了M个相位调节步长(即初始门控脉冲信号的当前相位偏移方向为向右，相位偏移量为M个相位调节步长)，基于此即可确定门控脉冲信号的相位校正值并基于所述相位校正值对所述初始门控脉冲信号进行校正以得到目标门控脉冲信号。可以理解的是，本申请实施例的相位校正值可以为正值也可以为负值，正值代表向右偏移，负值代表向左偏移。
第二种情形：第一采样值序列中的采样值依次为M个1，N-M个0，第二采样值序列中的采样值依次为M个0，N-M个1，说明DQS信号相对于上一校正节点向右偏移了M个相位调节步长，即初始门控脉冲信号相对于DQS信号向左偏移了M个相位调节步长(即初始门控脉冲信号的当前相位偏移方向为向左，相位偏移量为M个相位调节步长)，基于此即可确定门控脉冲信号的相位校正值并基于所述相位校正值对所述初始门控脉冲信号进行校正。可以理解的是，M为小于N的正整数。还可以理解的是，本申请实施例可以通过现有的任意相位调节电路和采样电路分别实现初始门控脉冲信号的相位调节及当前校正节点对应的数据选通信号的采样，对于具体采用哪一类电路，本申请实施例在此不作具体限定。
本申请实施例提供的方法，通过基于DRAM的时钟周期确定最大相位偏移量，并基于所述最大相位偏移量确定相位调节步长；基于所述相位调节步长对初始门控脉冲信号进行相位调节以得到第一门控脉冲信号集合和第二门控脉冲信号集合；所述初始门控脉冲信号为上一校正节点对应的门控脉冲信号；分别基于所述第一门控脉冲信号集合和所述第二门控脉冲信号集合中的门控脉冲信号对当前校正节点对应的数据选通信号进行采样以得到第一采样值序列和第二采样值序列；基于所述第一采样值序列和第二采样值序列确定门控脉冲信号的相位校正值，基于所述相位校正值对所述初始门控脉冲信号进行校正以得到目标门控脉冲信号，并将所述目标门控脉冲信号作为当前校正节点对应的门控脉冲信号，相对于现有的通过训练进行门控脉冲信号校正的方式，能够在不影响DRAM正常访问的情况下进行门控脉冲信号的快速精准校正，大大提高了DRAM的工作效率。
基于上述任一实施例，图4是本申请提供的DRAM中门控脉冲信号的校正装置的结构示意图，如图4所示，该装置包括：
第一确定模块301，用于基于DRAM的时钟周期确定最大相位偏移量，并基于所述最大相位偏移量确定相位调节步长；
门控脉冲信号集合生成模块302，用于基于所述相位调节步长对初始门控脉冲信号进行相位调节以得到第一门控脉冲信号集合和第二门控脉冲信号集合；所述初始门控脉冲信号为上一校正节点对应的门控脉冲信号；
采样值序列生成模块303，用于分别基于所述第一门控脉冲信号集合和所述第二门控脉冲信号集合中的门控脉冲信号对当前校正节点对应的数据选通信号进行采样以得到第一采样值序列和第二采样值序列；
信号校正模块304，用于基于所述第一采样值序列和第二采样值序列确定门控脉冲信号的相位校正值，基于所述相位校正值对所述初始门控脉冲信号进行校正以得到目标门控脉冲信号，并将所述目标门控脉冲信号作为当前校正节点对应的门控脉冲信号。
本申请实施例提供的装置，通过第一确定模块301基于DRAM的时钟周期确定最大相位偏移量，并基于所述最大相位偏移量确定相位调节步长；门控脉冲信号集合生成模块302基于所述相位调节步长对初始门控脉冲信号进行相位调节以得到第一门控脉冲信号集合和第二门控脉冲信号集合；所述初始门控脉冲信号为上一校正节点对应的门控脉冲信号；采样值序列生成模块303分别基于所述第一门控脉冲信号集合和所述第二门控脉冲信号集合中的门控脉冲信号对当前校正节点对应的数据选通信号进行采样以得到第一采样值序列和第二采样值序列；信号校正模块304基于所述第一采样值序列和第二采样值序列确定门控脉冲信号的相位校正值，基于所述相位校正值对所述初始门控脉冲信号进行校正以得到目标门控脉冲信号，并将所述目标门控脉冲信号作为当前校正节点对应的门控脉冲信号，相对于现有的通过训练进行门控脉冲信号校正的方式，能够在不影响DRAM正常访问的情况下进行门控脉冲信号的快速精准校正，大大提高了DRAM的工作效率。
基于上述实施例，所述最大相位偏移量为DRAM的时钟周期的一半对应的相位偏移量，相应的，所述相位调节步长为所述最大相位偏移量与预设的相位调节档位数的商。
基于上述任一实施例，所述基于所述相位调节步长对初始门控脉冲信号进行相位调节以得到第一门控脉冲信号集合和第二门控脉冲信号集合，具体包括：
基于所述相位调节步长将初始门控脉冲信号向左偏移N次以得到第一门控脉冲信号集合，并基于所述相位调节步长将初始门控脉冲信号向右偏移N次以得到第二门控脉冲信号集合；其中，N为所述预设的相位调节档位数。
基于上述任一实施例，所述第一门控脉冲信号集合中包括N次向左偏移对应的N个门控脉冲信号，所述第二门控脉冲信号集合中包括N次向右偏移对应的N个门控脉冲信号。
基于上述任一实施例，所述分别基于所述第一门控脉冲信号集合和所述第二门控脉冲信号集合中的门控脉冲信号对当前校正节点对应的数据选通信号进行采样以得到第一采样值序列和第二采样值序列，具体包括：
基于所述第一门控脉冲信号集合中的N个门控脉冲信号的上升沿分别对当前校正节点对应的数据选通信号进行采样以得到对应的第一采样值集合，并基于所述第一采样值集合中各采样值对应的门控脉冲信号相对于初始门控脉冲信号的相位偏移量，对所述第一采样值集合中的各采样值进行排序以得到第一采样值序列；
基于所述第二门控脉冲信号集合中的N个门控脉冲信号的上升沿分别对当前校正节点对应的数据选通信号进行采样以得到对应的第二采样值集合，并基于所述第二采样值集合中各采样值对应的门控脉冲信号相对于初始门控脉冲信号的相位偏移量，对所述第二采样值集合中的各采样值进行排序以得到第二采样值序列。
基于上述任一实施例，所述基于所述第一采样值序列和第二采样值序列确定门控脉冲信号的相位校正值，具体包括：
基于所述第一采样值序列和第二采样值序列确定所述初始门控脉冲信号的当前相位偏移方向和相位偏移量；
基于所述初始门控脉冲信号的当前相位偏移方向和相位偏移量确定门控脉冲信号的相位校正值。
基于上述任一实施例，所述基于所述第一采样值序列和第二采样值序列确定所述初始门控脉冲信号的当前相位偏移方向和相位偏移量，具体包括：
在所述第一采样值序列中的采样值均为0，第二采样值序列中的采样值均为1的情况下，判断所述初始门控脉冲信号无偏移；
在所述第一采样值序列和第二采样值序列中的采样值均包括0和1的情况下，基于所述第一采样值序列和第二采样值序列中0和1的位置及数量确定所述初始门控脉冲信号的当前相位偏移方向和相位偏移量。
图5示例了一种电子设备的实体结构示意图，如图5所示，该电子设备可以包括：处理器401、通信接口402、存储器403和通信总线404，其中，处理器401，通信接口402，存储器403通过通信总线404完成相互间的通信。处理器401可以调用存储器403中的逻辑指令，以执行上述各方法所提供的DRAM中门控脉冲信号的校正方法，所述方法包括：基于DRAM的时钟周期确定最大相位偏移量，并基于所述最大相位偏移量确定相位调节步长；基于所述相位调节步长对初始门控脉冲信号进行相位调节以得到第一门控脉冲信号集合和第二门控脉冲信号集合；所述初始门控脉冲信号为上一校正节点对应的门控脉冲信号；分别基于所述第一门控脉冲信号集合和所述第二门控脉冲信号集合中的门控脉冲信号对当前校正节点对应的数据选通信号进行采样以得到第一采样值序列和第二采样值序列；基于所述第一采样值序列和第二采样值序列确定门控脉冲信号的相位校正值，基于所述相位校正值对所述初始门控脉冲信号进行校正以得到目标门控脉冲信号，并将所述目标门控脉冲信号作为当前校正节点对应的门控脉冲信号。
此外，上述的存储器403中的逻辑指令可以通过软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本申请的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本申请各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(ROM，Read-Only Memory)、磁碟或者光盘等各种可以存储程序代码的介质。
另一方面，本申请还提供一种计算机程序产品，所述计算机程序产品包括计算机程序，计算机程序可存储在非暂态计算机可读存储介质上，所述计算机程序被处理器执行时，计算机能够执行上述各方法所提供的DRAM中门控脉冲信号的校正方法，所述方法包括：基于DRAM的时钟周期确定最大相位偏移量，并基于所述最大相位偏移量确定相位调节步长；基于所述相位调节步长对初始门控脉冲信号进行相位调节以得到第一门控脉冲信号集合和第二门控脉冲信号集合；所述初始门控脉冲信号为上一校正节点对应的门控脉冲信号；分别基于所述第一门控脉冲信号集合和所述第二门控脉冲信号集合中的门控脉冲信号对当前校正节点对应的数据选通信号进行采样以得到第一采样值序列和第二采样值序列；基于所述第一采样值序列和第二采样值序列确定门控脉冲信号的相位校正值，基于所述相位校正值对所述初始门控脉冲信号进行校正以得到目标门控脉冲信号，并将所述目标门控脉冲信号作为当前校正节点对应的门控脉冲信号。
又一方面，本申请还提供一种非暂态计算机可读存储介质，其上存储有计算机程序，该计算机程序被处理器执行时实现以执行上述各方法提供的DRAM中门控脉冲信号的校正方法，所述方法包括：基于DRAM的时钟周期确定最大相位偏移量，并基于所述最大相位偏移量确定相位调节步长；基于所述相位调节步长对初始门控脉冲信号进行相位调节以得到第一门控脉冲信号集合和第二门控脉冲信号集合；所述初始门控脉冲信号为上一校正节点对应的门控脉冲信号；分别基于所述第一门控脉冲信号集合和所述第二门控脉冲信号集合中的门控脉冲信号对当前校正节点对应的数据选通信号进行采样以得到第一采样值序列和第二采样值序列；基于所述第一采样值序列和第二采样值序列确定门控脉冲信号的相位校正值，基于所述相位校正值对所述初始门控脉冲信号进行校正以得到目标门控脉冲信号，并将所述目标门控脉冲信号作为当前校正节点对应的门控脉冲信号。
以上所描述的装置实施例仅仅是示意性的，其中所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。本领域普通技术人员在不付出创造性的劳动的情况下，即可以理解并实施。
通过以上的实施方式的描述，本领域的技术人员可以清楚地了解到各实施方式可借助软件加必需的通用硬件平台的方式来实现，当然也可以通过硬件。基于这样的理解，上述技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品可以存储在计算机可读存储介质中，如ROM、磁碟、光盘等，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行各个实施例或者实施例的某些部分所述的方法。
最后应说明的是：以上实施例仅用以说明本申请的技术方案，而非对其限制；尽管参照前述实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的精神和范围。

Claims (6)

1.一种DRAM中门控脉冲信号的校正方法，其特征在于，所述方法包括：
基于DRAM的时钟周期确定最大相位偏移量，并基于所述最大相位偏移量确定相位调节步长；
基于所述相位调节步长对初始门控脉冲信号进行相位调节以得到第一门控脉冲信号集合和第二门控脉冲信号集合；所述初始门控脉冲信号为上一校正节点对应的门控脉冲信号；
分别基于所述第一门控脉冲信号集合和所述第二门控脉冲信号集合中的门控脉冲信号对当前校正节点对应的数据选通信号进行采样以得到第一采样值序列和第二采样值序列；
基于所述第一采样值序列和第二采样值序列确定门控脉冲信号的相位校正值，基于所述相位校正值对所述初始门控脉冲信号进行校正以得到目标门控脉冲信号，并将所述目标门控脉冲信号作为当前校正节点对应的门控脉冲信号；
所述最大相位偏移量为DRAM的时钟周期的一半对应的相位偏移量，相应的，所述相位调节步长为所述最大相位偏移量与预设的相位调节档位数的商；
所述基于所述相位调节步长对初始门控脉冲信号进行相位调节以得到第一门控脉冲信号集合和第二门控脉冲信号集合，具体包括：
基于所述相位调节步长将初始门控脉冲信号向左偏移N次以得到第一门控脉冲信号集合，并基于所述相位调节步长将初始门控脉冲信号向右偏移N次以得到第二门控脉冲信号集合；其中，N为所述预设的相位调节档位数；
所述分别基于所述第一门控脉冲信号集合和所述第二门控脉冲信号集合中的门控脉冲信号对当前校正节点对应的数据选通信号进行采样以得到第一采样值序列和第二采样值序列，具体包括：
基于所述第一门控脉冲信号集合中的N个门控脉冲信号的上升沿分别对当前校正节点对应的数据选通信号进行采样以得到对应的第一采样值集合，并基于所述第一采样值集合中各采样值对应的门控脉冲信号相对于初始门控脉冲信号的相位偏移量，对所述第一采样值集合中的各采样值进行排序以得到第一采样值序列；
基于所述第二门控脉冲信号集合中的N个门控脉冲信号的上升沿分别对当前校正节点对应的数据选通信号进行采样以得到对应的第二采样值集合，并基于所述第二采样值集合中各采样值对应的门控脉冲信号相对于初始门控脉冲信号的相位偏移量，对所述第二采样值集合中的各采样值进行排序以得到第二采样值序列；
所述基于所述第一采样值序列和第二采样值序列确定门控脉冲信号的相位校正值，具体包括：
基于所述第一采样值序列和第二采样值序列确定所述初始门控脉冲信号的当前相位偏移方向和相位偏移量；
基于所述初始门控脉冲信号的当前相位偏移方向和相位偏移量确定门控脉冲信号的相位校正值。
2.根据权利要求1所述的DRAM中门控脉冲信号的校正方法，其特征在于，所述第一门控脉冲信号集合中包括N次向左偏移对应的N个门控脉冲信号，所述第二门控脉冲信号集合中包括N次向右偏移对应的N个门控脉冲信号。
3.根据权利要求1所述的DRAM中门控脉冲信号的校正方法，其特征在于，所述基于所述第一采样值序列和第二采样值序列确定所述初始门控脉冲信号的当前相位偏移方向和相位偏移量，具体包括：
在所述第一采样值序列中的采样值均为0，第二采样值序列中的采样值均为1的情况下，判断所述初始门控脉冲信号无偏移；
在所述第一采样值序列和第二采样值序列中的采样值均包括0和1的情况下，基于所述第一采样值序列和第二采样值序列中0和1的位置及数量确定所述初始门控脉冲信号的当前相位偏移方向和相位偏移量。
4.一种DRAM中门控脉冲信号的校正装置，其特征在于，所述装置包括：
第一确定模块，用于基于DRAM的时钟周期确定最大相位偏移量，并基于所述最大相位偏移量确定相位调节步长；
门控脉冲信号集合生成模块，用于基于所述相位调节步长对初始门控脉冲信号进行相位调节以得到第一门控脉冲信号集合和第二门控脉冲信号集合；所述初始门控脉冲信号为上一校正节点对应的门控脉冲信号；
采样值序列生成模块，用于分别基于所述第一门控脉冲信号集合和所述第二门控脉冲信号集合中的门控脉冲信号对当前校正节点对应的数据选通信号进行采样以得到第一采样值序列和第二采样值序列；
信号校正模块，用于基于所述第一采样值序列和第二采样值序列确定门控脉冲信号的相位校正值，基于所述相位校正值对所述初始门控脉冲信号进行校正以得到目标门控脉冲信号，并将所述目标门控脉冲信号作为当前校正节点对应的门控脉冲信号；
所述最大相位偏移量为DRAM的时钟周期的一半对应的相位偏移量，相应的，所述相位调节步长为所述最大相位偏移量与预设的相位调节档位数的商；
所述基于所述相位调节步长对初始门控脉冲信号进行相位调节以得到第一门控脉冲信号集合和第二门控脉冲信号集合，具体包括：
基于所述相位调节步长将初始门控脉冲信号向左偏移N次以得到第一门控脉冲信号集合，并基于所述相位调节步长将初始门控脉冲信号向右偏移N次以得到第二门控脉冲信号集合；其中，N为所述预设的相位调节档位数；
所述分别基于所述第一门控脉冲信号集合和所述第二门控脉冲信号集合中的门控脉冲信号对当前校正节点对应的数据选通信号进行采样以得到第一采样值序列和第二采样值序列，具体包括：
基于所述第一门控脉冲信号集合中的N个门控脉冲信号的上升沿分别对当前校正节点对应的数据选通信号进行采样以得到对应的第一采样值集合，并基于所述第一采样值集合中各采样值对应的门控脉冲信号相对于初始门控脉冲信号的相位偏移量，对所述第一采样值集合中的各采样值进行排序以得到第一采样值序列；
基于所述第二门控脉冲信号集合中的N个门控脉冲信号的上升沿分别对当前校正节点对应的数据选通信号进行采样以得到对应的第二采样值集合，并基于所述第二采样值集合中各采样值对应的门控脉冲信号相对于初始门控脉冲信号的相位偏移量，对所述第二采样值集合中的各采样值进行排序以得到第二采样值序列；
所述基于所述第一采样值序列和第二采样值序列确定门控脉冲信号的相位校正值，具体包括：
基于所述第一采样值序列和第二采样值序列确定所述初始门控脉冲信号的当前相位偏移方向和相位偏移量；
基于所述初始门控脉冲信号的当前相位偏移方向和相位偏移量确定门控脉冲信号的相位校正值。
5.一种电子设备，包括存储器、处理器及存储在所述存储器上并可在所述处理器上运行的计算机程序，其特征在于，所述处理器执行所述程序时实现如权利要求1至3任一项所述DRAM中门控脉冲信号的校正方法的步骤。
6.一种非暂态计算机可读存储介质，其上存储有计算机程序，其特征在于，所述计算机程序被处理器执行时实现如权利要求1至3任一项所述DRAM中门控脉冲信号的校正方法的步骤。
CN202310540538.0A 2023-05-12 2023-05-12 Dram中门控脉冲信号的校正方法和装置 Active CN116564380B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310540538.0A CN116564380B (zh) 2023-05-12 2023-05-12 Dram中门控脉冲信号的校正方法和装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310540538.0A CN116564380B (zh) 2023-05-12 2023-05-12 Dram中门控脉冲信号的校正方法和装置

Publications (2)

Publication Number Publication Date
CN116564380A CN116564380A (zh) 2023-08-08
CN116564380B true CN116564380B (zh) 2023-11-24

Family

ID=87485742

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310540538.0A Active CN116564380B (zh) 2023-05-12 2023-05-12 Dram中门控脉冲信号的校正方法和装置

Country Status (1)

Country Link
CN (1) CN116564380B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115312092A (zh) * 2022-10-09 2022-11-08 合肥奎芯集成电路设计有限公司 门控数据选通信号生成电路及其信号生成方法和装置
CN115547381A (zh) * 2022-11-30 2022-12-30 合肥奎芯集成电路设计有限公司 数据选通信号的门控信号生成电路及其信号生成方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI404339B (zh) * 2009-11-25 2013-08-01 Mstar Semiconductor Inc 記憶體信號相位調整方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115312092A (zh) * 2022-10-09 2022-11-08 合肥奎芯集成电路设计有限公司 门控数据选通信号生成电路及其信号生成方法和装置
CN115547381A (zh) * 2022-11-30 2022-12-30 合肥奎芯集成电路设计有限公司 数据选通信号的门控信号生成电路及其信号生成方法

Also Published As

Publication number Publication date
CN116564380A (zh) 2023-08-08

Similar Documents

Publication Publication Date Title
US8432754B2 (en) Memory control apparatus and mask timing adjusting method
CN106981308B (zh) 一种精准获取llr信息的应用方法
CN115312092B (zh) 门控数据选通信号生成电路及其信号生成方法和装置
JP2002366421A (ja) メモリ制御回路とメモリ制御方法
US10297311B1 (en) Systems and methods for memory protocol training
CN111383684A (zh) 一种参考电压确定方法、装置及存储介质
CN116863980B (zh) 一种门控信号的动态调节电路和方法
CN116564380B (zh) Dram中门控脉冲信号的校正方法和装置
US10573360B1 (en) Method and apparatus for adaptable phase training of high frequency clock signaling for data capture
JP4425537B2 (ja) 試験装置、及び試験方法
CN111863048A (zh) 存储器参考电压的确定电路、方法、存储器和电子设备
CN109859788B (zh) 阻式存储器的误码率测试方法
RU2005129281A (ru) Система памяти, имеющая механизмы быстрого и медленного считывания данных
CN114155903B (zh) 测试***以及测试方法
CN114822634A (zh) 参考电压确定方法、装置、计算机设备和存储介质
KR20080046973A (ko) 메모리 세팅 조건을 결정하는 메모리 테스트 장치 및 그방법
CN109359067B (zh) 获取存储模块内部延时阶梯时间的方法及***
US10789116B2 (en) Method for determining location where memory error occurs
TWI285836B (en) Method and/or architecture implemented in hardware for the adjustment of messages with indeterministic length
US20230317137A1 (en) Method and apparatus for testing adjustment circuit
CN116564377B (zh) 内存设备命令总线训练中的延时确定方法和装置
US11289160B2 (en) Memory device and data writing method
JPWO2008142743A1 (ja) 試験装置
CN117251322A (zh) 一种用于定位数据眼图的训练装置及方法
CN115565587B (zh) 快速搜索阈值电压的方法、装置、存储介质及ssd设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant