CN116547738A - 像素电路、驱动方法和显示装置 - Google Patents

像素电路、驱动方法和显示装置 Download PDF

Info

Publication number
CN116547738A
CN116547738A CN202180002613.7A CN202180002613A CN116547738A CN 116547738 A CN116547738 A CN 116547738A CN 202180002613 A CN202180002613 A CN 202180002613A CN 116547738 A CN116547738 A CN 116547738A
Authority
CN
China
Prior art keywords
control
circuit
node
transistor
electrically connected
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180002613.7A
Other languages
English (en)
Inventor
王本莲
秦成杰
刘聪
黄耀
龙跃
黄炜赟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Chengdu BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Publication of CN116547738A publication Critical patent/CN116547738A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0257—Reduction of after-image effects
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/04—Display protection

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

一种像素电路、驱动方法和显示装置。像素电路包括发光元件(10)、驱动电路(11)、第一发光控制电路(12)、第一控制电路(13)、第一初始化电路(14)和第二发光控制电路(15)。第一控制电路(13)在第一扫描信号的控制下，控制第一节点(N1)与控制节点(N0)之间连通；第一初始化电路(14)在第二发光控制信号的控制下，控制将第一初始电压(Vi1)写入控制节点；所述第一发光控制电路(12)在第二发光控制信号的控制下，控制电源电压端(Vd)与第二节点(N2)之间连通。

Description

像素电路、驱动方法和显示装置 技术领域
本公开涉及显示技术领域，尤其涉及一种像素电路、驱动方法和显示装置。
背景技术
相关技术中，像素驱动电路中驱动晶体管的栅极和源极之间存在寄生电容，像素驱动电路在复位阶段，驱动晶体管的栅极电压被初始化到初始电压，在上述寄生电容耦合作用下，驱动晶体管的源极电压也相应发生变化。复位阶段对不同灰阶复位时，驱动晶体管的栅极电压的变化量不同，从而驱动晶体管的源极电压的变化量也不同，进而导致复位阶段完成后驱动晶体管的源极电压不同，驱动晶体管的栅源电压Vgs也不同。同时由于驱动晶体管的栅源电压Vgs会影响其阈值电压，从而显示面板会发生残像问题。
发明内容
在一个方面中，本公开实施例提供了一种像素电路，包括发光元件、驱动电路、第一发光控制电路、第一控制电路、第一初始化电路和第二发光控制电路，其中，
所述第一控制电路分别与第一扫描线、第一节点和控制节点电连接，用于在所述第一扫描线提供的第一扫描信号的控制下，控制所述第一节点与所述控制节点之间连通；
所述第一初始化电路分别与第二发光控制线、第一初始电压端和所述控制节点电连接，用于在所述第二发光控制线提供的第二发光控制信号的控制下，控制将第一初始电压端提供的第一初始电压写入所述控制节点；
所述第一发光控制电路分别与所述第二发光控制线、电源电压端和第二节点电连接，用于在所述第二发光控制信号的控制下，控制所述电源电压端与所述第二节点之间连通；
所述第二发光控制电路分别与第一发光控制线、第三节点和所述发光元 件的第一极电连接，用于在所述第一发光控制线提供的第一发光控制信号的控制下，控制所述第三节点与所述发光元件的第一极之间连通；
所述驱动电路的控制端与第一节点电连接，所述驱动电路的第一端与第二节点电连接，所述驱动电路的第二端与第三节点电连接，所述驱动电路用于在所述第一节点的电位的控制下，控制所述第二节点与所述第三节点之间连通；
所述发光元件的第二极与第一电压端电连接。
可选的，本公开至少一实施例所述的像素电路还包括补偿控制电路和数据写入电路；
所述补偿控制电路分别与第一扫描线、所述控制节点和所述第三节点电连接，用于在所述第一扫描线提供的第一扫描信号的控制下，控制所述控制节点与所述第三节点之间连通；
所述数据写入电路分别与第二扫描线、数据线和所述第二节点电连接，用于在所述第二扫描信号的控制下，将所述数据线上的数据电压写入所述第二节点。
可选的，本公开至少一实施例所述的像素电路还包括第二初始化电路；
所述第二初始化电路分别与所述第二扫描线、第二初始电压端和所述发光元件的第一极电连接，用于在所述第二扫描线提供的第二扫描信号的控制下，将所述第二初始电压端提供的第二初始电压写入所述发光元件的第一极。
可选的，本公开至少一实施例所述的像素电路还包括储能电路；
所述储能电路的第一端与所述第一节点电连接，所述储能电路的第二端与所述电源电压端电连接，所述储能电路用于储存电能并控制所述第一节点的电位。
可选的，所述第一发光控制电路包括的晶体管、所述第二发光控制电路包括的晶体管，以及，所述第一初始化电路包括的晶体管都为p型晶体管，所述第一发光控制信号与所述第二发光控制信号由同一发光控制信号生成电路提供，所述第一发光控制信号为所述发光控制信号生成电路提供的第n级发光控制信号，所述第二发光控制信号为所述发光控制信号生成电路提供的第n+1级发光控制信号，n为正整数。
可选的，所述第一控制电路包括的晶体管、所述数据写入电路包括的晶体管和所述补偿控制电路包括的晶体管都为p型晶体管，所述第一扫描信号和所述第二扫描信号由同一扫描信号生成电路提供；
所述第一扫描信号为所述扫描信号生成电路提供的第m级扫描信号，所述第二扫描信号为所述扫描信号生成电路提供的第m+1级扫描信号，m为正整数。
可选的，所述第一控制电路包括第一晶体管，所述第一初始化电路包括第二晶体管；
所述第一晶体管的控制极与所述第一扫描线电连接，所述第一晶体管的第一极与所述控制节点电连接，所述第一晶体管的第二极与所述第一节点电连接；
所述第二晶体管的控制极与所述第二发光控制线电连接，所述第二晶体管的第一极与所述第一初始电压端电连接，所述第二晶体管的第二极与所述控制节点电连接。
可选的，所述第一晶体管为双栅晶体管；或者，所述第一晶体管为氧化物晶体管。
可选的，所述第一发光控制电路包括第三晶体管，所述第二发光控制电路包括第四晶体管；
所述第三晶体管的控制极与所述第二发光控制线电连接，所述第三晶体管的第一极与所述电源电压端电连接，所述第三晶体管的第二极与所述第二节点电连接；
所述第四晶体管的控制极与所述第一发光控制线电连接，所述第四晶体管的第一极与所述第三节点电连接，所述第四晶体管的第二极与所述发光元件的第一极电连接。
可选的，所述补偿控制电路包括第五晶体管，所述数据写入电路包括第六晶体管；
所述第五晶体管的控制极与所述第一扫描线电连接，所述第五晶体管的第一极与所述控制节点电连接，所述第五晶体管的第二极与所述第三节点电连接；
所述第六晶体管的控制极与所述第二扫描线电连接，所述第六晶体管的第一极与所述数据线电连接，所述第六晶体管的第二极与所述第二节点电连接。
可选的，所述第二初始化电路包括第七晶体管；
所述第七晶体管的控制极与所述第二扫描线电连接，所述第七晶体管的第一极与所述第二初始电压端电连接，所述第七晶体管的第二极与所述发光元件的第一极电连接。
可选的，所述储能电路包括存储电容，所述驱动电路包括驱动晶体管；
所述驱动晶体管的控制极与所述第一节点电连接，所述驱动晶体管的第一极与所述第二节点电连接，所述驱动晶体管的第二极与所述第三节点电连接；
所述存储电容的第一端与所述第一节点电连接，所述存储电容的第二端与所述电源电压端电连接。
在第二个方面中，本公开实施例还提供一种驱动方法，应用于上述的像素电路，显示周期包括初始化阶段；所述驱动方法包括：
在所述初始化阶段，第一发光控制电路在第二发光控制信号的控制下，控制电源电源端与第二节点之间连通；第一初始化电路在第二发光控制信号的控制下，将第一初始电压写入控制节点，第一控制电路在第一扫描信号的控制下，控制第一节点与控制节点之间连通，以将所述第一初始电压写入所述第一节点。
可选的，所述像素电路还包括补偿控制电路、数据写入电路和储能电路；显示周期还包括设置于所述初始化阶段之后的数据写入阶段和发光阶段；所述驱动方法还包括：
在数据写入阶段，数据写入电路在第二扫描信号的控制下，将数据电压写入第二节点，补偿控制电路在第一扫描信号的控制下，控制第三节点与控制节点之间连通；
在所述数据写入阶段开始时，驱动电路在第一节点的电位的控制下，控制第二节点与第三节点之间连通，以通过数据电压为储能电路充电，改变第一节点的电位，直至所述驱动电路关断；
在发光阶段，第一发光控制电路在第二发光控制信号的控制下，控制电源电压端与驱动电路的第一端之间连通，第二发光控制电路在第一发光控制信号的控制下，控制驱动电路的第二端与发光元件的第一极之间连通，驱动电路驱动发光元件发光。
可选的，所述像素电路还包括第二初始化电路，所述驱动方法还包括：
在数据写入阶段，所述第二初始化电路将第二初始电压写入发光元件的第一极，以使得所述发光元件不发光。
可选的，所述显示周期还包括设置于所述初始化阶段之前，并与所述初始化阶段紧邻的前置阶段，所述驱动方法还包括：
在所述前置阶段、所述初始化阶段和所述数据写入阶段，所述第二发光控制电路在所述第一发光控制信号的控制下，控制驱动电路的第二端与发光元件的第一极之间断开。
在第三个方面中，本公开实施例还提供一种显示装置，包括上述的像素电路。
附图说明
图1是本公开实施例所述的像素电路的结构图；
图2是本公开至少一实施例所述的像素电路的结构图；
图3是本公开至少一实施例所述的像素电路的结构图；
图4是本公开至少一实施例所述的像素电路的电路图；
图5是本公开如图4所示的像素电路的至少一实施例的工作时序图；
图6是本公开如图4所示的像素电路的至少一实施例的另一工作时序图；
图7是本公开至少一实施例所述的像素电路的电路图。
具体实施方式
下面将结合本公开实施例中的附图，对本公开实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本公开一部分实施例，而不是全部的实施例。基于本公开中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本公开保护的范围。
本公开所有实施例中采用的晶体管均可以为三极管、薄膜晶体管或场效应管或其他特性相同的器件。在本公开实施例中，为区分晶体管除控制极之外的两极，将其中一极称为第一极，另一极称为第二极。
在实际操作时，当所述晶体管为薄膜晶体管或场效应管时，所述第一极可以为漏极，所述第二极可以为源极；或者，所述第一极可以为源极，所述第二极可以为漏极。
如图1所示，本公开实施例所述的像素电路包括发光元件10、驱动电路11、第一发光控制电路12、第一控制电路13、第一初始化电路14和第二发光控制电路15，其中，
所述第一控制电路13分别与第一扫描线G1、第一节点N1和控制节点N0电连接，用于在所述第一扫描线G1提供的第一扫描信号的控制下，控制所述第一节点N1与所述控制节点N0之间连通；
所述第一初始化电路14分别与第二发光控制线E2、第一初始电压端I1和所述控制节点N0电连接，用于在所述第二发光控制线E2提供的第二发光控制信号的控制下，控制将第一初始电压端I1提供的第一初始电压Vi1写入所述控制节点N0；
所述第一发光控制电路12分别与所述第二发光控制线E2、电源电压端Vd和第二节点N2电连接，用于在所述第二发光控制信号的控制下，控制所述电源电压端Vd与所述第二节点N2之间连通；所述电源电压端Vd用于提供电源电压VDD；
所述第二发光控制电路15分别与第一发光控制线E1、第三节点N3和所述发光元件10的第一极电连接，用于在所述第一发光控制线E1提供的第一发光控制信号的控制下，控制所述第三节点N3与所述发光元件10的第一极之间连通；
所述驱动电路11的控制端与第一节点N1电连接，所述驱动电路11的第一端与第二节点N2电连接，所述驱动电路11的第二端与第三节点N3电连接，所述驱动电路11用于在所述第一节点N3的电位的控制下，控制所述第二节点N2与所述第三节点N3之间连通；
所述发光元件10的第二极与第一电压端V1电连接。
在本公开至少一实施例中，所述第一电压端V1可以为低电压端或地端，但不以此为限。
在具体实施时，所述发光元件10可以为有机发光二极管，所述发光元件10的第一极可以为阳极，所述发光元件10的第二极可以为阴极；但不以此为限。
在本公开实施例所述的像素电路中，第一控制电路13与直接与第一节点N1电连接，第一初始化电路14不直接与第一节点N1电连接，以减少第一节点N1的漏电路径，以能够在低频工作时保证第一节点的电压的稳定性，利于提升显示质量，提升显示均一性，减轻Flicker(闪烁)。
本公开如图1所示的像素电路的实施例在工作时，显示周期包括设置于数据写入阶段之前的初始化阶段；
在所述初始化阶段，所述第一控制电路13在第一扫描信号的控制下，控制所述第一节点N1与所述控制节点N0之间连通，所述第一初始化电路14在第二发光控制信号的控制下，控制将第一初始电压Vi1写入所述控制节点N0，以将N1的电位初始化为Vi1；所述第一发光控制电路12在第二发光控制信号的控制下，控制所述电源电压端Vd与所述第二节点N2之间连通，以将第二节点N2的电位初始化为VDD。
本公开实施例所述的像素电路包括第一控制电路13、第一初始化电路14和第一发光控制电路12，在数据电压写入驱动电路11的第一端之前，所述第一控制电路13和所述第一初始化电路14控制将第一初始电压Vi1写入所述控制节点N0，以将N1的电位初始化为Vi1；第一发光控制电路12在第二发光控制信号的控制下，控制将电源电压VDD写入驱动电路11的第一端，以对驱动电路11中的驱动晶体管提供偏压，使得驱动晶体管保持复位状态，改善驱动晶体管的迟滞，从而消除残像。
在具体实施时，驱动晶体管的迟滞会导致驱动晶体管的特性反应较迟钝，而本公开实施例在数据电压写入之前，快速复位驱动晶体管的栅源电压，利于驱动晶体管的恢复速度加快，因此会改善驱动晶体管的迟滞现象，提升迟滞恢复速度。
并且，在本公开实施例所述的像素电路中，第一发光控制电路12与第二 发光控制线E2电连接，在第二发光控制线E2提供的第二发光控制信号的控制下工作，第二发光控制电路15与第一发光控制线E1电连接，在第一发光控制线E1提供的第一发光控制信号的控制下工作，保证发光阶段时序正常运行，确保显示效果。
如图2所示，在图1所示的像素电路的实施例的基础上，本公开至少一实施例所述的像素电路还包括补偿控制电路21和数据写入电路22；
所述补偿控制电路21分别与第一扫描线G1、所述控制节点N0和所述第三节点N3电连接，用于在所述第一扫描线G1提供的第一扫描信号的控制下，控制所述控制节点N0与所述第三节点N3之间连通；
所述数据写入电路22分别与第二扫描线G2、数据线D1和所述第二节点N2电连接，用于在所述第二扫描信号的控制下，将所述数据线D1上的数据电压Vdata写入所述第二节点N2。
在本公开如图2所示的像素电路的至少一实施例中，所述第一控制电路13在第一扫描线G1提供的第一扫描信号的控制下工作，补偿控制电路21在第一扫描线G1提供的第一扫描信号的控制下工作，数据写入电路22在第二扫描线G2提供的第二扫描信号的控制下工作，通过各扫描信号的配合，可以保证初始化和数据写入时序正常进行，保证初始化及阈值电压补偿效果。
可选的，本公开至少一实施例所述的像素电路还包括第二初始化电路；
所述第二初始化电路分别与所述第二扫描线、第二初始电压端和所述发光元件的第一极电连接，用于在所述第二扫描线提供的第二扫描信号的控制下，将所述第二初始电压端提供的第二初始电压写入所述发光元件的第一极，以控制所述发光元件不发光，清除发光元件的第一极残留的电荷。
本公开至少一实施例所述的像素电路还可以包括储能电路；
所述储能电路的第一端与所述第一节点电连接，所述储能电路的第二端与所述电源电压端电连接，所述储能电路用于储存电能并控制所述第一节点的电位。
如图3所示，在图2所示的像素电路的至少一实施例的基础上，本公开至少一实施例所述的像素电路还包括第二初始化电路31和储能电路32；
所述第二初始化电路31分别与所述第二扫描线G2、第二初始电压端I2 和所述发光元件10的第一极电连接，用于在所述第二扫描线G2提供的第二扫描信号的控制下，将所述第二初始电压端I2提供的第二初始电压Vi2写入所述发光元件10的第一极，以控制所述发光元件10不发光，清除所述发光元件10的第一极残留的电荷；
所述储能电路32的第一端与所述第一节点N1电连接，所述储能电路32的第二端与所述电源电压端Vd电连接，所述储能电路32用于储存电能并控制所述第一节点N1的电位。
在本公开至少一实施例中，所述第一初始电压端I1和所述第二初始电压端I2可以为不同的初始电压端，也可以为同一初始电压端。
当所述第一初始电压端I1和所述第二初始电压端I2为同一初始电压端时，可以减少采用的电压端子的个数，节省空间。
本公开如图3所示的像素电路的至少一实施例在工作时，显示周期还包括设置于所述初始化阶段之后的数据写入阶段和发光阶段；
在所述数据写入阶段，第二初始化电路32在所述第二扫描信号的控制下，将第二初始电压Vi2写入发光元件10的第一极，以使得发光元件10不发光；所述数据写入电路22在第二扫描信号的控制下，将数据电压Vdata写入第二节点N2；所述补偿控制电路21在第一扫描信号的控制下，控制第三节点N3与控制节点N0之间连通；所述第一控制电路13在第一扫描信号的控制下，控制所述第一节点N1与所述控制节点N0之间连通，以控制第一节点N1与第三节点N3之间连通；所述第二初始化电路31在第二扫描信号的控制下，将第二初始电压Vi2写入所述发光元件10的第一极，以控制所述发光元件10不发光；
在所述数据写入阶段开始时，驱动电路11在第一节点N1的电位的控制下，控制所述第二节点N2与所述第三节点N3之间连通，以通过数据电压Vdata为储能电路32充电，以改变所述第一节点N1的电位，直至所述驱动电路11断开所述第二节点N2与所述第三节点N3的连接，此时，N1的电位为Vdata+Vth，Vth为驱动电路11中的驱动晶体管的阈值电压；
在发光阶段，所述第一发光控制电路12在第二发光控制信号的控制下，控制所述电源电压端Vd与所述第二节点N2之间连通；所述第二发光控制电 路15在所述第一发光控制信号的控制下，控制所述第三节点N3与所述发光元件10的第一极之间连通；驱动电路11驱动发光元件10发光。
在本公开至少一实施例中，所述第一发光控制电路包括的晶体管、所述第二发光控制电路包括的晶体管，以及，所述第一初始化电路包括的晶体管都为p型晶体管，所述第一发光控制信号与所述第二发光控制信号由同一发光控制信号生成电路提供，所述第一发光控制信号为所述发光控制信号生成电路提供的第n级发光控制信号，所述第二发光控制信号为所述发光控制信号生成电路提供的第n+1级发光控制信号，n为正整数。
在具体实施时，第一发光控制信号和第二发光控制信号可以为同一发光控制信号生成电路提供的相邻两级发光控制信号。
在本公开至少一实施例中，所述第一控制电路包括的晶体管、所述数据写入电路包括的晶体管和所述补偿控制电路包括的晶体管都为p型晶体管，所述第一扫描信号和所述第二扫描信号由同一扫描信号生成电路提供；
所述第一扫描信号为所述扫描信号生成电路提供的第m级扫描信号，所述第二扫描信号为所述扫描信号生成电路提供的第m+1级扫描信号，m为正整数。
在具体实施时，所述第一扫描信号和所述第二扫描信号可以为同一扫描信号生成电路提供的相邻两级扫描信号。
可选的，所述第一控制电路包括第一晶体管，所述第一初始化电路包括第二晶体管；
所述第一晶体管的控制极与所述第一扫描线电连接，所述第一晶体管的第一极与所述控制节点电连接，所述第一晶体管的第二极与所述第一节点电连接；
所述第二晶体管的控制极与所述第二发光控制线电连接，所述第二晶体管的第一极与所述第一初始电压端电连接，所述第二晶体管的第二极与所述控制节点电连接。
可选的，所述第一晶体管为双栅晶体管；或者，所述第一晶体管为氧化物晶体管。
双栅晶体管的漏电流和氧化物晶体管的漏电流低，因此本公开至少一实 施例可以将所述第一控制电路中的晶体管设置为双栅晶体管或氧化物薄膜晶体管，实现低漏电，保证驱动电路的控制端的电位的稳定性；但不以此为限。
可选的，所述第一发光控制电路包括第三晶体管，所述第二发光控制电路包括第四晶体管；
所述第三晶体管的控制极与所述第二发光控制线电连接，所述第三晶体管的第一极与所述电源电压端电连接，所述第三晶体管的第二极与所述第二节点电连接；
所述第四晶体管的控制极与所述第一发光控制线电连接，所述第四晶体管的第一极与所述第三节点电连接，所述第四晶体管的第二极与所述发光元件的第一极电连接。
可选的，所述补偿控制电路包括第五晶体管，所述数据写入电路包括第六晶体管；
所述第五晶体管的控制极与所述第一扫描线电连接，所述第五晶体管的第一极与所述控制节点电连接，所述第五晶体管的第二极与所述第三节点电连接；
所述第六晶体管的控制极与所述第二扫描线电连接，所述第六晶体管的第一极与所述数据线电连接，所述第六晶体管的第二极与所述第二节点电连接。
可选的，所述第二初始化电路包括第七晶体管；
所述第七晶体管的控制极与所述第二扫描线电连接，所述第七晶体管的第一极与所述第二初始电压端电连接，所述第七晶体管的第二极与所述发光元件的第一极电连接。
可选的，所述储能电路包括存储电容，所述驱动电路包括驱动晶体管；
所述驱动晶体管的控制极与所述第一节点电连接，所述驱动晶体管的第一极与所述第二节点电连接，所述驱动晶体管的第二极与所述第三节点电连接；
所述存储电容的第一端与所述第一节点电连接，所述存储电容的第二端与所述电源电压端电连接。
如图4所示，在图3所示的像素电路的至少一实施例的基础上，在本公 开至少一实施例所述的像素电路中，所述发光元件10为有机发光二极管O1；O1的阴极与低电压端Vs电连接，所述低电压端Vs用于提供低电压VSS；
所述第一控制电路13包括第一晶体管T1，所述第一初始化电路14包括第二晶体管T2；
所述第一晶体管T1的栅极与所述第一扫描线G1电连接，所述第一晶体管T1的源极与所述控制节点N0电连接，所述第一晶体管T1的漏极与所述第一节点N1电连接；
所述第二晶体管T2的栅极与所述第二发光控制线E2电连接，所述第二晶体管T2的源极与所述第一初始电压端I1电连接，所述第二晶体管T2的漏极与所述控制节点N0电连接；
所述第一发光控制电路12包括第三晶体管T3，所述第二发光控制电路15包括第四晶体管T4；
所述第三晶体管T3的栅极与所述第二发光控制线E2电连接，所述第三晶体管T3的源极与所述电源电压端Vd电连接，所述第三晶体管T3的漏极与所述第二节点N3电连接；
所述第四晶体管T4的栅极与所述第一发光控制线E1电连接，所述第四晶体管T4的源极与所述第三节点N3电连接，所述第四晶体管T4的漏极与O1的阳极电连接；
所述补偿控制电路21包括第五晶体管T5，所述数据写入电路22包括第六晶体管T6；
所述第五晶体管T5的栅极与所述第一扫描线G1电连接，所述第五晶体管T5的源极与所述控制节点N0电连接，所述第五晶体管T5的漏极与所述第三节点N3电连接；
所述第六晶体管T6的栅极与所述第二扫描线G2电连接，所述第六晶体管T6的源极与所述数据线Data电连接，所述第六晶体管T6的漏极与所述第二节点N2电连接；
所述第二初始化电路31包括第七晶体管T7；
所述第七晶体管T7的栅极与所述第二扫描线G2电连接，所述第七晶体管T7的源极与所述第二初始电压端I2电连接，所述第七晶体管T7的漏极与 O1的阳极电连接；
所述储能电路32包括存储电容C1，所述驱动电路10包括驱动晶体管T0；
所述驱动晶体管T0的栅极与所述第一节点N1电连接，所述驱动晶体管T0的源极与所述第二节点N2电连接，所述驱动晶体管T0的漏极与所述第三节点N3电连接；
所述存储电容C1的第一端与所述第一节点N1电连接，所述存储电容C1的第二端与所述电源电压端Vd电连接。
在图4所示的像素电路的至少一实施例中，所有的晶体管都为p型晶体管，所有的晶体管可以都为低温多晶硅晶体管，但不以此为限。
在图4所示的像素电路的至少一实施例中，T1可以为双栅晶体管，以减少漏电流，T2和T5可以为单栅晶体管，以优化layout(布局)空间。
在图4所示的像素电路的至少一实施例中，T3和T4响应不同的发光控制信号，T5和T6响应不同的扫描信号，保证初始化、数据写入及阈值补偿、OLED(有机发光二极管)发光三个时序正常进行，从而确保阈值电压补偿及显示效果。
如图5所示，本公开如图4所示的像素电路的至少一实施例在工作时，显示周期可以包括先后设置的初始化阶段t1、数据写入阶段t2和发光阶段t3；
在初始化阶段t1，G1提供低电压信号，G2提供高电压信号，E1提供高电压信号，E2提供低电压信号，T1、T2和T3都打开，以将Vd提供的电源电压VDD写入N2，将I1提供的第一初始电压Vi1写入N1，以对T0的栅源电压进行复位，使得T0处于导通偏置状态，可以改善T0的迟滞效应从而消除残像；
在数据写入阶段t2，G1和G2都提供低电压信号，EM1和EM2提供高电压信号，数据线D1提供数据电压Vdata，T1、T5和T6都打开，以将Vdata写入N2，并控制N0和N3之间连通，控制N0与N1之间连通，从而使得N1与N3之间连通；
在数据写入阶段t2开始时，T0导通，以通过Vdata为C1充电，以提升N1的电位，直至N1的电位变为Vdata+Vth，T0关断；
在发光阶段t3，G1和G2都提供高电压信号，E1和E2都提供低电压信号，T0、T3和T4打开，T0驱动O1发光。
如图5所示，G1提供的第一扫描信号和G2提供的第二扫描信号可以为同一扫描信号生成电路提供相邻两级扫描信号，E1提供的第一发光控制信号和E2提供的第二发光控制信号可以为同一发光控制信号生成电路提供的相邻两级发光控制信号，从而可以减少显示装置采用的扫描信号生成电路的个数，以及，显示装置采用的发光控制信号生成电路的个数，简化结构，节省成本。
在图5中，t2与t3之间的第一间隔时间段t01，为保证G1、G2和G3共用一扫描信号生成电路，保证E1和E2共用一发光控制信号生成电路的冗余时序。
如图4、图5所示，所述像素驱动电路的至少一实施例需要在数据写入阶段导通驱动晶体管T0，因此，第一初始电压Vi1与电源电压VDD之间的电压差Vi1-VDD需要小于T0的阈值电压Vth。其中，VDD的绝对值可以大于Vth的绝对值的1.5倍，例如，VDD的绝对值可以为Vth的绝对值的1.6倍、1.8倍、2倍等，以保证在较短时间内能够快速达到偏置效果。
可选的，Vi1的电压值大于或等于-4V而小于或等于-2V，VDD的电压值大于或等于4V而小于或等于5.5V，Vth大于或等于-3.5V而小于或等于-2V。
在本公开至少一实施例中，Vi2的电压值大于或等于-4V而小于或等于-2V。
如图6所示，本公开如图4所示的像素电路的至少一实施例在工作时，显示周期可以包括先后设置的前置阶段t0、初始化阶段t1、数据写入阶段t2和发光阶段t3；
在前置阶段t0，G1和G2提供高电压信号，E1提供高电压信号，E2提供低电压信号，T4关断，使得在初始化阶段t1，对T0的栅源电压进行复位的操作不受影响；
在前置阶段t0，T1、T5和T6关断，T2和T3打开；
在初始化阶段t1，G1提供低电压信号，G2提供高电压信号，E1提供高电压信号，E2提供低电压信号，T1、T2和T3都打开，以将Vd提供的电源 电压VDD写入N2，将I1提供的第一初始电压Vi1写入N1，以对T0的栅源电压进行复位，使得T0处于导通偏置状态，可以改善T0的迟滞效应从而消除残像；
在数据写入阶段t2，G1和G2都提供低电压信号，EM1和EM2提供高电压信号，数据线D1提供数据电压Vdata，T1、T5和T6都打开，以将Vdata写入N2，并控制N0和N3之间连通，控制N0与N1之间连通，从而使得N1与N3之间连通；
在数据写入阶段t2开始时，T0导通，以通过Vdata为C1充电，以提升N1的电位，直至N1的电位变为Vdata+Vth，T0关断；
在发光阶段t3，G1和G2都提供高电压信号，E1和E2都提供低电压信号，T0、T3和T4打开，T0驱动O1发光。
如图6所示，所述前置阶段t0与所述初始化阶段t1紧邻。
如图6所示，E1提供的第一发光控制信号和E2提供的第二发光控制信号可以为不同的发光控制信号生成电路提供的发光控制信号；
G1提供的第一扫描信号和G2提供的第二扫描信号可以为同一扫描信号生成电路提供相邻两级扫描信号，从而可以减少显示装置采用的扫描信号生成电路的个数，简化结构，节省成本。
如图7所示，在图3所示的像素电路的至少一实施例的基础上，在本公开至少一实施例所述的像素电路中，所述发光元件10为有机发光二极管O1；O1的阴极与低电压端Vs电连接，所述低电压端Vs用于提供低电压VSS；
所述第一控制电路13包括第一晶体管T1，所述第一初始化电路14包括第二晶体管T2；
所述第一晶体管T1的栅极与所述第一扫描线G1电连接，所述第一晶体管T1的源极与所述控制节点N0电连接，所述第一晶体管T1的漏极与所述第一节点N1电连接；
所述第二晶体管T2的栅极与所述第二发光控制线E2电连接，所述第二晶体管T2的源极与所述第一初始电压端I1电连接，所述第二晶体管T2的漏极与所述控制节点N0电连接；
所述第一发光控制电路12包括第三晶体管T3，所述第二发光控制电路 15包括第四晶体管T4；
所述第三晶体管T3的栅极与所述第二发光控制线E2电连接，所述第三晶体管T3的源极与所述电源电压端Vd电连接，所述第三晶体管T3的漏极与所述第二节点N3电连接；
所述第四晶体管T4的栅极与所述第一发光控制线E1电连接，所述第四晶体管T4的源极与所述第三节点N3电连接，所述第四晶体管T4的漏极与O1的阳极电连接；
所述补偿控制电路21包括第五晶体管T5，所述数据写入电路22包括第六晶体管T6；
所述第五晶体管T5的栅极与所述第一扫描线G1电连接，所述第五晶体管T5的源极与所述控制节点N0电连接，所述第五晶体管T5的漏极与所述第三节点N3电连接；
所述第六晶体管T6的栅极与所述第二扫描线G2电连接，所述第六晶体管T6的源极与所述数据线Data电连接，所述第六晶体管T6的漏极与所述第二节点N2电连接；
所述第二初始化电路31包括第七晶体管T7；
所述第七晶体管T7的栅极与所述第二扫描线G2电连接，所述第七晶体管T7的源极与所述第一初始电压端I1电连接，所述第七晶体管T7的漏极与O1的阳极电连接；
所述储能电路32包括存储电容C1，所述驱动电路10包括驱动晶体管T0；
所述驱动晶体管T0的栅极与所述第一节点N1电连接，所述驱动晶体管T0的源极与所述第二节点N2电连接，所述驱动晶体管T0的漏极与所述第三节点N3电连接；
所述存储电容C1的第一端与所述第一节点N1电连接，所述存储电容C1的第二端与所述电源电压端Vd电连接。
在图7所示的像素电路的至少一实施例中，所有的晶体管都为p型晶体管，所有的晶体管可以都为低温多晶硅晶体管，但不以此为限。
图7所示的像素电路的至少一实施例与图4所示的像素电路的至少一实 施例的区别在于：所述第七晶体管T7的源极与所述第一初始电压端I1电连接，所述第二初始电压端与所述第一初始电压端I1为同一初始电压端。图7所示的像素电路的至少一实施例的工作过程可以与图4所示的像素电路的至少一实施例的工作过程一致。
本公开实施例所述的驱动方法，应用于上述的像素电路，显示周期包括初始化阶段；所述驱动方法包括：
在所述初始化阶段，第一发光控制电路在第二发光控制信号的控制下，控制电源电源端与第二节点之间连通；第一初始化电路在第二发光控制信号的控制下，将第一初始电压写入控制节点，第一控制电路在第一扫描信号的控制下，控制第一节点与控制节点之间连通，以将所述第一初始电压写入所述第一节点。
在本公开实施例所述的驱动方法中，在数据电压写入驱动电路的第一端之前，所述第一控制电路和所述第一初始化电路控制将第一初始电压写入所述控制节点，以将第一节点的电位初始化为第一初始电压；第一发光控制电路在第二发光控制信号的控制下，控制将电源电压写入驱动电路的第一端，以对驱动电路中的驱动晶体管提供偏压，使得驱动晶体管保持复位状态，改善驱动晶体管的迟滞，从而消除残像。
在本公开至少一实施例中，所述像素电路还包括补偿控制电路、数据写入电路和储能电路；显示周期还包括设置于所述初始化阶段之后的数据写入阶段和发光阶段；所述驱动方法还包括：
在数据写入阶段，数据写入电路在第二扫描信号的控制下，将数据电压写入第二节点，补偿控制电路在第一扫描信号的控制下，控制第三节点与控制节点之间连通；
在所述数据写入阶段开始时，驱动电路在第一节点的电位的控制下，控制第二节点与第三节点之间连通，以通过数据电压为储能电路充电，改变第一节点的电位，直至所述驱动电路关断，此时第一节点的电位与驱动电路中的驱动晶体管的阈值电压相关；
在发光阶段，第一发光控制电路在第二发光控制信号的控制下，控制电源电压端与驱动电路的第一端之间连通，第二发光控制电路在第一发光控制 信号的控制下，控制驱动电路的第二端与发光元件的第一极之间连通，驱动电路驱动发光元件发光。
在具体实施时，本公开至少一实施例所述的像素电路还可以补偿控制电路、数据写入电路和储能电路，数据写入电路控制数据电压写入，补偿控制电路控制阈值电压补偿。
可选的，所述像素电路还包括第二初始化电路，本公开至少一实施例所述的驱动方法还包括：
在数据写入阶段，所述第二初始化电路将第二初始电压写入发光元件的第一极，以使得所述发光元件不发光，并消除发光元件的第一极残留的电荷。
可选的，所述显示周期还包括设置于所述初始化阶段之前，并与所述初始化阶段紧邻的前置阶段，本公开至少一实施例所述的驱动方法还包括：
在所述前置阶段、所述初始化阶段和所述数据写入阶段，第二发光控制电路在第一发光控制信号的控制下，控制驱动电路的第二端与发光元件的第一极之间断开。
在所述前置阶段，第二发光控制电路在第一发光控制信号的控制下，控制驱动电路的第二端与发光元件的第一极之间断开，以使得在初始化阶段，对驱动电路中的驱动晶体管的栅源电压进行复位的操作不受影响。
本公开实施例所述的显示装置包括上述的像素电路。
本公开实施例所提供的显示装置可以为手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
以上所述是本公开的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本公开所述原理的前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本公开的保护范围。

Claims (17)

  1. 一种像素电路，包括发光元件、驱动电路、第一发光控制电路、第一控制电路、第一初始化电路和第二发光控制电路，其中，
    所述第一控制电路分别与第一扫描线、第一节点和控制节点电连接，用于在所述第一扫描线提供的第一扫描信号的控制下，控制所述第一节点与所述控制节点之间连通；
    所述第一初始化电路分别与第二发光控制线、第一初始电压端和所述控制节点电连接，用于在所述第二发光控制线提供的第二发光控制信号的控制下，控制将第一初始电压端提供的第一初始电压写入所述控制节点；
    所述第一发光控制电路分别与所述第二发光控制线、电源电压端和第二节点电连接，用于在所述第二发光控制信号的控制下，控制所述电源电压端与所述第二节点之间连通；
    所述第二发光控制电路分别与第一发光控制线、第三节点和所述发光元件的第一极电连接，用于在所述第一发光控制线提供的第一发光控制信号的控制下，控制所述第三节点与所述发光元件的第一极之间连通；
    所述驱动电路的控制端与第一节点电连接，所述驱动电路的第一端与第二节点电连接，所述驱动电路的第二端与第三节点电连接，所述驱动电路用于在所述第一节点的电位的控制下，控制所述第二节点与所述第三节点之间连通；
    所述发光元件的第二极与第一电压端电连接。
  2. 如权利要求1所述的像素电路，其中，还包括补偿控制电路和数据写入电路；
    所述补偿控制电路分别与第一扫描线、所述控制节点和所述第三节点电连接，用于在所述第一扫描线提供的第一扫描信号的控制下，控制所述控制节点与所述第三节点之间连通；
    所述数据写入电路分别与第二扫描线、数据线和所述第二节点电连接，用于在所述第二扫描信号的控制下，将所述数据线上的数据电压写入所述第二节点。
  3. 如权利要求1或2所述的像素电路，其中，还包括第二初始化电路；
    所述第二初始化电路分别与所述第二扫描线、第二初始电压端和所述发光元件的第一极电连接，用于在所述第二扫描线提供的第二扫描信号的控制下，将所述第二初始电压端提供的第二初始电压写入所述发光元件的第一极。
  4. 如权利要求1或2所述的像素电路，其中，还包括储能电路；
    所述储能电路的第一端与所述第一节点电连接，所述储能电路的第二端与所述电源电压端电连接，所述储能电路用于储存电能并控制所述第一节点的电位。
  5. 如权利要求1所述的像素电路，其中，所述第一发光控制电路包括的晶体管、所述第二发光控制电路包括的晶体管，以及，所述第一初始化电路包括的晶体管都为p型晶体管，所述第一发光控制信号与所述第二发光控制信号由同一发光控制信号生成电路提供，所述第一发光控制信号为所述发光控制信号生成电路提供的第n级发光控制信号，所述第二发光控制信号为所述发光控制信号生成电路提供的第n+1级发光控制信号，n为正整数。
  6. 如权利要求2所述的像素电路，其中，所述第一控制电路包括的晶体管、所述数据写入电路包括的晶体管和所述补偿控制电路包括的晶体管都为p型晶体管，所述第一扫描信号和所述第二扫描信号由同一扫描信号生成电路提供；
    所述第一扫描信号为所述扫描信号生成电路提供的第m级扫描信号，所述第二扫描信号为所述扫描信号生成电路提供的第m+1级扫描信号，m为正整数。
  7. 如权利要求1所述的像素电路，其中，所述第一控制电路包括第一晶体管，所述第一初始化电路包括第二晶体管；
    所述第一晶体管的控制极与所述第一扫描线电连接，所述第一晶体管的第一极与所述控制节点电连接，所述第一晶体管的第二极与所述第一节点电连接；
    所述第二晶体管的控制极与所述第二发光控制线电连接，所述第二晶体管的第一极与所述第一初始电压端电连接，所述第二晶体管的第二极与所述控制节点电连接。
  8. 如权利要求7所述的像素电路，其中，所述第一晶体管为双栅晶体管；或者，所述第一晶体管为氧化物晶体管。
  9. 如权利要求1所述的像素电路，其中，所述第一发光控制电路包括第三晶体管，所述第二发光控制电路包括第四晶体管；
    所述第三晶体管的控制极与所述第二发光控制线电连接，所述第三晶体管的第一极与所述电源电压端电连接，所述第三晶体管的第二极与所述第二节点电连接；
    所述第四晶体管的控制极与所述第一发光控制线电连接，所述第四晶体管的第一极与所述第三节点电连接，所述第四晶体管的第二极与所述发光元件的第一极电连接。
  10. 如权利要求2所述的像素电路，其中，所述补偿控制电路包括第五晶体管，所述数据写入电路包括第六晶体管；
    所述第五晶体管的控制极与所述第一扫描线电连接，所述第五晶体管的第一极与所述控制节点电连接，所述第五晶体管的第二极与所述第三节点电连接；
    所述第六晶体管的控制极与所述第二扫描线电连接，所述第六晶体管的第一极与所述数据线电连接，所述第六晶体管的第二极与所述第二节点电连接。
  11. 如权利要求3所述的像素电路，其中，所述第二初始化电路包括第七晶体管；
    所述第七晶体管的控制极与所述第二扫描线电连接，所述第七晶体管的第一极与所述第二初始电压端电连接，所述第七晶体管的第二极与所述发光元件的第一极电连接。
  12. 如权利要求4所述的像素电路，其中，所述储能电路包括存储电容，所述驱动电路包括驱动晶体管；
    所述驱动晶体管的控制极与所述第一节点电连接，所述驱动晶体管的第一极与所述第二节点电连接，所述驱动晶体管的第二极与所述第三节点电连接；
    所述存储电容的第一端与所述第一节点电连接，所述存储电容的第二端 与所述电源电压端电连接。
  13. 一种驱动方法，应用于如权利要求1至12中任一权利要求所述的像素电路，显示周期包括初始化阶段；所述驱动方法包括：
    在所述初始化阶段，第一发光控制电路在第二发光控制信号的控制下，控制电源电源端与第二节点之间连通；第一初始化电路在第二发光控制信号的控制下，将第一初始电压写入控制节点，第一控制电路在第一扫描信号的控制下，控制第一节点与控制节点之间连通，以将所述第一初始电压写入所述第一节点。
  14. 如权利要求13所述的驱动方法，其中，所述像素电路还包括补偿控制电路、数据写入电路和储能电路；显示周期还包括设置于所述初始化阶段之后的数据写入阶段和发光阶段；所述驱动方法还包括：
    在数据写入阶段，数据写入电路在第二扫描信号的控制下，将数据电压写入第二节点，补偿控制电路在第一扫描信号的控制下，控制第三节点与控制节点之间连通；
    在所述数据写入阶段开始时，驱动电路在第一节点的电位的控制下，控制第二节点与第三节点之间连通，以通过数据电压为储能电路充电，改变第一节点的电位，直至所述驱动电路关断；
    在发光阶段，第一发光控制电路在第二发光控制信号的控制下，控制电源电压端与驱动电路的第一端之间连通，第二发光控制电路在第一发光控制信号的控制下，控制驱动电路的第二端与发光元件的第一极之间连通，驱动电路驱动发光元件发光。
  15. 如权利要求14所述的驱动方法，其中，所述像素电路还包括第二初始化电路，所述驱动方法还包括：
    在数据写入阶段，所述第二初始化电路将第二初始电压写入发光元件的第一极，以使得所述发光元件不发光。
  16. 如权利要求14或15所述的驱动方法，其中，所述显示周期还包括设置于所述初始化阶段之前，并与所述初始化阶段紧邻的前置阶段，所述驱动方法还包括：
    在所述前置阶段、所述初始化阶段和所述数据写入阶段，所述第二发光 控制电路在所述第一发光控制信号的控制下，控制所述驱动电路的第二端与所述发光元件的第一极之间断开。
  17. 一种显示装置，包括如权利要求1至12中任一权利要求所述的像素电路。
CN202180002613.7A 2021-09-18 2021-09-18 像素电路、驱动方法和显示装置 Pending CN116547738A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2021/119407 WO2023039893A1 (zh) 2021-09-18 2021-09-18 像素电路、驱动方法和显示装置

Publications (1)

Publication Number Publication Date
CN116547738A true CN116547738A (zh) 2023-08-04

Family

ID=85602326

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180002613.7A Pending CN116547738A (zh) 2021-09-18 2021-09-18 像素电路、驱动方法和显示装置

Country Status (3)

Country Link
US (1) US20240221642A1 (zh)
CN (1) CN116547738A (zh)
WO (1) WO2023039893A1 (zh)

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103280183B (zh) * 2013-05-31 2015-05-20 京东方科技集团股份有限公司 一种amoled像素电路及驱动方法
CN106652903B (zh) * 2017-03-03 2018-10-23 京东方科技集团股份有限公司 一种oled像素电路及其驱动方法、显示装置
CN107301844A (zh) * 2017-07-19 2017-10-27 深圳市华星光电半导体显示技术有限公司 Oled像素驱动电路
KR102478679B1 (ko) * 2017-07-31 2022-12-16 엘지디스플레이 주식회사 전계발광 표시장치
CN107610640A (zh) * 2017-09-28 2018-01-19 京东方科技集团股份有限公司 一种阵列基板及驱动方法、显示面板和显示设备
KR102632710B1 (ko) * 2019-12-10 2024-02-02 엘지디스플레이 주식회사 화소 구동 회로를 포함한 전계발광 표시장치
CN111524486A (zh) * 2020-06-04 2020-08-11 京东方科技集团股份有限公司 复位控制信号生成电路、方法、模组和显示装置
CN111696486B (zh) * 2020-07-14 2022-10-25 京东方科技集团股份有限公司 一种像素驱动电路及其驱动方法、显示基板及显示装置
CN113066435B (zh) * 2021-03-25 2022-07-12 京东方科技集团股份有限公司 像素驱动电路、显示面板和显示装置
CN113140179B (zh) * 2021-04-12 2022-08-05 武汉华星光电半导体显示技术有限公司 像素驱动电路及其驱动方法、显示面板
CN113327543B (zh) * 2021-05-28 2023-06-20 京东方科技集团股份有限公司 显示基板及其驱动方法、显示装置

Also Published As

Publication number Publication date
WO2023039893A1 (zh) 2023-03-23
US20240221642A1 (en) 2024-07-04

Similar Documents

Publication Publication Date Title
CN109493795B (zh) 像素电路、像素驱动方法和显示装置
CN107316613B (zh) 像素电路、其驱动方法、有机发光显示面板及显示装置
US11195463B2 (en) Pixel driving circuit, pixel driving method, display panel and display device
CN110136650B (zh) 像素电路、其驱动方法、阵列基板及显示装置
CN107945737B (zh) 像素补偿电路、其驱动方法、显示面板及显示装置
US11380261B2 (en) Pixel circuit, pixel driving method and display device
CN109509428B (zh) 像素驱动电路、像素驱动方法和显示装置
CN109801592B (zh) 像素电路及其驱动方法、显示基板
CN112053661A (zh) 像素电路、像素驱动方法、显示面板和显示装置
CN110782838A (zh) 像素驱动电路、驱动方法、显示面板及显示装置
US10424249B2 (en) Pixel driving circuit and driving method thereof, array substrate, and display device
CN110164375B (zh) 像素补偿电路、驱动方法、电致发光显示面板及显示装置
CN113112964B (zh) 像素电路、像素驱动方法和显示装置
CN113870786B (zh) 像素电路、驱动发光和显示装置
CN111933080A (zh) 像素电路、像素驱动方法和显示装置
CN113990257B (zh) 像素电路、驱动方法和显示装置
CN114241978A (zh) 像素电路及其驱动方法和显示面板
CN111798800B (zh) 驱动电路、驱动方法、显示面板与显示装置
CN109256088B (zh) 像素电路、显示面板、显示装置和像素驱动方法
CN116052592A (zh) 像素电路、像素驱动方法和显示装置
WO2022226727A1 (zh) 像素电路、像素驱动方法和显示装置
CN113077761B (zh) 像素电路、像素驱动方法和显示装置
CN111243492B (zh) 像素电路、像素驱动方法和显示装置
CN116547738A (zh) 像素电路、驱动方法和显示装置
WO2023039891A1 (zh) 像素电路、驱动方法和显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination