CN116504738A - 金属互连版图结构及半导体结构 - Google Patents
金属互连版图结构及半导体结构 Download PDFInfo
- Publication number
- CN116504738A CN116504738A CN202210058162.5A CN202210058162A CN116504738A CN 116504738 A CN116504738 A CN 116504738A CN 202210058162 A CN202210058162 A CN 202210058162A CN 116504738 A CN116504738 A CN 116504738A
- Authority
- CN
- China
- Prior art keywords
- metal
- layer
- metal layer
- conductive
- layout structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 328
- 239000002184 metal Substances 0.000 title claims abstract description 328
- 239000004065 semiconductor Substances 0.000 title claims abstract description 72
- 239000010410 layer Substances 0.000 claims abstract description 273
- 239000000758 substrate Substances 0.000 claims abstract description 51
- 239000002346 layers by function Substances 0.000 claims abstract description 32
- 239000000463 material Substances 0.000 claims description 24
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 15
- 229910052721 tungsten Inorganic materials 0.000 claims description 15
- 239000010937 tungsten Substances 0.000 claims description 15
- 230000000694 effects Effects 0.000 claims description 2
- 238000000034 method Methods 0.000 description 32
- 229910052710 silicon Inorganic materials 0.000 description 25
- 239000010703 silicon Substances 0.000 description 25
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 20
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 9
- 229910052802 copper Inorganic materials 0.000 description 9
- 239000010949 copper Substances 0.000 description 9
- 238000010586 diagram Methods 0.000 description 9
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 8
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 8
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 8
- 238000005516 engineering process Methods 0.000 description 7
- 238000005498 polishing Methods 0.000 description 7
- 239000000126 substance Substances 0.000 description 7
- 235000012431 wafers Nutrition 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 6
- 229920005591 polysilicon Polymers 0.000 description 6
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 4
- QCWXUUIWCKQGHC-UHFFFAOYSA-N Zirconium Chemical compound [Zr] QCWXUUIWCKQGHC-UHFFFAOYSA-N 0.000 description 4
- 229910017052 cobalt Inorganic materials 0.000 description 4
- 239000010941 cobalt Substances 0.000 description 4
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 4
- 238000013461 design Methods 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 229910052750 molybdenum Inorganic materials 0.000 description 4
- 239000011733 molybdenum Substances 0.000 description 4
- 229910052759 nickel Inorganic materials 0.000 description 4
- 229910052763 palladium Inorganic materials 0.000 description 4
- 229910052697 platinum Inorganic materials 0.000 description 4
- 229910052715 tantalum Inorganic materials 0.000 description 4
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 4
- 229910052719 titanium Inorganic materials 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- 229910052726 zirconium Inorganic materials 0.000 description 4
- 238000000231 atomic layer deposition Methods 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 238000005240 physical vapour deposition Methods 0.000 description 3
- 238000013459 approach Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000002210 silicon-based material Substances 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- HMDDXIMCDZRSNE-UHFFFAOYSA-N [C].[Si] Chemical compound [C].[Si] HMDDXIMCDZRSNE-UHFFFAOYSA-N 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000005380 borophosphosilicate glass Substances 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本公开提供了一种金属互连版图结构，涉及半导体技术领域。该金属互连版图结构包括：衬底、功能层和多层金属层，功能层位于衬底上；多层金属层间隔设置于衬底上方，其中，多层金属层至少包括两个版图结构不同的金属层。本公开中通过在多层金属层中设置至少包括两个版图结构不同的金属层，从而有效提高上下堆叠的两个半导体结构之间的导电性，使得包含有本公开中的金属互连版图结构的半导体结构的质量更轻，功耗更低，提高了金属互连版图结构的器件性能。
Description
技术领域
本公开涉及半导体技术领域，尤其涉及一种金属互连版图结构及半导体结构。
背景技术
随着半导体技术的不断发展，半导体结构的关键尺寸也在不断缩小，导致在二维的半导体结构中增加半导体器件的数量变得相对困难，因此，堆叠式封装技术成为一种能有效提高半导体结构集成度的方法。目前的堆叠式封装技术包括基于引线键合的芯片堆叠、封装堆叠和基于硅通孔的三维堆叠。
其中，硅通孔技术(Through-Silicon-Via，TSV)是通过在芯片和芯片之间、晶圆和晶圆之间形成垂直导通通道，实现芯片之间或晶圆之间互连的技术。TSV能够使芯片在三维方向堆叠的密度增加，减小外形尺寸，同时可以有效改善芯片运行速度和功耗性能。
但现有技术中的硅通孔中的填充材料与芯片的硅基底之间存在较大的热膨胀系数，因此会在硅基底靠近硅通孔位置的区域形成应力区，而应力区内不能形成半导体结构，在影响半导体结构性能的同时，也会浪费半导体结构的面积。
发明内容
以下是对本公开详细描述的主题的概述。本概述并非是为了限制权利要求的保护范围。
本公开提供了一种金属互连版图结构及半导体结构。
本公开的第一方面提供了一种金属互连版图结构，包括：
衬底；
功能层，所述功能层位于衬底上；
多层金属层，所述多层金属层间隔设置于所述衬底上方；
其中，所述多层金属层至少包括两个版图结构不同的金属层。
根据本公开的一些实施例，所述功能层上具有第一孔，所述第一孔的形状包括正多边形。
根据本公开的一些实施例，所述多层金属层包括从下往上依次设置于所述衬底上方的第一金属层、第二金属层、第三金属层和第四金属层。
根据本公开的一些实施例，所述第一金属层和所述第四金属层的版图结构相同；
所述第二金属层和所述第三金属层的版图结构不同。
根据本公开的一些实施例，所述第一金属层和所述第四金属层均为无孔的整层金属层。
根据本公开的一些实施例，所述第一金属层包括层叠设置的钨层和氧化物层，所述氧化物层设在所述钨层远离所述衬底的一侧。
根据本公开的一些实施例，所述第二金属层包括沿第一方向延伸且间隔设置的多条第一金属线和连接区域；
其中，穿过所述连接区域的多条所述第一金属线在该连接区域电连接。
根据本公开的一些实施例，所述功能层中的所述第一孔在所述第二金属层上的正投影位于所述连接区域内。
根据本公开的一些实施例，所述第三金属层包括沿第二方向延伸且间隔设置的多条第二金属线，所述第二方向与所述第一方向正交。
根据本公开的一些实施例，所述第二金属层和所述第三金属层的材料相同。
根据本公开的一些实施例，所述金属互连版图结构还包括导电层，所述导电层位于所述多层金属层中相邻的金属层之间，以实现多层金属层之间的电连接；
其中，所述导电层包括第一导电结构，所述第一导电结构贯穿所述功能层、所述衬底和所述多层金属层中的所述第一金属层，且连接于所述第二金属层。
根据本公开的一些实施例，所述导电层还包括第二导电结构和第三导电结构；
其中，所述第二导电结构连接所述第二金属层和所述第三金属层；
所述第三导电结构连接所述第三金属层和所述第四金属层。
根据本公开的一些实施例，所述金属互连版图结构还包括绝缘层，所述绝缘层覆盖所述第四金属层，所述绝缘层具有通孔，在所述通孔内形成与所述第四金属层电连接的导电结构。
本公开的第二方面提供了一种半导体结构，包括如上所述的金属互连版图结构；
所述半导体结构还包括第一导电垫和第二导电垫，所述金属互连版图结构位于所述第一导电垫和第二导电垫之间，且与所述第一导电垫和第二导电垫电连接。
根据本公开的一些实施例，所述半导体结构还包括静电防护圈，所述静电防护圈位于所述第一导电垫的***，且与所述第一导电垫间隔设置。
根据本公开的一些实施例，多个所述半导体结构可以堆叠设置，相邻的所述半导体结构的导电垫之间通过金属键合连接。
本公开实施例所提供的金属互连版图结构及半导体结构中，通过在多层金属层中设置至少包括两个版图结构不同的金属层，构成一种硅通孔结构，从而有效提高上下堆叠的两个半导体结构之间的导电性，使得包含有本公开中的金属互连版图结构的半导体结构的质量更轻，功耗更低，提高了金属互连版图结构的器件性能。
在阅读并理解了附图和详细描述后，可以明白其他方面。
附图说明
并入到说明书中并且形成说明书的一部分的附图示出了本公开的实施例，并且与描述一起用于解释本公开实施例的原理。在这些附图中，类似的附图标记用于表示类似的要素。下面描述中的附图是本公开的一些实施例，而不是全部实施例。对于本领域技术人员来讲，在不付出创造性劳动的前提下，可以根据这些附图获得其他的附图。
图1是根据一示例性实施例示出的半导体结构的示意图。
图2是根据一示例性实施例示出的金属互连版图结构中功能层的示意图。
图3是根据一示例性实施例示出的金属互连版图结构中第一金属层的示意图。
图4是根据一示例性实施例示出的金属互连版图结构中第一金属层的剖面图。
图5是根据一示例性实施例示出的金属互连版图结构中第二金属层的示意图。
图6是根据一示例性实施例示出的金属互连版图结构中第三金属层的示意图。
图7是根据一示例性实施例示出的金属互连版图结构中第四金属层的示意图。
图8是根据一示例性实施例示出的金属互连版图结构中第一导电结构的剖面图。
图9是根据一示例性实施例示出的金属互连版图结构中第二导电结构的示意图。
图10是根据一示例性实施例示出的金属互连版图结构与半导体结构电连接的示意图。
附图标记：
10、衬底；20、功能层；
30、第一金属层；40、第二金属层；
50、第三金属层；60、第四金属层；
70、导电层；80、绝缘层；
90、导电结构；100、第一导电垫；
101、第一表面；102、第二表面；
110、第二导电垫；120、静电防护圈；
210、第一孔；220、多晶硅线；
310、钨层；320、氧化物层；
410、第一金属线；420、连接区域；
510、第二金属线；710、第一导电结构；
720、第二导电结构；730、第三导电结构；
810、通孔；A、金属互连版图结构。
具体实施方式
为使本公开实施例的目的、技术方案和优点更加清楚，下面将结合本公开实施例中的附图，对公开实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本公开一部分实施例，而不是全部的实施例。基于本公开中的实施例，本领域技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本公开保护的范围。需要说明的是，在不冲突的情况下，本公开中的实施例及实施例中的特征可以相互任意组合。
随着半导体技术的不断发展，半导体结构的关键尺寸也在不断缩小，导致在二维的半导体结构中增加半导体器件的数量变得相对困难，因此，堆叠式封装技术成为一种能有效提高半导体结构集成度的方法。目前的堆叠式封装技术包括基于引线键合的芯片堆叠、封装堆叠和基于硅通孔的三维堆叠。
其中，硅通孔技术(Through-Silicon-Via，TSV)是通过在芯片和芯片之间、晶圆和晶圆之间形成垂直导通通道，实现芯片之间或晶圆之间互连的技术。TSV能够增加芯片在三维方向堆叠的密度增加，减小外形尺寸，同时可以有效改善芯片运行速度和功耗性能。
但现有技术中的硅通孔中的填充材料一般为铜，而铜与芯片的硅基底之间存在较大的热膨胀系数，会在硅基底靠近硅通孔位置的区域形成应力区，而应力区内不能形成半导体结构，在影响半导体结构性能的同时，也浪费半导体结构的面积。
为了解决上述技术问题之一，本公开示例性的实施例中提供了一种金属互连版图结构。如图1所示，图1示出了根据一示例性的实施例提供的金属互连版图结构的示意图，下面结合图1至图9对金属互连版图结构进行结构。
如图1所示，本公开一示例性的实施例提供了一种金属互连版图结构。该金属互连版图结构包括衬底10、功能层20和多层金属层。
参照图1所示，衬底10具有相对设置的第一表面101和第二表面102，其中，第一表面101可以是衬底10的顶面或底面，第二表面102可以是衬底10的底面或顶面，需要说明的是，当第一表面101为衬底10的顶面时，第二表面102为衬底10的底面。
衬底10可以作为金属互连版图结构的支撑部件，用于支撑设在其上的其他部件。衬底10可以由半导体材料制成，半导体材料可以为硅、锗、硅锗化合物以及硅碳化合物中的一种或多种。在本实施例中，衬底10采用硅材料，而本实施例采用硅材料作为衬底10是为了方便本领域技术人员对后续半导体结构的理解，并不构成限定，在实际应用过程中，可以根据需求选择合适的衬底的材料。
功能层20位于衬底10上。参照图1所示，在一些实施例中，功能层20可以设置在衬底10的第一表面101上；或者，功能层20也可以设置在衬底10的第二表面102上。其中，功能层20可以通过原子层沉积工艺、物理气相沉积工艺或化学气相沉积工艺在第一表面101或第二表面102上形成。
在本实施例中，功能层20可以采用任意一种导电材料形成，例如，功能层20可以包括但不限于多晶硅层。需要说明的是，功能层20可以是半导体结构中栅极结构的多晶硅层。
继续参照图1所示，多层金属层间隔设置于衬底10上方。其中，多层金属层中至少包括两个版图结构不同的金属层。
需要说明的是，本公开中的金属互连版图结构可以是用于连接衬底10和该半导体结构中的任意一层金属层；或者，该金属互连版图结构用于连接同一个半导体结构中的两层金属层；又或者，该金属互连版图结构用于连接两个不同半导体结构中的导电层。
在本实施例中，在衬底的第一表面上设置功能层，并在功能层上设置多层金属层，其中，多层金属层中至少包括两个版图结构不同的金属层，从而构成一种硅通孔结构，以有效提高上下堆叠的两个半导体结构之间的导电性，使得包含有本实施例中金属互连版图结构的半导体结构的质量更轻，功耗更低，提高了金属互连版图结构的器件性能。
如图2所示，在一些实施例中，功能层20上具有第一孔210，第一孔210的形状包括正多边形。其中，基于该金属互连版图结构的版图设计，为了使设有第一孔210的区域达到结构尺寸的设计要求，同时，针对第一孔210的曝光工艺的考量，将第一孔210的形状设计成正多边形。其中，正多边形可以包括等边三角形、正方形、正五边形、正六边形及以上。
在一个示例中，为了降低第一孔210形成工艺的复杂性，将第一孔210的形状设计成正六边形，需要说明的是，正六边形的第一孔210在形成过程中，例如采用刻蚀工艺形成第一孔210时，刻蚀气体或刻蚀液会对正六边形的第一孔210的任意相邻的两个侧边之间的夹角进行刻蚀，从而使得第一孔210所在的区域趋近于整圆，以达到设计要求，同时，也便于后续形成贯穿该第一孔210的导电结构或者其他半导体器件。
需要说明的是，参照图1和图2所示，当功能层20为多晶硅层时，以垂直于功能层20顶面的方向为纵截面，功能层20由多个沿第二方向Y间隔设置的多晶硅线220构成，相邻的多晶硅线220之间可以通过隔离材料进行隔离。其中，参照图2所示，以图中示出的方位为例，第二方向Y为垂直于衬底10的前侧面的方向。隔离材料可以包括但不限于硅氧化物或氮氧化物等，比如，氧化硅、二氧化硅、氮氧化硅等。
如图1所示，在一些实施例中，沿第三方向Z，多层金属层包括依次设置于衬底10上方的第一金属层30、第二金属层40、第三金属层50和第四金属层60，第一金属层30靠近功能层20设置。其中，参照图1所示，以图中示出的方位为例，第三方向Z为自衬底10的底面至衬底10的顶面的延伸方向，即，第三方向Z为从下往上的延伸方向。
需要说明的是，第一金属层30、第二金属层40、第三金属层50和第四金属层60均可以通过物理气相沉积工艺(如蒸发、电镀或溅射等)、化学气相沉积工艺或原子层沉积工艺等形成。
第一金属层30、第二金属层40、第三金属层50和第四金属层60中相邻的两层金属层之间均通过导电结构电连接，以满足金属互连版图结构的导电性能，从而在体现硅通孔结构优势的同时，有效增加金属互连版图结构的器件性能。
如图3和图7所示，在一些实施例中，为了降低金属互连版图结构的制程工艺的成本，同时能保证该金属互连版图结构与相邻的半导体结构或金属层之间良好的导电连接性，可以使第一金属层30和第四金属层60的版图结构相同。
参照图5和图6所示，第二金属层40和第三金属层50的版图结构不同。在本实施例中，为了增强金属互连版图结构整体结构强度，将第二金属层40和第三金属层50的版图结构设计成不同结构。另一方面，版图结构不同的第二金属层40和第三金属层50还可以与其他半导体结构中的金属层之间进行匹配连接，提高金属互连版图结构的适用性。
如图3和图7所示，在一些实施例中，第一金属层30和第四金属层60均为无孔的整层金属层，以降低金属互连版图结构的设计成本和制程工艺的复杂度。
其中，第一金属层30作为第一层金属，可以是完整的一层金属层，即，在第一金属层30上不再预留通孔等结构，以提高第一金属层30与相邻的半导体结构或金属层之间的导电连接性。第一金属层30的材料可以包括但不限于包括但不限于钛、钽、钯、镍、铂、钴、钨、锆、钼等。
继续参照图3和图7所示，第四金属层60同样是完整的一层金属层，从而提高第四金属层60与相邻的半导体结构或金属层之间的导电连接性。其中，第四金属层60的材料可以包括但不限于包括但不限于钛、钽、钯、镍、铂、钴、钨、锆、钼等。
需要说明的是，在一个示例中，第一金属层30的材料可以与第四金属层60的材料相同，以降低金属互连版图结构的制程工艺的复杂度。
如图4所示，在一些实施例中，第一金属层30包括层叠设置的钨层310和氧化物层320，氧化物层320设在钨层310远离衬底10的一侧。
需要说明的是，本实施例中的钨层310和氧化物层320在制备过程中形成完整的结构层，在后续制程工艺中，可以通过刻蚀工艺在第一金属层30上制备供后续的第一导电结构穿过的通孔，以保证第一金属层30与后续制备的第一导电结构之间良好的连接性。另一方面，在第一金属层30的形成过程中，可以先沉积形成钨层310，而后利用沉积工艺在钨层310上形成氧化物层320，利用沉积工艺形成第一金属层30后，能有效保证第一金属层30顶面的平整度，而且无需对第一金属层30的顶面进行化学机械研磨工艺，节省金属互连版图结构的制程工艺成本。其中，沉积工艺包括原子层沉积工艺、物理气相沉积工艺和化学气相沉积工艺等。
如图5所示，在一些实施例中，第二金属层40包括沿第一方向X延伸且间隔设置的多条第一金属线410和连接区域420。其中，参照图5所示，以图中示出的方位为例，第一方向X为平行于基底10的前侧面的方向。第二金属层40的材料可以包括但不限于铜、钛、钽、钯、镍、铂、钴、钨、锆、钼等。
其中，穿过连接区域420的多条第一金属线410在该连接区域420电连接。连接区域420位于中间区域中的多条第一金属线410的中间位置。并且，连接区域420与后续所形成的第一导电结构相对应。
需要说明的是，多条第一金属线410沿第一方向X间隔设置，可以在完成对第二金属层40顶面的化学机械研磨后，使的第二金属层40的顶面更加平坦化。
当第二金属层40在制备过程中形成一整层金属结构，在对第二金属层40的顶面进行化学机械研磨时，会使得第二金属层40的形貌形成具有凹陷的平面，即，沿第三方向Z的延伸方向，第二金属层40的边缘位置处的厚度大于其中心位置处的厚度，导致第二金属层40顶面的平坦度较差。
由此，在本实施例中，将第二金属层40设计成多条间隔设置的第一金属线410和连接区域420的结构形式，从而将整层结构形式的具有凹陷平面中的凹度平均分配到多条第二金属线410的顶面和连接区域420的顶面上，从而有效改善经化学机械研磨后第二金属层40顶面的平坦度，便于后续制程工序的进行。
其中，在一些实施例中，第一金属线410的排列密度越大，那么在经过化学机械研磨工序后，整个第二金属层40的顶面越趋近于平面，从而提高金属互连版图结构的器件性能和良率。
在一些实施例中，功能层20中的第一孔210在第二金属层40上的正投影位于连接区域420内。由于，连接区域420与后续所形成的第一导电结构相对应，也就是说，第一孔210也与该第一导电结构相对应，例如，第一导电结构由第一孔210穿过，利用第一导电结构将多层金属层中的部分金属层电连接，从而构成一种硅通孔结构，进而在体现硅通孔结构优势的同时，增加了金属互连版图结构的器件性能。
在此需要说明的是，第二金属层40的材料可以与后续所形成的第一导电结构的材料相同，一方面能降低金属互连版图结构的制程工艺的难度，另一方面，也能增加第二金属层40与第一导电结构之间良好的电连接性能。
如图6所示，在一些实施例中，第三金属层50包括沿第二方向Y间隔设置的多条第二金属线510。参照图6所示，以图中示出的方位为例，第二方向Y为垂直于基底10的前侧面的方向。其中，第二方向Y与第一方向X正交。
在本实施例中，沿第二方向Y，多条第二金属线510间隔设置，即，第二金属线510的延伸方向与第一金属线410的延伸方向相互垂直。由此，可以降低金属互连版图结构中各层金属层在形成过程中的内应力，并且还可提高金属互连版图结构整体结构的连接强度，进而提高金属互连版图结构的器件性能。
在此需要说明的是，在一些实施例中，第二方向Y与第一方向X也可以是呈预设角度相交设置，只需第二金属线510的延伸方向与第一金属线410的延伸方向不同即可。
另一方面，将多条第二金属线510沿第二方向Y间隔设置，可以在完成对第三金属层50顶面的化学机械研磨后，使的第三金属层50的顶面更加平坦化。
当第三金属层50在制备过程中形成整层金属结构，在对第三金属层50的顶面进行化学机械研磨时，会使得第三金属层50的形貌形成具有凹陷的平面，即，沿第三方向Z的延伸方向，第三金属层50的边缘位置处的厚度大于其中心位置处的厚度，导致第三金属层50顶面的平坦度较差。
由此，在本实施例中，将第三金属层50设计成多条间隔设置的第二金属线510，从而将整层结构形式的具有凹陷平面中的凹度平均分配到多条第三金属线510的顶面顶面上，从而有效改善经化学机械研磨后第三金属层50顶面的平坦度，便于执行后续制程工序。
需要说的是，第二金属线510的排列密度越大，那么在经过化学机械研磨工序后，整个第三金属层50的顶面越趋近于平面，提高金属互连版图结构的器件性能和良率。其中，第三金属层50的材料可以包括但不限于包括但不限于铜、钛、钽、钯、镍、铂、钴、钨、锆、钼等。
如图5和图6所示，在一个示例中，第二金属层40和第三金属层50的材料相同。选用相同的材料制作上述第二金属层40和第三金属层50，可以在不更换材料的情况下，先后形成，从而降低金属互连版图结构的制作工序。在实施过程中，可以将第二金属层40和第三金属层50的材料均选用金属铜，第二金属层40为了便于后续的第一导电结构的填充形成，从而降低金属互连版图结构的制程工艺的复杂度。
在另一个示例中，第二金属层40和第三金属层50的材料还可以与后续所形成的第一导电结构的材料相同。比如，第二金属层40、第三金属层50和第一导电结构均选用金属铜，从而有效降低金属互连版图结构的制作难度，同时，也能保证并提供上述三者相互之间的导电连接性。
如图1所示，在一些实施例中，金属互连版图结构还包括导电层70。该导电层70位于多层金属层中相邻的金属层之间，以实现多层金属层之间的电连接。
其中，在一些实施例中，导电层70包括第一导电结构710。该第一导电结构710的一端(比如下端)贯穿功能层20、衬底10和多层金属层中的第一金属层30。基于此，第一导电结构710配合第一金属层30、衬底10和功能层20，构成一种硅通孔结构。
而在现有技术中，在形成硅通孔结构的工艺中，于半导体结构的基底中形成的通孔填充导电材料，比如铜、钨、铝等，因导电材料与基底的热膨胀系数相差较大，可能会引起严重的应力效应，从而造成硅通孔结构与其周围的半导体结构之间产生裂缝等问题，大大降低了半导体结构的性能。
因此，在本实施例中，将现有技术中的整根铜柱结构的硅通孔结构，改为本实施例中的第一导电结构710、第一金属层30、衬底10和功能层20的结合形式，从而能有效体现硅通孔结构的优势，提高了该结构的导电连接性，使得后续的金属互连版图结构的质量更轻、功耗更低，提高了金属互连版图结构的器件性能。
如图1所示，在一些实施例中，导电层70还包括第二导电结构720和第三导电结构730。
其中，参照图8所示，第二导电结构720连接第二金属层40和第三金属层50，第二导电结构720用于实现并保证第二金属层40和第三金属层50之间良好的导电性。第三导电结构730连接第三金属层50和第四金属层60，第三导电结构730用于实现并保证第三金属层50和第四金属层60之间良好的导电性。
在此需要说明的是，第二导电结构720可以包括多个按照第一预设规则排布的第一硅通孔结构。第三导电结构730可以包括多个按照第二预设规则排布的第二硅通孔结构。其中，第一预设规则可以与第二预设规则相同，比如，两者均为阵列排布，或者均为圆周阵列排布；或者，第一预设规则与第二预设规则不同。
如图1所示，在一些实施例中，金属互连版图结构还包括绝缘层80。该绝缘层80覆盖在第四金属层60上，其中，沿第三方向Z的相反方向，绝缘层80覆盖并包裹第四金属层60的顶面和侧壁。绝缘层80上具有通孔810，该通孔810内形成与第四金属层60电连接的导电结构90。其中，绝缘层80的材料可以包括但不限于氮化硅、二氧化硅、硼磷硅玻璃等。
在本实施例中，利用绝缘层80可以对第四金属层60进行良好的绝缘保护，从而有效保证第四金属层60的使用性能。
在此需要说明的是，在该金属互连版图结构中，还可以设有多层隔离层，多层隔离层用于隔绝相邻的金属层，或者隔离金属层与功能层。
如图1和图10所示，本公开一示例性的实施例提供了一种半导体结构，该半导体结构包括上述的金属互连版图结构A(参见图10中的虚线框)、第一导电垫100和第二导电垫110。其中，金属互连版图结构A位于第一导电垫100和第二导电垫110之间，并且金属互连版图结构分别与第一导电垫100和第二导电垫110电连接。第一导电垫100可以设置在金属互连版图结构的顶端，或者第一导电垫100设置在金属互连版图结构的底端。
在本实施例中，利用金属互连版图结构与第一导电垫和第二导电垫电连接，从而形成一种硅通孔结构，以实现两个半导体结构(比如芯片、晶圆或裸片等)之间的堆叠连接，构成一种三维堆叠结构，进而使得所形成的半导体结构或三维堆叠结构的质量更轻、功能更低，提高半导体结构的器件性能和良率。
如图1所示，在一些实施例中，半导体结构还包括静电防护圈120。该静电防护圈120位于第一导电垫100的***，并且静电防护圈120与第一导电垫100间隔设置。其中，静电防护圈120可以包括裸铜的接地防护圈，用于保护该半导体结构的器件性能不受干扰。
如图1和图10所示，在一些实施例中，多个半导体结构可以堆叠设置，相邻的半导体结构的导电垫之间通过金属键合连接。
在此需要说明的是，参照图10所示，在半导体结构中可以包括多层金属层，比如金属层M0、金属层M1、金属层M2和金属层M3等。其中，不同的半导体结构中的金属层的层数可以相同，也可以不相同。并且，图10中的标号10可以理解为金属互连版图结构的衬底或者半导体结构中的衬底等。
在一个示例中，位于上方的半导体结构的第一导电垫100与位于下方的半导体结构的第二导电垫之间通过金属键合连接。或者，位于上方的半导体结构的第二导电垫110与位于下方的半导体结构的第一导电垫之间通过金属键合连接。从而形成一种三维堆叠结构，实现多个半导体结构之间在三维方向的高密度的堆叠，进而改善芯片的运行速度和功耗性能。
在本公开的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本公开和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本公开的限制。
可以理解的是，本公开所使用的术语“第一”、“第二”等可在本公开中用于描述各种结构，但这些结构不受这些术语的限制。这些术语仅用于将第一个结构与另一个结构区分。
在一个或多个附图中，相同的元件采用类似的附图标记来表示。为了清楚起见，附图中的多个部分没有按比例绘制。此外，可能未示出某些公知的部分。为了简明起见，可以在一幅图中描述经过数个步骤后获得的结构。在下文中描述了本公开的许多特定的细节，例如器件的结构、材料、尺寸、处理工艺和技术，以便更清楚地理解本公开。但正如本领域技术人员能够理解的那样，可以不按照这些特定的细节来实现本公开。
最后应说明的是：以上各实施例仅用以说明本公开的技术方案，而非对其限制；尽管参照前述各实施例对本公开进行了详细的说明，本领域技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本公开各实施例技术方案的范围。
Claims (16)
1.一种金属互连版图结构，其特征在于，包括：
衬底；
功能层，所述功能层位于衬底上；
多层金属层，所述多层金属层间隔设置于所述衬底上方；
其中，所述多层金属层至少包括两个版图结构不同的金属层。
2.根据权利要求1所述的金属互连版图结构，其特征在于，所述功能层上具有第一孔，所述第一孔的形状包括正多边形。
3.根据权利要求2所述的金属互连版图结构，其特征在于，所述多层金属层包括从下往上依次设置于所述衬底上方的第一金属层、第二金属层、第三金属层和第四金属层。
4.根据权利要求3所述的金属互连版图结构，其特征在于，所述第一金属层和所述第四金属层的版图结构相同；
所述第二金属层和所述第三金属层的版图结构不同。
5.根据权利要求4所述的金属互连版图结构，其特征在于，所述第一金属层和所述第四金属层均为无孔的整层金属层。
6.根据权利要求4所述的金属互连版图结构，其特征在于，所述第一金属层包括层叠设置的钨层和氧化物层，所述氧化物层设在所述钨层远离所述衬底的一侧。
7.根据权利要求3所述的金属互连版图结构，其特征在于，所述第二金属层包括沿第一方向延伸且间隔设置的多条第一金属线和连接区域；
其中，穿过所述连接区域的多条所述第一金属线在该连接区域电连接。
8.根据权利要求7所述的金属互连版图结构，其特征在于，所述功能层中的所述第一孔在所述第二金属层上的正投影位于所述连接区域内。
9.根据权利要求7所述的金属互连版图结构，其特征在于，所述第三金属层包括沿第二方向延伸且间隔设置的多条第二金属线，所述第二方向与所述第一方向正交。
10.根据权利要求3所述的金属互连版图结构，其特征在于，所述第二金属层和所述第三金属层的材料相同。
11.根据权利要求3-10任一项所述的金属互连版图结构，其特征在于，所述金属互连版图结构还包括导电层，所述导电层位于所述多层金属层中相邻的金属层之间，以实现多层金属层之间的电连接；
其中，所述导电层包括第一导电结构，所述第一导电结构贯穿所述功能层、所述衬底和所述多层金属层中的所述第一金属层，且连接于所述第二金属层。
12.根据权利要求11所述的金属互连版图结构，其特征在于，所述导电层还包括第二导电结构和第三导电结构；
其中，所述第二导电结构连接所述第二金属层和所述第三金属层；
所述第三导电结构连接所述第三金属层和所述第四金属层。
13.根据权利要求12所述的金属互连版图结构，其特征在于，所述金属互连版图结构还包括绝缘层，所述绝缘层覆盖所述第四金属层，所述绝缘层具有通孔，在所述通孔内形成与所述第四金属层电连接的导电结构。
14.一种半导体结构，其特征在于，包括如权利要求1-13任一项所述的金属互连版图结构；
所述半导体结构还包括第一导电垫和第二导电垫，所述金属互连版图结构位于所述第一导电垫和第二导电垫之间，且与所述第一导电垫和第二导电垫电连接。
15.根据权利要求14所述的半导体结构，其特征在于，所述半导体结构还包括静电防护圈，所述静电防护圈位于所述第一导电垫的***，且与所述第一导电垫间隔设置。
16.根据权利要求14所述的半导体结构，其特征在于，多个所述半导体结构堆叠设置，相邻的所述半导体结构的导电垫之间通过金属键合连接。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210058162.5A CN116504738A (zh) | 2022-01-19 | 2022-01-19 | 金属互连版图结构及半导体结构 |
| PCT/CN2022/079738 WO2023137839A1 (zh) | 2022-01-19 | 2022-03-08 | 金属互连版图结构及半导体结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210058162.5A CN116504738A (zh) | 2022-01-19 | 2022-01-19 | 金属互连版图结构及半导体结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116504738A true CN116504738A (zh) | 2023-07-28 |
Family
ID=87328974
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210058162.5A Pending CN116504738A (zh) | 2022-01-19 | 2022-01-19 | 金属互连版图结构及半导体结构 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN116504738A (zh) |
| WO (1) | WO2023137839A1 (zh) |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20110045632A (ko) * | 2009-10-27 | 2011-05-04 | 삼성전자주식회사 | 반도체 칩, 스택 모듈 및 메모리 카드 |
| KR102094473B1 (ko) * | 2013-10-15 | 2020-03-27 | 삼성전자주식회사 | Ｔｓｖ 구조를 구비한 집적회로 소자 및 그 제조 방법 |
| CN105514093B (zh) * | 2016-01-22 | 2018-09-18 | 天津大学 | 基于硅通孔技术的半导体电容器及其制造方法、封装结构 |
| US10727205B2 (en) * | 2018-08-15 | 2020-07-28 | Taiwan Semiconductor Manufacturing Co., Ltd. | Hybrid bonding technology for stacking integrated circuits |
-
2022
- 2022-01-19 CN CN202210058162.5A patent/CN116504738A/zh active Pending
- 2022-03-08 WO PCT/CN2022/079738 patent/WO2023137839A1/zh unknown
Also Published As
| Publication number | Publication date |
|---|---|
| WO2023137839A1 (zh) | 2023-07-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20240243085A1 (en) | Conductive barrier direct hybrid bonding | |
| US8970011B2 (en) | Method and structure of forming backside through silicon via connections | |
| KR102318311B1 (ko) | 방열 구조체 | |
| US7420278B2 (en) | Semiconductor device | |
| CN109390305B (zh) | 一种键合晶圆及其制备方法 | |
| US7605470B2 (en) | Dummy patterns and method of manufacture for mechanical strength of low K dielectric materials in copper interconnect structures for semiconductor devices | |
| JP2014517547A (ja) | 集積回路構造、集積回路、および堅牢なｔｓｖ構造を形成する方法 | |
| KR102551751B1 (ko) | 반도체 패키지 | |
| US20230369157A1 (en) | Semiconductor die, manufacturing method thereof, and semiconductor package | |
| US11145573B2 (en) | Semiconductor package including a pad pattern | |
| US20240105619A1 (en) | Semiconductor device and method of manufacture | |
| US20230154910A1 (en) | Semiconductor chip, semiconductor package, and method of manufacturing the same | |
| CN116504738A (zh) | 金属互连版图结构及半导体结构 | |
| US20230402415A1 (en) | Method for manufacturing semiconductor device, and semiconductor device | |
| CN116075927A (zh) | 前段工艺互连结构以及相关联***和方法 | |
| US11842979B2 (en) | Semiconductor device and method of manufacturing the same | |
| US12051683B2 (en) | Semiconductor packages and methods for forming the same | |
| US11646269B2 (en) | Recessed semiconductor devices, and associated systems and methods | |
| US20220359483A1 (en) | Semiconductor packages and methods for forming the same | |
| US12002781B2 (en) | Semiconductor device and method for manufacturing same | |
| CN216749876U (zh) | 半导体结构及半导体封装 | |
| US20140264833A1 (en) | Semiconductor package and method for fabricating the same | |
| CN117794253A (zh) | 一种半导体结构及其制备方法 | |
| KR20240021004A (ko) | 반도체 칩 및 이를 포함하는 반도체 패키지 | |
| KR20240011532A (ko) | 반도체 패키지 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |