CN116500405A - 半导体器件的寿命预测方法、可读存储介质及电子设备 - Google Patents
半导体器件的寿命预测方法、可读存储介质及电子设备 Download PDFInfo
- Publication number
- CN116500405A CN116500405A CN202310475302.3A CN202310475302A CN116500405A CN 116500405 A CN116500405 A CN 116500405A CN 202310475302 A CN202310475302 A CN 202310475302A CN 116500405 A CN116500405 A CN 116500405A
- Authority
- CN
- China
- Prior art keywords
- semiconductor device
- current
- substrate
- ratio
- saturation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 194
- 238000000034 method Methods 0.000 title claims abstract description 42
- 238000003860 storage Methods 0.000 title claims abstract description 19
- 239000000758 substrate Substances 0.000 claims abstract description 96
- 238000012360 testing method Methods 0.000 claims abstract description 52
- 238000004590 computer program Methods 0.000 claims description 18
- 230000001965 increasing effect Effects 0.000 claims description 11
- 238000011161 development Methods 0.000 abstract description 7
- 238000004904 shortening Methods 0.000 abstract description 5
- 239000000969 carrier Substances 0.000 description 11
- 230000005684 electric field Effects 0.000 description 9
- 230000008569 process Effects 0.000 description 8
- 238000010438 heat treatment Methods 0.000 description 6
- 230000008859 change Effects 0.000 description 4
- 239000002784 hot electron Substances 0.000 description 4
- 238000002347 injection Methods 0.000 description 4
- 239000007924 injection Substances 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 229920006395 saturated elastomer Polymers 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 238000010998 test method Methods 0.000 description 2
- 230000004075 alteration Effects 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000013100 final test Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000002035 prolonged effect Effects 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 238000012216 screening Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000010792 warming Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
- G01R31/2642—Testing semiconductor operation lifetime or reliability, e.g. by accelerated life tests
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
本发明提供了一种半导体器件的寿命预测方法、可读存储介质及电子设备，所述半导体器件的寿命预测方法包括：根据半导体器件的使用寿命与所述半导体器件的衬底电流和饱和电流的比值的历史数据，建立寿命预测模型；测试当前半导体器件的衬底电流和饱和电流，并计算所述当前半导体器件的所述衬底电流与所述饱和电流的比值；将所述当前半导体器件的所述衬底电流与所述饱和电流的比值代入所述寿命预测模型中，以计算获得所述当前半导体器件的使用寿命。本发明的技术方案能够快速且准确预估半导体器件的使用寿命，从而缩短半导体器件的开发周期。
Description
技术领域
本发明涉及微电子技术领域，特别涉及一种半导体器件的寿命预测方法、可读存储介质及电子设备。
背景技术
芯片产品的可靠性是芯片的一项关键性的基础性能指标，而半导体器件在正常工作状态下所需要的测试时间长得无法想象，所以一般均会采用加速寿命测试的方法，即根据不同的测试项目，通过增加相关的测试温度和测试应力来缩短测试时间，再通过换算得到半导体器件对于该测试项目在常用条件下的真正寿命。
现有的可靠性测试主要通过加速寿命测试，如图1所示，对半导体器件的加速寿命测试的具体步骤主要包括：首先，准备测试样品，并对测试样品进行初步电性测试，筛除不合格的样品；随后，依照测试样品的性能及测试需求确认测试的应力条件，并记录测试样品的初始电性数值；随后，在高温和应力条件下，对测试样品进行试验，并在整个测试时间的中间时间段记录测试样品的电性数值；随后，循环增加应力，并继续循环对测试样品进行试验，且在测试时间的中间时间段记录测试数据，直至测试样品的电性测试失效；随后，将测试得到的数据进行整理汇总。在上述的可靠性测试中，测试需要的条件较苛刻，且测试过程中需进行阶段读数，使得测试需耗费的时间仍较长，从而拉长了器件的开发周期。
因此，如何快速且准确预估半导体器件的使用寿命，从而缩短半导体器件的开发周期是目前亟需解决的问题。
发明内容
本发明的目的在于提供一种半导体器件的寿命预测方法、可读存储介质及电子设备，能够快速且准确预估半导体器件的使用寿命，从而缩短半导体器件的开发周期。
为解决上述技术问题，本发明提供一种半导体器件的寿命预测方法，包括：
根据半导体器件的使用寿命与所述半导体器件的衬底电流和饱和电流的比值的历史数据，建立寿命预测模型；
测试当前半导体器件的衬底电流和饱和电流，并计算所述当前半导体器件的所述衬底电流与所述饱和电流的比值；
将所述当前半导体器件的所述衬底电流与所述饱和电流的比值代入所述寿命预测模型中，以计算获得所述当前半导体器件的使用寿命。
优选地，所述半导体器件和所述当前半导体器件包括衬底、源极、漏极、栅极层和栅氧层，所述栅氧层形成于所述衬底上，所述栅极层形成于所述栅氧层上，所述源极和所述漏极分别形成于所述栅氧层两侧的所述衬底中。
优选地，测试所述当前半导体器件的衬底电流和饱和电流的步骤包括：
在所述漏极施加电压，且将所述电压逐渐增大，直至所述电压增大至所述当前半导体器件的工作电压时，测试所述当前半导体器件的衬底电流和饱和电流。
优选地，所述源极接地。
优选地，所述寿命预测模型包括：
其中，为半导体器件的使用寿命，/>为半导体器件的衬底电流和饱和电流的比值，m和H均为拟合参数。
优选地，所述衬底电流的流动方向和所述饱和电流的流动方向相反。
优选地，当所述衬底电流与所述饱和电流的比值等于-0.028时，所述半导体器件和所述当前半导体器件的使用寿命为十年。
优选地，当所述衬底电流与所述饱和电流的比值大于-0.028时，所述衬底电流与所述饱和电流的比值越大，则所述半导体器件和所述当前半导体器件的使用寿命越长。
本发明还提供一种可读存储介质，所述可读存储介质内存储有计算机程序，所述计算机程序被一处理器执行时能实现所述的半导体器件的寿命预测方法。
本发明还提供一种电子设备，包括处理器和存储器，所述存储器上存储有计算机程序，所述计算机程序被所述处理器执行时，实现所述的半导体器件的寿命预测方法。
与现有技术相比，本发明的技术方案具有以下有益效果：
1、本发明提供的半导体器件的寿命预测方法，包括：根据半导体器件的使用寿命与所述半导体器件的衬底电流和饱和电流的比值的历史数据，建立寿命预测模型；测试当前半导体器件的衬底电流和饱和电流，并计算所述当前半导体器件的所述衬底电流与所述饱和电流的比值；将所述当前半导体器件的所述衬底电流与所述饱和电流的比值代入所述寿命预测模型中，以计算获得所述当前半导体器件的使用寿命，能够快速且准确预估半导体器件的使用寿命，从而缩短半导体器件的开发周期。
2、本发明提供的可读存储介质，所述可读存储介质内存储有计算机程序，所述计算机程序被一处理器执行时能实现所述的半导体器件的寿命预测方法。
3、本发明提供的电子设备，包括处理器和存储器，所述存储器上存储有计算机程序，所述计算机程序被所述处理器执行时，能够实现所述的半导体器件的寿命预测方法。
附图说明
图1是一种半导体器件的可靠性测试的流程图；
图2是本发明一实施例的半导体器件的寿命预测方法的流程图；
图3是本发明一实施例的半导体器件的结构示意图；
图4是本发明一实施例的半导体器件的使用寿命预测模型图；
图5是本发明一实施例的半导体器件中形成热载流子的原理示意图；
图6是本发明一实施例的在加温测试中不同电压下半导体器件的饱和电流的衰减度随时间变化的趋势图；
图7是本发明一实施例的在加温条件下不同半导体器件的热载流子的寿命随衬底电流和饱和电流比值变化的趋势图；
图8是本发明一实施例的不同半导体器件的衬底电流与饱和电流比值随饱和电流值变化的趋势图。
其中，附图1～图8的附图标记说明如下：
11-衬底；12-栅氧层；13-栅极层；14-源极；15-漏极；16-沟道区。
具体实施方式
为使本发明的目的、优点和特征更加清楚，以下结合附图和具体实施例对本发明提出的半导体器件的寿命预测方法、可读存储介质及电子设备作进一步详细说明。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。此外，附图所展示的结构往往是实际结构的一部分。特别的，各附图需要展示的侧重点不同，有时会采用不同的比例。
本发明一实施例提供一种半导体器件的寿命预测方法，参阅图2，所述半导体器件的寿命预测方法包括：
步骤S1，根据半导体器件的使用寿命与所述半导体器件的衬底电流和饱和电流的比值的历史数据，建立寿命预测模型；
步骤S2，测试当前半导体器件的衬底电流和饱和电流，并计算所述当前半导体器件的所述衬底电流与所述饱和电流的比值；
步骤S3，将所述当前半导体器件的所述衬底电流与所述饱和电流的比值代入所述寿命预测模型中，以计算获得所述当前半导体器件的使用寿命。
下面参阅图3～图8对本实施例提供的半导体器件的寿命预测方法进行详细介绍。
按照步骤S1，根据半导体器件的使用寿命与所述半导体器件的衬底电流和饱和电流的比值的历史数据，建立寿命预测模型。
通过对已经进行了可靠性测试的半导体器件的使用寿命及衬底电流和饱和电流的比值进行统计和拟合，证实了所述半导体器件的使用寿命与所述半导体器件的衬底电流和饱和电流的比值有关。如图4所示，图4为拟合获得的半导体器件的使用寿命预测模型图，半导体器件的使用寿命与衬底电流和饱和电流的比值之间存在线性关系。
优选地，所述寿命预测模型包括：
其中，为所述半导体器件的使用寿命，/>为所述半导体器件的衬底电流和饱和电流的比值，m和H均为拟合参数，且m和H根据所述半导体器件的制造工艺条件不同，会发生变化。
需要说明的是，所述半导体器件的使用寿命与衬底电流和饱和电流的比值的线性关系不仅限于上述的线性关系式，当采用不同的制造工艺制成不同的半导体器件时，半导体器件的使用寿命与衬底电流和饱和电流的比值的线性关系会发生变化。
按照步骤S2，测试当前半导体器件的衬底电流和饱和电流，并计算所述当前半导体器件的所述衬底电流(IB,str)与所述饱和电流(ID,str)的比值。
所述当前半导体器件为未进行可靠性测试的半导体器件。
所述半导体器件和所述当前半导体器件可以包括衬底11、源极14、漏极15、栅极层13和栅氧层12，所述栅氧层12形成于所述衬底11上，所述栅极层13形成于所述栅氧层12上，所述源极14和所述漏极15分别形成于所述栅氧层12两侧的所述衬底11中，且所述栅极层13下方的位于所述源极14和所述漏极15之间的区域为沟道区16。
测试所述当前半导体器件的衬底电流和饱和电流的步骤可以包括：
在所述漏极15施加电压，且将所述电压逐渐增大，直至所述电压增大至所述当前半导体器件的工作电压时，测试所述当前半导体器件的衬底电流和饱和电流。
并且，在所述漏极15施加电压时，所述源极14接地，使得所述源极14与所述漏极15之间形成电压差，进而使得所述源极14与所述漏极15之间产生水平方向(即平行于所述衬底11表面的方向)的电场，即在所述沟道区16产生水平方向的电场，从而产生热载流子效应。
其中，在所述漏极15处施加一个工作电压，电压的强度从0V开始逐渐增大直至所述漏极15处能达到的最大的工作电压，在工作电压增大的过程中，所述源极14和所述漏极15之间会产生电压差，当电压差达到所述当前半导体器件所需要的正常工作电压时，所述沟道区16检测到的电流为饱和电流。
并且，在水平方向上，电场强度最大的位置为所述沟道区16靠近所述漏极115处，所述漏极15附近在所述当前半导体器件达到饱和工作状态下的最大横向电场为：Emax＝(Vds-Vdsat)/ID,str，其中，饱和工作状态指的是所述当前半导体器件达到正常工作电压时的工作状态，Vds指的是能够提供给所述漏极15的最大的工作电压，Vdsat指的是所述沟道区16达到饱和电流时的饱和电压。
并且，当所述沟道区16中的电子获得大于1.5cV的能量时，电离作用可以使得电子与所述当前半导体器件的晶格相碰撞，从而产生电子-空穴对，产生的电子被吸引至所述漏极15，由此增加了所述漏极15处的电流，或者电子在得到足够的能量后进入到所述当前半导体器件的所述栅氧层12，而产生的空穴则进入所述衬底11，从而产生所述衬底电流，除了在所述衬底11中流动的电流，其余所述当前半导体器件的工作电流基本沿虚线G1进行流动。
所述衬底电流的流动方向与所述饱和电流的流动方向相反。
所述热载流子包括：漏端雪崩热载流子(DAHC)、沟道热载流子(CHE)、衬底热载流子(SHE)以及二次产生热电子(SGHE)，具体参阅图5所示。
当所述热载流子为漏端雪崩热载流子时，即(栅极电压VG<漏极电压VD)，所述栅氧层12下的沟道被夹断，所述漏极15附近的电场变得非常高，由所述源极14流出的电子通过这一场区成为热电子，产生碰撞电离，从而形成电子和空穴的栅电流，由于电子和空穴同时参与，将引起室温下半导体器件最严重的退化。
当所述热载流子为沟道热载流子时，即当栅极电压等于漏极电压时(VG＝VD)，源漏电压较高时，所述漏极15附近会形成水平方向的高电场，使得一部分载流子在水平运动中获得足够翻越所述栅氧层12与所述衬底11界面势垒的能量，并幸运地受到垂直方向的弹性散射，从而在所述栅氧层12与所述衬底11之间的界面形成界面态陷阱，而部分载流子被所述栅氧层12陷阱捕获，从而引起半导体器件的退化。
当所述热载流子为衬底热载流子时，此时所述衬底11处为很大的正偏压或负偏压，即衬底电压VB＞＞0，所述衬底11处的漏电流在电场作用下，所述衬底11中的电子被电场拉出并加速向所述沟道区16运动，从而使得部分载流子获得足够能量的载流子能够翻越所述栅氧层12与所述衬底11之间的界面，形成所述栅氧层12陷阱电荷和界面态电荷。
当所述热载流子为二次产生热电子时，二次产生热电子是由二次碰撞电离产生的少子或辐射所致，即所述漏极15附近的高电场区产生光子，诱发了电子-空穴对的产生，而在所述漏极15附近的载流子注入到了所述栅氧层12中。
热载流子的寿命会随着时间的增加发生衰减，尤其在加温测试中，热载流子的衰减变化会随着时间的增加更加明显，且热载流子的衰减会影响所述当前半导体器件内部的电流。如图6所示，图6为加温过程中不同电压下半导体器件的饱和电流的衰减度随时间变化的趋势图，其中，横坐标为时间(s)，纵坐标为半导体器件的饱和电流的衰减度(％)。随着时间的增加，所述当前半导体器件的饱和电流的衰减度也随之增大，而当所述当前半导体器件的饱和电流的衰减度大于10％的时候，此时所述当前半导体器件的性能会发生退化，即所述当前半导体器件将无法继续使用。且当提供给所述当前半导体器件不同的栅极电压和漏极电压时，所述当前半导体器件对应的饱和电流的衰减度随时间变化的趋势也不一样。其中，当VG＝1.6V，VD＝1.6V时，所述当前半导体器件的饱和电流的衰减度随时间变化的拟合曲线的斜率为0.4；当VG＝1.5V，VD＝1.5V时，所述当前半导体器件的饱和电流的衰减度随时间变化的拟合曲线的斜率为0.39；当VG＝1.7V，VD＝1.7V，所述当前半导体器件的饱和电流的衰减度随时间变化的拟合曲线的斜率为0.37。即在Vg＝1.6V，Vd＝1.6V的条件下，所述当前半导体器件的饱和电流的衰减度随时间变化的速度更缓慢，即在此条件下，所述当前半导体器件的使用寿命更长。图6中每个条件下的所述当前半导体器件的饱和电流的衰减度随时间变化的测试都进行了三次，使得最终的测试结果更加准确和稳定。
图7为在加温条件下不同半导体器件的热载流子的寿命随衬底电流和饱和电流比值变化的趋势图，其中，横坐标为热载流子的寿命(年)，纵坐标为半导体器件的衬底电流和所述饱和电流的比值。根据现有的可靠性测试方法，对所述半导体器件进行加温循环测试，并得到在加温条件下不同所述半导体器件的热载流子的寿命，并测试不同所述半导体器件的衬底电流和饱和电流的比值，从而得到在加温条件下不同所述半导体器件的热载流子的寿命随所述衬底电流和所述饱和电流比值变化的趋势图。根据图7所示，当所述衬底电流和所述饱和电流的比值为-0.028的时候，所述半导体器件的热载流子在加温条件下的寿命可以达到0.2年。而根据换算，热载流子在加温条件下0.2年的寿命约等于所述半导体器件10年的使用寿命，即当所述衬底电流和所述饱和电流的比值为-0.028的时候，所述半导体器件的使用寿命可以达到10年。也就是说，当所述当前半导体器件的衬底电流/饱和电流的比值等于-0.028的时候，所述当前半导体器件的使用寿命也可达到十年。且当所述衬底电流与所述饱和电流的比值大于-0.028时，所述衬底电流与所述饱和电流的比值越大，所述半导体器件和所述当前半导体器件的使用寿命越长。
不同的半导体器件具有不同的工作电压，不同的半导体器件对应的衬底电流和饱和电流的比值也不相同。图8为不同半导体器件的衬底电流与饱和电流比值随饱和电流值变化的趋势图，其中，左侧纵坐标为半导体器件的饱和电流值，右侧纵坐标为半导体器件的衬底电流与饱和电流的比值。根据半导体器件的制造工艺，通过改变制作源极和漏极过程中的离子注入工艺时的注入角度，可以得到不同的半导体器件，其对应的饱和电流值以及衬底电流和饱和电流的比值也会不同。在本实施例中，注入工艺时的角度越大，对应产生的半导体器件的饱和电流值以及衬底电流和饱和电流的比值均越大。其中，当注入工艺时的角度等于28度的时候，半导体器件的衬底电流和饱和电流的比值可以达到-0.028。即当注入工艺时的角度大于等于28度的时候，工艺生产的半导体器件的使用寿命至少可达到10年。
在本实施例中，采用所述半导体器件的寿命预测方法的具体步骤可以包括：首先，根据可靠性测试得到的已有的半导体器件的使用寿命与所述半导体器件的衬底电流和饱和电流的比值的历史数据，建立寿命预测模型，证实半导体器件的使用寿命与所述半导体器件的衬底电流和饱和电流的比值有一定的线性关系；随后，提供一待预估使用寿命的当前半导体器件；随后，对所述当前半导体器件的所述漏极15处提供一电压，电压的强度从0V开始缓慢增加，这一过程使得所述源极14与所述漏极15之间产生电压差，从而使得所述源极14与所述漏极15之间能够产生电场，进而产生热载流子效应；随后，当所述漏极15处的电压达到所述当前半导体器件正常工作时的电压，测试所述当前半导体器件的衬底电流和饱和电流，并计算所述衬底电流与所述饱和电流的比值；随后，将所述衬底电流与所述饱和电流的比值代入所述寿命预测模型中，换算得到所述当前半导体器件的使用寿命。
从上述内容可知，通过收集已经做了可靠性测试的半导体器件的使用寿命与所述半导体器件的衬底电流和饱和电流的比值的大量历史数据，建立寿命预测模型，并将待预测使用寿命的当前半导体器件的所述衬底电流与所述饱和电流的比值代入所述寿命预测模型中，即可计算获得所述当前半导体器件的使用寿命，使得所述当前半导体器件无需进行可靠性测试即可预估获得其使用寿命，进而使得当前半导体器件的使用寿命获得的快速且准确预估，从而有效缩短了半导体器件的开发周期。
综上所述，本发明提供的半导体器件的寿命预测方法，包括：根据半导体器件的使用寿命与所述半导体器件的衬底电流和饱和电流的比值的历史数据，建立寿命预测模型；测试当前半导体器件的衬底电流和饱和电流，并计算所述当前半导体器件的所述衬底电流与所述饱和电流的比值；将所述当前半导体器件的所述衬底电流与所述饱和电流的比值代入所述寿命预测模型中，以计算获得所述当前半导体器件的使用寿命，能够快速且准确预估半导体器件的使用寿命，从而缩短半导体器件的开发周期。
本发明还提供一种可读存储介质，所述可读存储介质内存储有计算机程序，所述计算机程序被一处理器执行时能实现所述的半导体器件的寿命预测方法。
下面对本发明提供的可读存储介质进行详细介绍。
所述半导体器件的寿命预测方法具体参见上述介绍，在此不再赘述。
其中，所述计算机程序包括计算机程序代码，所述计算机程序代码可以为源代码形式、对象代码形式、可执行文件或某些中间形式等。这里所描述的计算机程序可以从计算机可读存储介质下载到各个计算/处理设备，或者通过网络、例如因特网、局域网、广域网和/或无线网下载到外部计算机或外部存储设备。
所述可读存储介质可以包括：能够携带所述计算机程序代码的任何实体或装置、介质、U盘、移动硬盘、磁碟、光盘、计算机存储器、只读存储器、随机存取存储器、电载波信号、电信信号以及软件分发介质等。
本发明还提供一种电子设备，包括处理器和存储器，所述存储器上存储有计算机程序，所述计算机程序被所述处理器执行时，实现所述的半导体器件的寿命预测方法。
下面对本发明提供的电子设备进行详细介绍。
所述半导体器件的寿命预测方法具体参见上述介绍，在此不再赘述。
所述处理器可以是通用处理器，包括中央处理器、网络处理器等；还可以是数字信号处理器、专用集成电路、现场可编程门阵列或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件、控制器、微控制器、微处理器或其他电子元件。
所述存储器可以由任何类型的易失性或非易失性存储设备或者它们的组合实现，所述存储器包括：静态随机存储器、电可擦除可编程只读存储器、可擦除可编程只读存储器、可编程只读存储器、只读存储器、磁存储器、快闪存储器、磁盘或光盘。
需要说明的是，上述的存储器中的计算机程序可以通过软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读存储介质中。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的部分可以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，电子设备，或者网络设备等)执行本发明各个实施例方法的全部或部分步骤。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。
Claims (10)
1.一种半导体器件的寿命预测方法，其特征在于，包括：
根据半导体器件的使用寿命与所述半导体器件的衬底电流和饱和电流的比值的历史数据，建立寿命预测模型；
测试当前半导体器件的衬底电流和饱和电流，并计算所述当前半导体器件的所述衬底电流与所述饱和电流的比值；
将所述当前半导体器件的所述衬底电流与所述饱和电流的比值代入所述寿命预测模型中，以计算获得所述当前半导体器件的使用寿命。
2.如权利要求1所述的半导体器件的寿命预测方法，其特征在于，所述半导体器件和所述当前半导体器件包括衬底、源极、漏极、栅极层和栅氧层，所述栅氧层形成于所述衬底上，所述栅极层形成于所述栅氧层上，所述源极和所述漏极分别形成于所述栅氧层两侧的所述衬底中。
3.如权利要求2所述的半导体器件的寿命预测方法，其特征在于，测试所述当前半导体器件的衬底电流和饱和电流的步骤包括：
在所述漏极施加电压，且将所述电压逐渐增大，直至所述电压增大至所述当前半导体器件的工作电压时，测试所述当前半导体器件的衬底电流和饱和电流。
4.如权利要求3所述的半导体器件的寿命预测方法，其特征在于，所述源极接地。
5.如权利要求1所述的半导体器件的寿命预测方法，其特征在于，所述寿命预测模型包括：
其中，为半导体器件的使用寿命，/>为半导体器件的衬底电流和饱和电流的比值，m和H均为拟合参数。
6.如权利要求1所述的半导体器件的寿命预测方法，其特征在于，所述衬底电流的流动方向和所述饱和电流的流动方向相反。
7.如权利要求1所述的半导体器件的寿命预测方法，其特征在于，当所述衬底电流与所述饱和电流的比值等于-0.028时，所述半导体器件和所述当前半导体器件的使用寿命为十年。
8.如权利要求1所述的半导体器件的寿命预测方法，其特征在于，当所述衬底电流与所述饱和电流的比值大于-0.028时，所述衬底电流与所述饱和电流的比值越大，则所述半导体器件和所述当前半导体器件的使用寿命越长。
9.一种可读存储介质，其特征在于，所述可读存储介质内存储有计算机程序，所述计算机程序被一处理器执行时能实现如权利要求1～8中任一项所述的半导体器件的寿命预测方法。
10.一种电子设备，其特征在于，包括处理器和存储器，所述存储器上存储有计算机程序，所述计算机程序被所述处理器执行时，实现如权利要求1～8中任一项所述的半导体器件的寿命预测方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310475302.3A CN116500405A (zh) | 2023-04-27 | 2023-04-27 | 半导体器件的寿命预测方法、可读存储介质及电子设备 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310475302.3A CN116500405A (zh) | 2023-04-27 | 2023-04-27 | 半导体器件的寿命预测方法、可读存储介质及电子设备 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116500405A true CN116500405A (zh) | 2023-07-28 |
Family
ID=87324374
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310475302.3A Pending CN116500405A (zh) | 2023-04-27 | 2023-04-27 | 半导体器件的寿命预测方法、可读存储介质及电子设备 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116500405A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116991646A (zh) * | 2023-09-27 | 2023-11-03 | 致真存储(北京)科技有限公司 | 磁存储器寿命预测方法、装置、电子设备及存储介质 |
-
2023
- 2023-04-27 CN CN202310475302.3A patent/CN116500405A/zh active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116991646A (zh) * | 2023-09-27 | 2023-11-03 | 致真存储(北京)科技有限公司 | 磁存储器寿命预测方法、装置、电子设备及存储介质 |
| CN116991646B (zh) * | 2023-09-27 | 2023-12-29 | 致真存储(北京)科技有限公司 | 磁存储器寿命预测方法、装置、电子设备及存储介质 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Ghetti et al. | Comprehensive analysis of random telegraph noise instability and its scaling in deca–nanometer flash memories | |
| Larcher | Statistical simulation of leakage currents in MOS and flash memory devices with a new multiphonon trap-assisted tunneling model | |
| US7579859B2 (en) | Method for determining time dependent dielectric breakdown | |
| Miccoli et al. | Threshold-voltage instability due to damage recovery in nanoscale NAND Flash memories | |
| US7859289B2 (en) | Method for measuring interface traps in thin gate oxide MOSFETS | |
| DE69229673T2 (de) | Verfahren zur Bewertung des Gatteroxids nicht-flüchtiger EPROM, EEPROM und flash-EEPROM-Speicher | |
| CN116500405A (zh) | 半导体器件的寿命预测方法、可读存储介质及电子设备 | |
| Resnati et al. | Cycling-induced charge trapping/detrapping in Flash memories—Part I: Experimental evidence | |
| Ang et al. | A unified model for the self-limiting hot-carrier degradation in LDD n-MOSFETs | |
| CN101303390A (zh) | 一种判断mos器件性能退化的方法 | |
| CN117289105B (zh) | 一种超结功率mos器件抗辐照性能测试方法及*** | |
| Resnati et al. | Cycling-induced charge trapping/detrapping in Flash memories—Part II: Modeling | |
| Hemink et al. | Trapped hole enhanced stress induced leakage currents in NAND EEPROM tunnel oxides | |
| Modelli et al. | Advanced flash memory reliability | |
| Miki et al. | Quantitative analysis of random telegraph signals as fluctuations of threshold voltages in scaled flash memory cells | |
| Liu et al. | A radiation-hardened Sense-Switch pFLASH cell for FPGA | |
| US6825684B1 (en) | Hot carrier oxide qualification method | |
| Subirats et al. | In depth analysis of post-program VT instability after electrical stress in 3D SONOS memories | |
| Fischer et al. | Bias and temperature dependence of homogeneous hot-electron injection from silicon into silicon dioxide at low voltages | |
| Ielmini et al. | Defect generation statistics in thin gate oxides | |
| Dumin et al. | Correlation of the decay of tunneling currents with trap generation inside thin oxides | |
| Scheick et al. | Current leakage evolution in partially gate ruptured power MOSFETs | |
| Sikora et al. | Technologies and reliability of modern embedded flash cells | |
| Busatto et al. | Single-event effects in power MOSFETs during heavy ion irradiations performed after gamma-ray degradation | |
| US6856160B1 (en) | Maximum VCC calculation method for hot carrier qualification |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |