CN116469831A - 半导体结构及其制备方法 - Google Patents

半导体结构及其制备方法 Download PDF

Info

Publication number
CN116469831A
CN116469831A CN202210031093.9A CN202210031093A CN116469831A CN 116469831 A CN116469831 A CN 116469831A CN 202210031093 A CN202210031093 A CN 202210031093A CN 116469831 A CN116469831 A CN 116469831A
Authority
CN
China
Prior art keywords
layer
substrate
hole
conductive
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210031093.9A
Other languages
English (en)
Inventor
高远皓
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN202210031093.9A priority Critical patent/CN116469831A/zh
Priority to PCT/CN2022/083040 priority patent/WO2023134019A1/zh
Priority to US18/320,235 priority patent/US20230307354A1/en
Publication of CN116469831A publication Critical patent/CN116469831A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76811—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving multiple stacked pre-patterned masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明涉及一种半导体结构及其制备方法。该制备方法包括提供基底；于所述基底内形成环形牺牲阻挡层；于所述基底内形成刻蚀孔，所述刻蚀孔位于所述环形牺牲阻挡层内侧；去除所述环形牺牲阻挡层，以得到互连孔，所述互连孔上部的宽度大于所述互连孔下部的宽度。本发明提供的半导体结构的制备方法，将互连孔上部的宽度设置为大于下部的宽度，这样的互连孔在后续工艺中进行导电层填充时可以避免提前封口，从而得到无孔洞的导电结构。

Description

半导体结构及其制备方法
技术领域
本申请涉及半导体技术领域，特别是涉及一种半导体结构及其制备方法。
背景技术
TSV(Through Silicon Via，硅通孔)技术是一项高密度封装技术，正在逐渐取代目前工艺比较成熟的引线键合技术，被认为是***封装技术。硅通孔技术可以通过垂直互连有效缩短芯片间互连线的长度，减小信号延迟，从而提高电子***的信号传输性能和工作频率，增加宽带和实现器件集成的小型化，是未来半导体技术发展的重要方向。
目前，三维封装技术普遍使用硅通孔技术实现芯片与芯片间互联；硅通孔技术通过铜、钨、多晶硅等导电物质的填充，实现硅通孔的垂直电气互连，可以将信号从芯片的一面传导至芯片的另一面，并通过结合芯片堆叠技术，实现多层芯片的三维集成。
然而，在对高深宽比孔洞进行金属填充时，存在到达角度的问题；孔洞边缘处由于角度小，金属沉积速度快，导致孔洞提前封口，孔洞内存在空洞问题。
发明内容
基于此，有必要针对上述现有技术中的不足之处，提供一种半导体结构及其制备方法。
为了实现上述目的，一方面，本发明提供一种半导体结构的制备方法，包括：
提供基底；
于所述基底内形成环形牺牲阻挡层；
于所述基底内形成刻蚀孔，所述刻蚀孔位于所述环形牺牲阻挡层内侧；
去除所述环形牺牲阻挡层，以得到互连孔，所述互连孔上部的宽度大于所述互连孔下部的宽度。
在其中一个实施例中，所述基底包括衬底及位于所述衬底表面的介质层；所述于所述基底内形成环形牺牲阻挡层，包括：
于所述介质层的表面形成第一图形化掩膜层，所述第一图形化掩膜层内具有环形开口，所述环形开口定义出所述环形槽的形状及位置；
基于所述第一图形化掩膜层刻蚀所述介质层，以于所述介质层内形成所述环形槽；
去除所述第一图形化掩膜层；
于所述介质层的表面形成牺牲材料层，所述牺牲材料层填满所述环形槽且覆盖所述介质层的表面；
去除覆盖所述介质层表面的所述牺牲材料层，保留于所述环形凹槽内的所述牺牲材料层即为所述环形牺牲阻挡层。
在其中一个实施例中，所述于所述基底内形成刻蚀孔，包括：
于所述介质层的表面形成第二图形化掩膜层，所述第二图形化掩膜层内具有开口图形，所述开口图形暴露出所述环形牺牲阻挡层及所述环形牺牲阻挡层内侧的所述介质层；
基于所述第二图形化掩膜层刻蚀所述基底，以形成所述刻蚀孔；
去除所述第二图形化掩膜层。
在其中一个实施例中，所述互连孔上部的侧壁为倾斜侧壁。
在其中一个实施例中，所述互连孔上部的侧壁与所述基底上表面的夹角为60°～80°。
在其中一个实施例中，所述去除所述环形牺牲阻挡层，以得到互连孔之后，还包括：
于所述互连孔内形成导电结构，所述导电结构填满所述互连孔。
在其中一个实施例中，所述于所述互连孔内形成导电结构之前，还包括：
至少于所述互连孔的侧壁及底部形成垫氧层；所述导电结构位于所述垫氧层的表面。
在其中一个实施例中，所述于所述互连孔内形成所述导电结构之后，还包括：
对所述基底进行背面减薄，直至暴露出所述导电结构，以形成导电互连结构。
在其中一个实施例中，所述垫氧层还位于所述基底的表面；所述于所述互连孔内形成导电结构，包括：
于所述垫氧层的表面形成籽晶材料层；
于所述籽晶材料层的表面形成导电材料层，所述导电材料层填满所述互连孔；
去除位于所述基底上的所述导电材料层及位于所述基底上的籽晶材料层，以得到位于所述互连孔内的籽晶层及导电层，所述籽晶层与所述导电层共同构成所述导电结构。
另一方面，本发明还提供一种半导体结构，所述半导体结构包括：
基底；
互连孔，位于所述基底内，所述互连孔上部的宽度大于所述互连孔下部的宽度。
在其中一个实施例中，所述基底包括：衬底及位于所述衬底表面的介质层；所述互连孔贯穿所述介质层并延伸至所述衬底内。
在其中一个实施例中，所述互连孔上部的侧壁为倾斜侧壁。
在其中一个实施例中，所述互连孔上部的侧壁与所述基底上表面的夹角为60°～80°。
在其中一个实施例中，所述半导体结构还包括：导电结构，所述导电结构填满所述互连孔。
在其中一个实施例中，所述半导体结构还包括垫氧层，所述垫氧层至少位于所述导电结构与所述基底之间。
在其中一个实施例中，所述导电结构包括：
籽晶层，位于所述垫氧层的表面；
导电层，位于所述籽晶层的表面，且填满所述互连孔。
在其中一个实施例中，所述导电结构贯穿所述基底。
本发明的半导体结构及其制备方法具有如下有益效果：
本发明提供的半导体结构的制备方法，将互连孔上部的宽度设置为大于下部的宽度，这样的互连孔在后续工艺中进行导电层填充时可以避免提前封口，从而得到无孔洞的导电结构。
本发明提供的半导体结构，具有上部宽度大于下部宽度的互连孔，这样的互连孔可以在后续工艺中进行导电层填充时可以避免提前封口，从而得到无孔洞的导电结构。
附图说明
为了更清楚地说明本申请实施例或传统技术中的技术方案，下面将对实施例或传统技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1中的(a)图为一种半导体结构的截面结构示意图，图2中的(b)图为图1中(a)图所示的结构在进行金属填充时的截面结构示意图，图1中的(c)图为图1中(a)图所示的结构进行金属填充后所得结构的截面结构示意图；
图2中的(a)图为一种半导体结构的截面结构示意图，图2中的(b)图为去除图2中(a)图所示的结构中的掩膜层之后所得结构的截面结构示意图，图2中的(c)图为于图2中(b)图所示的结构中的孔洞内沉积金属材料层后所得结构的截面结构示意图，图2中的(d)图为去除图2中(c)图所示的结构中介质层上的金属材料层后所得结构的截面结构示意图；
图3为本申请其中一个实施例提供的半导体结构的制备方法的流程图；
图4为本申请其中一个实施例提供的半导体结构的制备方法中，步骤S201所得结构的截面结构示意图；
图5为本申请其中一个实施例提供的半导体结构的制备方法中，步骤S20的流程图；
图6为本申请其中一个实施例提供的半导体结构的制备方法中，步骤S203所得结构的截面结构示意图；
图7为本申请其中一个实施例提供的半导体结构的制备方法中，步骤S204所得结构的截面结构示意图；
图8为本申请其中一个实施例提供的半导体结构的制备方法中，步骤S205所得结构的截面结构示意图；
图9为本申请其中一个实施例提供的半导体结构的制备方法中，步骤S30的流程图；
图10为本申请其中一个实施例提供的半导体结构的制备方法中，步骤S302所得结构的截面结构示意图；
图11为本申请其中一个实施例提供的半导体结构的制备方法中，步骤S303所得结构的截面结构示意图；
图12为本申请其中一个实施例提供的半导体结构的制备方法中，步骤S40所得结构的截面结构示意图；
图13为本申请其中一个实施例提供的半导体结构的制备方法中，步骤S60的流程图；
图14为本申请其中一个实施例提供的半导体结构的制备方法中，步骤S602所得结构的截面结构示意图；
图15为本申请其中一个实施例提供的半导体结构的制备方法中，步骤S603所得结构的截面结构示意图；图15亦为本申请另一实施例中提供的半导体结构的截面结构示意图。
附图标记说明：
10'、基底；101'、衬底；102'、介质层；103'、掩膜层；20'、孔洞；30'、金属材料层；40'、空洞；50'、金属层；60'、籽晶层；10、基底；101、衬底；102、介质层；20、环形牺牲阻挡层；201、第一图形化掩膜层；202、环形开口；203、环形槽；204、牺牲材料层；30、刻蚀孔；301、第二图形化掩膜层；40、互连孔；50、垫氧层；60、导电结构；601、籽晶材料层；602、导电材料层；603、籽晶层；604、导电层。
具体实施方式
为了便于理解本申请，下面将参照相关附图对本申请进行更全面的描述。附图中给出了本申请的首选实施例。但是，本申请可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本申请的公开内容更加透彻全面。
除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本申请。
应当明白，当元件或层被称为位于其它元件或层上时，其可以直接地在其它元件或层上，或者可以存在居间的元件或层。应当明白，尽管可使用术语第一、第二等描述各种元件、部件、区、层、掺杂类型和/或部分，这些元件、部件、区、层、掺杂类型和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层、掺杂类型或部分与另一个元件、部件、区、层、掺杂类型或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层、掺杂类型或部分可表示为第二元件、部件、区、层或部分；举例来说，可以将第一图形化掩膜层称为第二图形化掩膜层，且类似地，可以将第二图形化掩膜层称为第一图形化掩膜层；第一图形化掩膜层与第二图形化掩膜层为不同的图形化掩膜层。
应当明白，除了图中所示的取向以外，空间关系术语还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。此外，器件也可以包括另外地取向(譬如，旋转90度或其它取向)，并且在此使用的空间描述语相应地被解释。
在此使用时，单数形式的“一”、“一个”和“所述/该”也可以包括复数形式，除非上下文清楚指出另外的方式。还应明白，当术语“组成”和/或“包括”在该说明书中使用时，可以确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。同时，在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
这里参考作为本发明的理想实施例(和中间结构)的示意图的横截面图来描述发明的实施例，这样可以预期由于例如制造技术和/或容差导致的所示形状的变化。因此，本发明的实施例不应当局限于在此所示的区的特定形状，而是包括由于例如制造技术导致的形状偏差。因此，图中显示的区实质上是示意性的，它们的形状并不表示器件的区的实际形状，且并不限定本发明的范围。
目前，三维封装技术普遍使用硅通孔技术实现芯片与芯片间互联；硅通孔技术通过铜、钨、多晶硅等导电物质的填充，实现硅通孔的垂直电气互连，可以将信号从芯片的一面传导至芯片的另一面，并通过结合芯片堆叠技术，实现多层芯片的三维集成。
然而，在对高深宽比孔洞进行金属填充时，存在到达角度的问题；孔洞边缘处由于角度小，金属沉积速度快，导致孔洞提前封口，孔洞内存在空洞问题。以对如图1中(a)图所示的结构进行金属填充为例，该结构包括衬底101'、位于衬底101'表面的介质层102'，以及贯穿介质层102'并延伸至衬底101'内的孔洞20'，且该孔洞20'具有高深宽比；如图1中(b)图所示，于孔洞20'内沉积金属材料层30'时，由于孔洞20'边缘处的角度小，金属材料层30'的沉积速度快，导致孔洞20'提前封口；如图1中(c)图所示，孔洞20'内存在空洞40'。
更具体的，以对如图2中(a)图所示的结构进行金属填充为例，该结构中的孔洞20'是基于介质层102'表面的掩膜层103'而形成的，如图2中(b)图所示的步骤为去除掩膜层103'的步骤；如图2中(c)图所示，于孔洞20'内沉积金属材料层30'时，由于孔洞20'边缘处的角度小，金属材料层30'的沉积速度快，导致孔洞20'提前封口，孔洞20'内存在空洞40'；如图2中(d)图所示的步骤为去除掩膜层103'的步骤为去除位于介质层102'上的金属材料层30'，以得到位于孔洞20'内的金属层40'；所得结构中还可能具有籽晶层60'。
针对上述现有技术中的不足之处，本发明根据一些实施例，提供一种半导体结构的制备方法。请参阅图3，该制备方法可以包括如下步骤：
S10：提供基底。
S20：于基底内形成环形牺牲阻挡层。
S30：于基底内形成刻蚀孔，该刻蚀孔位于环形牺牲阻挡层内侧。
S40：去除环形牺牲阻挡层，以得到互连孔，该互连孔上部的宽度大于互连孔下部的宽度。
上述实施例提供的半导体结构的制备方法，将互连孔上部的宽度设置为大于下部的宽度，这样的互连孔在后续工艺中进行导电层填充时可以避免提前封口，从而得到无孔洞的导电结构。
在步骤S10中，请参阅图4，基底10可以包括衬底101及位于衬底101表面的介质层102。其中，衬底101可以包括但不仅限于硅衬底、蓝宝石衬底、玻璃衬底、碳化硅衬底、氮化镓衬底或砷化镓衬底等等中的任一种；介质层102可以包括但不仅限于氧化层，譬如氧化硅层。
在其中一个实施例中，衬底101包括硅衬底，介质层102包括氧化硅层。
氧化硅层生长容易，且稳定，与硅衬底具有理想的界面特性；同时，氧化硅层与硅衬底之间具有非常好的选择腐蚀比率。
对于步骤S20，请参阅图5，在其中一个实施例中，步骤S20可以包括如下步骤：
S201：如图4所示，于介质层102的表面形成第一图形化掩膜层201，第一图形化掩膜层201内具有环形开口202，环形开口202定义出环形槽203的形状及位置。
S202：如图6所示，基于第一图形化掩膜层201刻蚀介质层102，以于介质层102内形成环形槽203。
S203：如图6所示，去除第一图形化掩膜层201。
S204：如图7所示，于介质层102的表面形成牺牲材料层204，牺牲材料层204填满环形槽203且覆盖介质层102的表面。
S205：如图8所示，去除覆盖介质层102表面的牺牲材料层204，保留于环形槽203内的牺牲材料层204即为环形牺牲阻挡层20。
对于步骤S30，请参阅图9，在其中一个实施例中，步骤S30可以包括如下步骤：
S301：如图10所示，于介质层102的表面形成第二图形化掩膜层301，第二图形化掩膜层301内具有开口图形(图10中未示出)，该开口图形暴露出环形牺牲阻挡层20及环形牺牲阻挡层20内侧的介质层102。
S302：如图10所示，基于第二图形化掩膜层301刻蚀基底10，以形成刻蚀孔30。
S303：如图11所示，去除第二图形化掩膜层301。
对于步骤S40，如图12所示，去除环形牺牲阻挡层20，以得到互连孔40；具体的，互连孔40上部的宽度大于互连孔40下部的宽度。
本申请对于互连孔40上部宽度大于下部宽度的实现方式并不做具体限定，互连孔40上部的侧壁可以包括但不限于倾斜侧壁、弧形侧壁或锯齿形侧壁等等。
在其中一个实施例中，互连孔40上部的侧壁为倾斜侧壁。
上述实施例提供的半导体结构的制备方法，将互连孔40上部的侧壁设定为倾斜侧壁，使得互连孔40边缘的到达角度较大，更利于形成无孔洞的互连结构。
可以理解，本申请对于倾斜侧壁的倾斜角度并不做具体限定；在其中一个实施例中，互连孔40上部的侧壁与基底10上表面的夹角为60°～80°，譬如可以是60°、65°、70°、75°或80°等等；需要说明的是，上述数据仅作为示例，在实际实施例中倾斜侧壁的倾斜角度并不以上述数据为限。
在其中一个实施例中，请继续参阅图3，该制备方法在步骤S40之后还可以包括如下步骤：
S60：于互连孔40内形成导电结构60，导电结构60填满互连孔40。
在其中一个实施例中，请继续参阅图3，该制备方法在步骤S60之前还可以包括如下步骤：
S50：如图12所示，至少于互连孔40的侧壁及底部形成垫氧层50；在此基础上，导电结构60可以位于垫氧层50的表面。
上述实施例提供的半导体结构的制备方法，于互连孔40的侧壁及底部形成垫氧层50，垫氧层50能够在在后续工艺中对基底10的表面起到保护作用，避免基底10表面受到刻蚀工艺的损伤；同时，垫氧层50还可以在后续膜层和基底10之间起到隔离作用，避免后续膜层与基底10表面直接接触，从而为后续膜层的形成提供良好的表面，减少基底10内位错缺陷的产生。
本申请对于垫氧层50的材质和结构并不做具体限定，垫氧层50可以包括但不仅限于氧化层，譬如氧化硅层；并且，本申请对于垫氧层50的形成方式亦不做具体限定，形成垫氧层50的方式可以包括但不限于化学气相沉积、物理气相沉积、原子层沉积或热氧化法等等。
对于步骤S60，如图13所示，在其中一个实施例中，步骤S60可以包括如下步骤：
S601：如图14所示，于垫氧层50的表面形成籽晶材料层601。
S602：如图14所示，于籽晶材料层601的表面形成导电材料层602，导电材料层602填满互连孔40。
S603：如图15所示，去除位于基底10上的导电材料层602及位于基底10上的籽晶材料层601，以得到位于互连孔40内的籽晶层603及导电层604；籽晶层603与导电层604共同构成导电结构60。
可以理解，本申请对于导电材料层602及导电层604的材质均不做具体限定；导电材料层602及导电层604的材质均可以包括但不限于铂(Pt)、金(Au)、铜(Cu)、钛(Ti)或钨(W)等等中的一种或几种。在其中一个实施例中，导电材料层602包括铜层，在此基础上，导电层604也包括铜层；选用铜作为导电材料不仅能够降低成本，而且能够很好地与现有工艺相兼容，进而简化工艺过程。
在其中一个实施例中，该制备方法在步骤S60之后，还可以包括对基底10进行背面减薄的步骤；可以对基底10进行背面减薄，直至暴露出导电结构60，以形成导电互连结构。
应该理解的是，虽然图3、图5、图9及图13的流程图中的各个步骤按照箭头的指示依次显示，但是这些步骤并不是必然按照箭头指示的顺序依次执行。除非本文中有明确的说明，这些步骤的执行并没有严格的顺序限制，这些步骤可以以其它的顺序执行。而且，图3、图5、图9及图13中的至少一部分步骤可以包括多个步骤或者多个阶段，这些步骤或者阶段并不必然是在同一时刻执行完成，而是可以在不同的时刻执行，这些步骤或者阶段的执行顺序也不必然是依次进行，而是可以与其它步骤或者其它步骤中的步骤或者阶段的至少一部分轮流或者交替地执行。
基于同样的发明构思，本发明还根据一些实施例，提供一种半导体结构。请继续参阅图15，该半导体结构可以包括基底10及互连孔40(图15中未标示出)。
具体的，互连孔40位于基底10内，互连孔40上部的宽度大于互连孔40下部的宽度。
于上述实施例提供的半导体结构中，互连孔上部的宽度大于下部的宽度，这样的互连孔在后续工艺中进行导电层填充时可以避免提前封口，从而得到无孔洞的导电结构。
本申请对于互连孔40上部宽度大于下部宽度的实现方式并不做具体限定，互连孔40上部的侧壁可以包括但不限于倾斜侧壁、弧形侧壁或锯齿形侧壁等等。
在其中一个实施例中，如图15所示，互连孔40上部的侧壁为倾斜侧壁。
于上述实施例提供的半导体结构中，互连孔40上部的侧壁设定为倾斜侧壁，这样互连孔40边缘的到达角度较大，更利于形成无孔洞的互连结构。
可以理解，本申请对于倾斜侧壁的倾斜角度并不做具体限定；在其中一个实施例中，互连孔40上部的侧壁与基底10上表面的夹角为60°～80°，譬如可以是60°、65°、70°、75°或80°等等；需要说明的是，上述数据仅作为示例，在实际实施例中倾斜侧壁的倾斜角度并不以上述数据为限。
在其中一个实施例中，如图15所示，基底10可以包括衬底101及位于衬底101表面的介质层102；在此基础上，互连孔40可以贯穿介质层102并延伸至衬底101内。
在其中一个实施例中，如图15所示，该半导体结构还可以包括导电结构60；具体的，导电结构60填满互连孔40。
可选的，在一些示例中，导电结构60可以贯穿基底10，以形成导电互连结构。
对于导电结构60，请继续参阅图15，在其中一个实施例中，导电结构60可以包括籽晶层603及导电层604。
具体的，籽晶层603位于垫氧层50的表面；导电层604位于籽晶层603的表面，且填满互连孔40。
可以理解，本申请对于导电层604的材质并不做具体限定；导电层604的材质可以包括但不限于铂(Pt)、金(Au)、铜(Cu)、钛(Ti)或钨(W)等等中的一种或几种。在其中一个实施例中，导电层604包括铜层；选用铜作为导电材料不仅能够降低成本，而且能够很好地与现有工艺相兼容，进而简化工艺过程。
在其中一个实施例中，如图15所示，该半导体结构还可以包括垫氧层50；具体的，垫氧层50至少位于导电结构60与基底10之间。
于上述实施例提供的半导体结构中，导电结构60与基底10之间具有垫氧层50，垫氧层50能够在在后续工艺中对基底10的表面起到保护作用，避免基底10表面受到刻蚀工艺的损伤；同时，垫氧层50还可以在后续膜层和基底10之间起到隔离作用，避免后续膜层与基底10表面直接接触，从而为后续膜层的形成提供良好的表面，减少基底10内位错缺陷的产生。
本申请对于垫氧层50的材质和结构并不做具体限定，垫氧层50可以包括但不仅限于氧化层，譬如氧化硅层、氮化硅层。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对申请专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请专利的保护范围应以所附权利要求为准。

Claims (17)

1.一种半导体结构的制备方法，其特征在于，包括：
提供基底；
于所述基底内形成环形牺牲阻挡层；
于所述基底内形成刻蚀孔，所述刻蚀孔位于所述环形牺牲阻挡层内侧；
去除所述环形牺牲阻挡层，以得到互连孔，所述互连孔上部的宽度大于所述互连孔下部的宽度。
2.根据权利要求1所述的半导体结构的制备方法，其特征在于，所述基底包括衬底及位于所述衬底表面的介质层；所述于所述基底内形成环形牺牲阻挡层，包括：
于所述介质层的表面形成第一图形化掩膜层，所述第一图形化掩膜层内具有环形开口，所述环形开口定义出所述环形槽的形状及位置；
基于所述第一图形化掩膜层刻蚀所述介质层，以于所述介质层内形成所述环形槽；
去除所述第一图形化掩膜层；
于所述介质层的表面形成牺牲材料层，所述牺牲材料层填满所述环形槽且覆盖所述介质层的表面；
去除覆盖所述介质层表面的所述牺牲材料层，保留于所述环形凹槽内的所述牺牲材料层即为所述环形牺牲阻挡层。
3.根据权利要求2所述的半导体结构的制备方法，其特征在于，所述于所述基底内形成刻蚀孔，包括：
于所述介质层的表面形成第二图形化掩膜层，所述第二图形化掩膜层内具有开口图形，所述开口图形暴露出所述环形牺牲阻挡层及所述环形牺牲阻挡层内侧的所述介质层；
基于所述第二图形化掩膜层刻蚀所述基底，以形成所述刻蚀孔；
去除所述第二图形化掩膜层。
4.根据权利要求1所述的半导体结构的制备方法，其特征在于，所述互连孔上部的侧壁为倾斜侧壁。
5.根据权利要求4所述的半导体结构的制备方法，其特征在于，所述互连孔上部的侧壁与所述基底上表面的夹角为60°～80°。
6.根据权利要求1至5中任一项所述的半导体结构的制备方法，其特征在于，所述去除所述环形牺牲阻挡层，以得到互连孔之后，还包括：
于所述互连孔内形成导电结构，所述导电结构填满所述互连孔。
7.根据权利要求6所述的半导体结构的制备方法，其特征在于，所述于所述互连孔内形成导电结构之前，还包括：
至少于所述互连孔的侧壁及底部形成垫氧层；所述导电结构位于所述垫氧层的表面。
8.根据权利要求7所述的半导体结构的制备方法，其特征在于，所述于所述互连孔内形成所述导电结构之后，还包括：
对所述基底进行背面减薄，直至暴露出所述导电结构，以形成导电互连结构。
9.根据权利要求7所述的半导体结构的制备方法，其特征在于，所述垫氧层还位于所述基底的表面；所述于所述互连孔内形成导电结构，包括：
于所述垫氧层的表面形成籽晶材料层；
于所述籽晶材料层的表面形成导电材料层，所述导电材料层填满所述互连孔；
去除位于所述基底上的所述导电材料层及位于所述基底上的籽晶材料层，以得到位于所述互连孔内的籽晶层及导电层，所述籽晶层与所述导电层共同构成所述导电结构。
10.一种半导体结构，其特征在于，所述半导体结构包括：
基底；
互连孔，位于所述基底内，所述互连孔上部的宽度大于所述互连孔下部的宽度。
11.根据权利要求10所述的半导体结构，其特征在于，所述基底包括：衬底及位于所述衬底表面的介质层；所述互连孔贯穿所述介质层并延伸至所述衬底内。
12.根据权利要求10所述的半导体结构，其特征在于，所述互连孔上部的侧壁为倾斜侧壁。
13.根据权利要求10所述的半导体结构，其特征在于，所述互连孔上部的侧壁与所述基底上表面的夹角为60°～80°。
14.根据权利要求10至13中任一项所述的半导体结构，其特征在于，还包括：导电结构，所述导电结构填满所述互连孔。
15.根据权利要求14所述的半导体结构，其特征在于，还包括垫氧层，所述垫氧层至少位于所述导电结构与所述基底之间。
16.根据权利要求15所述的半导体结构，其特征在于，所述导电结构包括：
籽晶层，位于所述垫氧层的表面；
导电层，位于所述籽晶层的表面，且填满所述互连孔。
17.根据权利要求15所述的半导体结构，其特征在于，所述导电结构贯穿所述基底。
CN202210031093.9A 2022-01-12 2022-01-12 半导体结构及其制备方法 Pending CN116469831A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202210031093.9A CN116469831A (zh) 2022-01-12 2022-01-12 半导体结构及其制备方法
PCT/CN2022/083040 WO2023134019A1 (zh) 2022-01-12 2022-03-25 半导体结构及其制备方法
US18/320,235 US20230307354A1 (en) 2022-01-12 2023-05-19 Semiconductor structure and method for manufacturing same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210031093.9A CN116469831A (zh) 2022-01-12 2022-01-12 半导体结构及其制备方法

Publications (1)

Publication Number Publication Date
CN116469831A true CN116469831A (zh) 2023-07-21

Family

ID=87181158

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210031093.9A Pending CN116469831A (zh) 2022-01-12 2022-01-12 半导体结构及其制备方法

Country Status (3)

Country Link
US (1) US20230307354A1 (zh)
CN (1) CN116469831A (zh)
WO (1) WO2023134019A1 (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100833421B1 (ko) * 2002-06-25 2008-05-29 매그나칩 반도체 유한회사 반도체 소자의 층간 절연막 식각 방법
JP2005203672A (ja) * 2004-01-19 2005-07-28 Sony Corp 半導体装置の製造方法
US7056821B2 (en) * 2004-08-17 2006-06-06 Taiwan Semiconductor Manufacturing Co., Ltd. Method for manufacturing dual damascene structure with a trench formed first
US10332787B2 (en) * 2017-06-27 2019-06-25 Taiwan Semiconductor Manufacturing Co., Ltd. Formation method of interconnection structure of semiconductor device

Also Published As

Publication number Publication date
US20230307354A1 (en) 2023-09-28
WO2023134019A1 (zh) 2023-07-20

Similar Documents

Publication Publication Date Title
CN108667437B (zh) 一种薄膜体声波谐振器及其制造方法和电子装置
CN102543829B (zh) 浅沟槽隔离和穿透基板通孔于集成电路设计之内的整合
US7453150B1 (en) Three-dimensional face-to-face integration assembly
TWI420590B (zh) 積體電路結構與其形成方法
KR101767654B1 (ko) 에어 갭 절연 구조를 갖는 관통전극을 구비한 반도체 소자 및 그 제조방법
US7419906B2 (en) Method for manufacturing a through conductor
US7919834B2 (en) Edge seal for thru-silicon-via technology
CN111293079B (zh) 一种超厚转接板的制作方法
TWI373838B (en) Component with semiconductor junction and its production method
JP2005243689A (ja) 半導体チップの製造方法および半導体装置
CN110707068B (zh) 半导体互连结构及其制备方法
CN116469831A (zh) 半导体结构及其制备方法
EP4207262A1 (en) Semiconductor structure and preparation method therefor
CN110911383A (zh) 半导体器件及其制备方法
CN112366195B (zh) 键合方法及键合结构
TW201727825A (zh) 積體電路結構及形成方法
CN112151496A (zh) 一种内嵌电感的tsv结构及其制备方法
US20180108567A1 (en) Semiconductor device and a method for forming a semiconductor device
CN115172325B (zh) 半导体结构及其形成方法、堆叠结构
CN111384001B (zh) 一种半导体器件
US6599825B2 (en) Method for forming wiring in semiconductor device
JPH0793353B2 (ja) 半導体装置の製造方法
US20030178389A1 (en) Method of forming via metal layers and via metal layer-formed substrate
CN117558705A (zh) 一种具有空气隙隔离的多层金属互连线结构及制作方法
KR100559560B1 (ko) 반도체 소자의 다층 배선 형성방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination