CN116467729A - 数据传输方法、目标芯片及计算机可读存储介质 - Google Patents
数据传输方法、目标芯片及计算机可读存储介质 Download PDFInfo
- Publication number
- CN116467729A CN116467729A CN202310452956.4A CN202310452956A CN116467729A CN 116467729 A CN116467729 A CN 116467729A CN 202310452956 A CN202310452956 A CN 202310452956A CN 116467729 A CN116467729 A CN 116467729A
- Authority
- CN
- China
- Prior art keywords
- target information
- chip
- response signal
- target
- host
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 44
- 230000005540 biological transmission Effects 0.000 title claims abstract description 24
- 230000004044 response Effects 0.000 claims abstract description 123
- 230000006854 communication Effects 0.000 claims abstract description 70
- 238000004891 communication Methods 0.000 claims abstract description 69
- 238000012795 verification Methods 0.000 claims abstract description 26
- 238000004590 computer program Methods 0.000 claims description 9
- 238000005516 engineering process Methods 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 14
- 238000007639 printing Methods 0.000 description 14
- 238000001514 detection method Methods 0.000 description 13
- 230000008569 process Effects 0.000 description 10
- 238000012545 processing Methods 0.000 description 10
- 230000002093 peripheral effect Effects 0.000 description 7
- 230000006870 function Effects 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- 230000002159 abnormal effect Effects 0.000 description 4
- 230000005856 abnormality Effects 0.000 description 4
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 238000004458 analytical method Methods 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- WHXSMMKQMYFTQS-UHFFFAOYSA-N Lithium Chemical compound [Li] WHXSMMKQMYFTQS-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000002457 bidirectional effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 229910052744 lithium Inorganic materials 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000013307 optical fiber Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000011664 signaling Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0061—Error detection codes
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/60—Protecting data
- G06F21/64—Protecting data integrity, e.g. using checksums, certificates or signatures
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Theoretical Computer Science (AREA)
- Health & Medical Sciences (AREA)
- Signal Processing (AREA)
- Bioethics (AREA)
- General Health & Medical Sciences (AREA)
- Computer Hardware Design (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Networks & Wireless Communication (AREA)
- Storage Device Security (AREA)
- Accessory Devices And Overall Control Thereof (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
本发明涉及通信技术领域，尤其涉及一种数据传输方法、目标芯片及计算机可读存储介质。其中，该方法包括：接收主机发送的目标信息；对所述目标信息进行验证；根据所述验证的结果在目标单位时钟周期的第一时钟阶段向所述主机输出所述第一响应信号，以及在所述目标单位时钟周期的第二时钟阶段向所述主机输出所述第二响应信号；其中，所述目标单位时钟周期包括第一时钟阶段和第二时钟阶段；所述第一响应信号用于表示所述目标信息是否为有效信息；所述第二响应信号用于表示所述芯片的状态。本发明实施例中，通过对目标信息进行验证，可以判断传输数据是否受到恶意篡改，从而提高数据传输的安全性。
Description
【技术领域】
本发明涉及通信技术领域，尤其涉及一种数据传输方法、目标芯片及计算机可读存储介质。
【背景技术】
为了丰富主机设备的特性，主机设备往往结合一些***的配件来使用。配件用到主机设备上时，主机设备往往需要对配件的来源进行认证。在配件上，往往包括用于进行身份认证的芯片，在芯片中，存储有认证信息。此外，在芯片中，还存储有配件的使用历史或者使用寿命信息。主机设备可以是打印机、移动终端、计算机等设备，而对应地，配件可以是耗材盒、耳机、电池、外设等包含芯片的模块。以打印机为例，打印机在执行打印作业前需要和耗材盒上的芯片进行信息交互，从而控制耗材盒配合打印机完成打印，或者确认耗材盒中耗材的剩余量。在此过程中，打印机和耗材盒芯片之间的通信数据可能被第三方设备窃取或干扰。例如，使其中一方认为另一方出现故障，从而影响打印。因此，如何保证主机和配件芯片之间通信的安全性是目前亟待解决的问题。
【发明内容】
为了解决上述问题，本发明实施例提供了一种数据传输方法、目标芯片及计算机可读存储介质，通过对主机发送的目标信息进行校验，确定当前是否有第三方装置对通信内容进行篡改，进而向主机回复特定规律的数据信息，提高了数据传输的安全性。
第一方面，本发明实施例提供一种数据传输方法，应用于目标芯片，包括：
接收主机发送的目标信息；
对所述目标信息进行验证；
根据所述验证的结果在目标单位时钟周期的第一时钟阶段向所述主机输出所述第一响应信号，以及在所述目标单位时钟周期的第二时钟阶段向所述主机输出所述第二响应信号；其中，所述目标单位时钟周期包括第一时钟阶段和第二时钟阶段；所述第一响应信号用于表示所述目标信息是否为有效信息；所述第二响应信号用于表示所述芯片的状态。
在一种可能的实现方式中，当所述目标信息为有效信息时，所述第一响应信号为高电平信号；否则，所述第一响应信号为低电平信号；
当所述芯片的状态为无故障时，所述第二响应信号为高电平信号；否则，所述第二响应信号为低电平信号。
在一种可能的实现方式中，所述第二响应信号的持续时长至少为半个单位时钟周期。
在一种可能的实现方式中，所述根据所述验证的结果在目标单位时钟周期的第一时钟阶段向所述主机输出所述第一响应信号之前，所述方法还包括：
向所述主机输出第三响应信号；所述第三响应信号用于表示所述芯片的安装位置是否正确。
在一种可能的实现方式中，当所述芯片的安装位置正确时，所述第三响应信号为低电平信号；否则，所述第三响应信号为高电平信号。
在一种可能的实现方式中，所述目标信息包括第一目标信息以及第二目标信息，所述第二目标信息基于所述第一目标信息得到，所述对所述目标信息进行验证，包括：
确定所述第一目标信息和所述第二目标信息之间的关系是否符合预期；
如果所述第一目标信息和所述第二目标信息之间的关系符合预期则确定所述目标信息的验证结果为有效信息；
如果所述第一目标信息和所述第二目标信息之间的关系不符合预期则确定所述目标信息的验证结果为不是有效信息。
在一种可能的实现方式中，所述第一目标信息和所述第二目标信息均包含至少一位数据，所述确定所述第一目标信息和所述第二目标信息之间的关系是否符合预期，包括：
确定所述第一目标信息中每一位数据和所述第二目标信息中的每一位数据是否都一一对应；
如果所述第一目标信息中和第二目标信息中的每一位数据都一一对应则确定所述第一目标信息和所述第二目标信息之间的关系符合预期，否则确定所述第一目标信息和所述第二目标信息之间的关系不符合预期。
第二方面，本发明实施例提供一种目标芯片，包括：
通信模块，用于接收主机发送的目标信息；
验证模块，用于对所述目标信息进行验证；
所述通信模块，还用于根据所述验证的结果在目标单位时钟周期的第一时钟阶段向所述主机输出所述第一响应信号，以及在所述目标单位时钟周期的第二时钟阶段向所述主机输出所述第二响应信号；其中，所述目标单位时钟周期包括第一时钟阶段和第二时钟阶段；所述第一响应信号用于表示所述目标信息是否为有效信息；所述第二响应信号用于表示所述芯片的状态。
第三方面，本发明实施例提供另一种目标芯片，包括：处理器、存储器以及计算机程序，其中所述计算机程序被存储在所述存储器中，所述计算机程序包括指令，当所述指令被执行时，使得所述目标芯片执行第一方面所述的方法。
第四方面，本发明实施例提供一种计算机可读存储介质，所述计算机可读存储介质包括存储的程序，其中，在所述程序运行时控制所述计算机可读存储介质所在设备执行第一方面所述的方法。
应当理解的是，本发明实施例的第二～四方面与本发明实施例的第一方面的技术方案一致，各方面及对应的可行实施方式所取得的有益效果相似，不再赘述。
本发明实施例中，主机在正式通信之前通过发送代表自身检测信息的目标信息给芯片，芯片在验证该目标信息为有效信息后再输出对应的第一响应信号，以使主机知晓当前不存在第三方干扰可以进行数据传输。从而保证主机和芯片之间的通信不会遭到窃取或恶意篡改，进而提高数据传输的安全性。
【附图说明】
为了更清楚地说明本发明实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明实施例的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
图1为本发明实施例提供的一种数据传输方法的流程图；
图2为本发明实施例提供的一种通信***的结构示意图；
图3为本发明实施例提供的一种芯片的结构示意图；
图4为本发明实施例提供的一种主机向芯片发送信号的时序图；
图5为本发明实施例提供的另一种通信***的结构示意图；
图6为本发明实施例提供的一种芯片向主机发送响应信号的时序图；
图7为本发明实施例提供的另一种芯片向主机发送响应信号的时序图；
图8为本发明实施例提供的另一种芯片向主机发送响应信号的时序图；
图9为本发明实施例提供的另一种芯片向主机发送响应信号的时序图；
图10为本发明实施例提供的另一种目标芯片的结构示意图；
图11为本发明实施例提供的另一种目标芯片的结构示意图。
【具体实施方式】
为了更好的理解本说明书的技术方案，下面结合附图对本发明实施例进行详细描述。
应当明确，所描述的实施例仅仅是本说明书一部分实施例，而不是全部的实施例。基于本说明书中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
在本发明实施例中使用的术语是仅仅出于描述特定实施例的目的，而非旨在限制本说明书。在本发明实施例和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上下文清楚地表示其他含义。
图1为本发明实施例提供的一种数据传输方法的流程示意图。该方法可以应用于目标芯片，如图1中所示，该方法处理步骤包括：
步骤101，接收主机发送的目标信息。图2为本发明实施例提供的一种通信***的结构示意图。如图2中所示该通信***包括主机100和芯片200，主机100上设有通信端口101，从机上设有接口模块201，在通信端口101和接口模块201之间建立通信链路，通过通信链路，主机100和芯片200可以进行信息传输。具体地，通信端口101和接口模块201可以通过触针、触点或者弹片电接触连接，从而建立通信链路。在其他实施例中，通信链路也可以为非接触式的通信链路，即无线的通信链路，此时通信端口101及接口模块201可以包括用于传输无线信号的天线或者线圈。在一些可能的实现方式中，通信链路也可能被称为数据总线。一般情况下，主机100与芯片200在通信时，采取分时收发的方式，实现信息的双向收发(即双工通信)。本申请实施例涉及的主机100为可以实现数据处理、控制或相关操作的设备，芯片200用于安装在主机100上，协助主机100完成相关功能。芯片200包括SDA通道，该通道是一条传送数据的通道，主机100发送数据给芯片200以及芯片200回应数据给主机100都是通过这个通道来实现的，当主机100要发送数据给芯片200的时候，芯片200就需要释放总线，此时，总线的控制权在主机100，主机100将数据发给芯片200，那么此时芯片200为信号输入状态，也可以称为高阻态；当芯片200要回应数据的时候，就要接管总线，此时，总线的控制权在芯片200，将数据发送给主机100，那么此时芯片200为信号输出状态。当芯片200或主机100两者之一处于输入状态时，可以由检测装置在总线上检测是否存在其他无关信号对通信过程产生干扰。
在一个例子中，主机可以是计算机，芯片可以是计算机的***设备/装置。在再一个例子中，主机可以是移动终端(例如手机、平板电脑、PDA等)，而芯片是移动终端的附件或者***设备、装置，例如锂电池芯片、可穿戴设备芯片等等。
在一些实施例中，上述主机可以为打印设备，上述芯片为耗材芯片。图3为本发明实施例提供的一种芯片的结构示意图。如图3所示，耗材芯片210可以包括接口模块211，存储模块212，控制模块213，处理模块214。存储模块212用于存储有关耗材芯片的信息和认证信息，例如耗材芯片的制造日期、厂商、记录材料(例如墨水、碳粉)的颜色、记录材料的容量、记录材料的剩余数量或消耗数量、可打印页数、已打印页数等可改写或只读信息，又如还存储有关于主机的认证算法、加解密程序能认证信息。在本发明中，存储模块212可以采用常见的非易失性存储器，例如EPROM，EEPROM，FLASH，铁电存储器，相变存储器等，也可以采用易失性存储器加上供电电源的方案，例如SRAM+电池或电容，DRAM+电池或电容。
控制模块213，具体可以是单片机(MCU)、微控制器、FPGA、逻辑电路等，用于控制耗材芯片与打印设备之间的通信，对存储模块212读取信息以及向存储模块212存储信息。接口模块211、存储模块212、控制模块213以及处理模块214这几个模块集成地设置在同一个电路中，该电路可以被设计成集成电路(ASIC)，以晶圆(wafer)的方式体现，则耗材芯片包括该晶圆及承载该晶圆的电路板。
在上述的步骤101中，主机在向目标芯片发送目标信息前，需要先进行自检，自检完成后再通过上述的SDA通道等通信链路将目标信息发送给目标芯片，该目标信息可以是主机检测自身性能的信息，如主机是否发生卡顿，或者主机是否出现电压不稳定等信息，本实施例不作具体限定。
步骤102，对目标信息进行验证。其中，芯片可以对目标信息进行完整性校验或签名校验，以确认目标信息是否经过第三方篡改或者存在数据丢失等情况。
步骤103，根据验证的结果在目标单位时钟周期的第一时钟阶段向主机输出第一响应信号，以及在目标单位时钟周期的第二时钟阶段向主机输出第二响应信号。其中，主机向芯片输出时钟信号，时钟信号的每个单位时钟周期中包括第一时钟阶段和第二时钟阶段。第一响应信号用于表示目标信息是否为有效信息。第二响应信号用于表示芯片的状态。当目标芯片对目标信息的验证通过后可以确定该目标信息为有效信息，否则确定该目标信息为无效信息。
在一些实施例中，当目标信息为有效信息时，第一响应信号为高电平信号。否则，第一响应信号为低电平信号。当芯片的状态为无故障时，第二响应信号为高电平信号。否则，第二响应信号为低电平信号。
具体的，时钟信号在每个单位时钟周期中重复低电平和高电平，使得芯片能够以时钟信号为时间参考来进行正常的数据接收和数据发送工作。在每个单位时钟周期中，时钟信号都会分别有一段低电平、一段高电平两个阶段，将低电平阶段称为第一时钟阶段，将高电平阶段称为第二时钟阶段。因此，芯片可以在第一时钟阶段向主机输出第一响应信号。之后芯片也进行自检，在自检完成后，芯片在发送第一响应信号的单位时钟周期的第二时钟阶段向主机输出第二响应信号。第二响应信号用于表示芯片的状态。例如芯片是否初始化完成，是否满足使用需求，是否可以正常工作，是否可以正常写入数据等。图4为本发明实施例提供的一种主机向芯片发送信号的时序图。如图4中所示，主机向目标芯片提供高电平的电源电压VDD，以及高电平的复位信号RST，并且输出交替的时钟信号SCK，周期D1至D9表示时钟信号SCK在每个周期中重复低电平和高电平的单位周期，使得目标芯片能够进行正常的数据接收和发送工作。主机会在给芯片发送目标信息之前，先进行自检测过程。之后主机向芯片发送目标信息。具体的，在周期D1，主机发送高电平信号，在周期D2到D7，主机发送低电平，在周期D8，主机发送高电平，在周期D9，主机发送低电平。
上述实施例中，主机在正式与芯片通信之前先对自身进行自检，并将自检的结果通过目标信息的形式发送给芯片。芯片通过目标信息来判断主机是否发生卡顿或者出现电压不稳定等情况，或者传输数据是否遭到篡改。再确定无异常后再向主机反馈一个第一响应信号，表示目标信息有效，可以进行正式通信。通过增加主机自检以及芯片验证目标信息有效性，增加了芯片和主机之间通信的安全性和有效性。
在一些实施例中，主机发送的目标信息具体包括第一目标信息以及第二目标信息。其中，第二目标信息是基于第一目标信息得到的。主机可以在一次通信中将第一目标信息和第二目标信息全部发送给芯片。或者，可以分两次通信将第一目标信息和第二目标信息分别发送给芯片。则芯片在验证目标信息时还可以确定第一目标信息和第二目标信息之间的关系是否符合预期。如果第一目标信息和第二目标信息之间的关系符合预期则确定目标信息的验证结果为有效信息。如果第一目标信息和第二目标信息之间的关系不符合预期则确定目标信息的验证结果为不是有效信息。
在一些实施例中，主机通过对第一目标信息进行哈希运算，并将得到的哈希值作为第二目标信息发送给芯片。则芯片在接收到第一目标信息以及第二目标信息后，先对第一目标信息进行哈希运算，之后将得到的哈希运算结果与第二目标信息进行比对。如果相同则确定第一目标信息和第二目标信息之间的关系符合预期，第一目标信息以及第二目标信息均未被恶意篡改。
在一些实施例中，主机根据第一目标信息生成完全相同的第二目标信息。第一目标信息和第二目标信息均包含至少一位数据。例如，第一目标信息为四位的二进制数据1010，则第二目标信息也为相同的二进制数据1010。由于第一目标信息是用于指示主机的自检结果，可能会被第三方恶意篡改，使得芯片认为主机当前存在故障，而第三方不知晓第二目标信息的作用，因此不会对第二目标信息做相同的篡改。因此，芯片在确定第一目标信息和第二目标信息之间的关系是否符合预期时可以确定第一目标信息和第二目标信息是否一致。若一致则确定第一目标信息和第二目标信息之间的关系符合预期，第一目标信息和第二目标信息未遭到恶意篡改，是真实有效的。
在一些实施例中，第一目标信息为多位二进制数据。主机还可以对第一目标信息进行取反，得到相同位数的二进制数据的第二目标信息。例如，第一目标信息为1010，则第二目标信息为0101。芯片在接收到第一目标信息和第二目标信息后确定第一目标信息中每一位数据和第二目标信息中的每一位数据是否都一一对应。如果第一目标信息中和第二目标信息中的每一位数据都一一对应(即第一目标信息和第二目标信息中相同数据位的数据均是相反的)则确定第一目标信息和第二目标信息之间的关系符合预期，否则确定第一目标信息和第二目标信息之间的关系不符合预期。说明目标信息没有遭到干扰或恶意篡改。例如1010表征打印设备正常，而1011表征打印设备异常。在一些场景中，如果在通信链路中第一目标信息受到了第三方设备恶意干扰，例如，第三方设备将第一目标信息1010篡改为1011，由于主机在发送第一目标信息1010的同时生成了第二目标信息0101，芯片210将接收到的篡改后的第一目标信息1011与第二目标信息0101进行校验，发现并不匹配，则表明数据在传输过程中经过了恶意篡改。
在一些实施例中，当芯片接收到主机发送的目标信息后，可以先向主机输出第三响应信号，第三响应信号用于表示芯片的安装位置是否正确。之后再向主机发送第一响应信号以及第二响应信号。具体的，当芯片的安装位置正确时，第三响应信号为低电平信号。否则，第三响应信号为高电平信号。
图5为本发明实施例提供的另一种通信***的结构示意图。如图5中所示，主机110上设有通信端口111，芯片210上设有接口模块211，通信端口111和接口模块211之间建立通信链路，主机110和芯片210可以通过通信链路进行信息传输。例如，主机110为打印设备，芯片210为耗材芯片，在成像过程中，芯片210用于提供身份识别信息和记录材料使用状况信息。当主机110向芯片210发送信号时，主机110是发送方，芯片210是接收方；而当芯片210向主机110发送信号时，芯片210是发送方，主机110是接收方。
图6为本发明实施例提供的一种芯片向主机发送响应信号的时序图。如图6中所示，主机110向芯片210发送完目标信息后，芯片210中的处理模块214将该目标信息进行匹配校验及分析处理，形成第一响应信号及第二响应信号，接着将第一响应信号(与周期D8前半段对应)及第二响应信号(与周期D8后半段对应)发送到数据端子，如图6所示，在一些实施例中，在芯片210接收目标信息的自检测过程中，在周期D1，芯片210发送低电平信号(即第三响应信号)至主机，在周期D2-D7发送低电平信号或者芯片210为信号输入状态(即不发送信号的状态)，在周期D8前半段(第一时钟阶段)，芯片再将第一响应信号发送到主机110，在周期D8后半段(第二时钟阶段)，芯片再将第二响应信号发送到主机110，第一响应信号是确认收到正确的目标信息的应答信号，表现为高电平信号。第二响应信号是用于表征芯片210自检测情况的信号，表现为高电平信号，如芯片210是否通信就绪或者存储器是否能够正常改写的信号，通信就绪或者存储器能够正常改写的信号表征为正常，通信未就绪或者存储器尚未能够正常改写的信号表征为异常。如图5所示，若芯片210自检测正常，芯片210控制可控开关S1断开，芯片210的信号通过上拉电阻R1连接到高电平信号VCC，即第二响应信号为高电平信号；若芯片210自检测异常，芯片210控制可控开关连接，芯片210的信号通过下拉电阻R2连接到低电平信号GND，即第二响应信号为低电平信号。
在一些实施例中，第二响应信号的持续时长至少为半个单位时钟周期。即，第二响应信号至少占满第二时钟阶段。
在一些实施例中，第二响应信号的持续时间可以至少占据一半的D8周期以及完整的D9周期。图7为本发明实施例提供的另一种芯片向主机发送响应信号的时序图。如图7中所示，主机110向芯片210发送完目标信息后，芯片210中的处理模块214将该目标信息进行匹配校验及分析处理，形成第一响应信号及第二响应信号，接着将第一响应信号及第二响应信号发送到数据端子。如图7所示，在芯片210接收目标信息的自检测过程中，在周期D1，芯片210发送低电平信号(即第三响应信号)表示芯片的安装位置正确信息，在周期D2-D7发送低电平信号或者芯片210为信号输入状态(不发送信号的状态)，在时钟信号从低电平变为高电平交替重复两次的D8-D9期间，数据端子再将第一响应信号及第二响应信号发送到主机110(D8周期前半段内发送一个高电平，D8周期后半段以及D9周期内继续发送一个高电平给主机)，第一响应信号是确认收到正确的目标信息的应答信号，表现为高电平信号，第二响应信号是用于表征芯片210自检测情况的信号，如芯片210是否通信就绪或者存储器是否能够正常改写的信号，通信就绪或者存储器能够正常改写的信号表征为正常，通信未就绪或者存储器尚未能够正常改写的信号表征为异常，如图5所示，若芯片210自检测正常，芯片210控制可控开关S1断开，芯片210的信号通过上拉电阻R1连接到高电平信号VCC，即第二响应信号为高电平信号；若芯片210自检测异常，芯片210控制可控开关连接，芯片210的信号通过下拉电阻R2连接到低电平信号GND，即第二响应信号为低电平信号。
在一些实施例中，当主机为打印设备，芯片为耗材芯片。在打印时一个打印设备需要安装多个墨盒，每个墨盒上分别设置有一个耗材芯片，打印机需要同时跟多个耗材芯片一起通信，其中通信的时钟信号(SCK)由打印机提供,多个耗材芯片共同参考同一个时钟信号SCK向打印设备回复数据。例如，黑色墨盒在D8时钟起向打印设备连续发送第一高电平信号和第二高电平信号，彩色(例如红色)墨盒在D7时钟起向打印设备连续发送第一高电平信号和第二高电平信号,所以在多个耗材芯片向打印设备回复数据的时候，不局限在D8周期和D9周期，但是无论时钟范围如何，第一高电平信号占据起始周期的前半段，第二高电平的时间从起始周期的后半段起并持续一段时长。
对应的，图8为本发明实施例提供另一种芯片向主机发送响应信号的时序图。如图8中所示，在芯片210接收目标信息的自检测过程中，在周期D1，芯片210发送低电平信号(即第三响应信号)，表示芯片的安装位置正确信息，在周期D2-D(n)发送低电平信号或者芯片210为信号输入状态。在时钟信号从低电平变为高电平交替重复(9-n)+1次的Dn-D9期间(n大于等于3且小于9)。如图8中所示，在时钟信号从低电平变为高电平交替重复3次的D7-D9期间，数据端子将第一响应信号(D7的前半段)及第二响应信号(D7后半段及以后)发送到主机110，第一响应信号是确认收到正确的目标信息的应答信号，表现为高电平信号，第二响应信号是用于表征芯片210自检测情况的信号，如芯片210是否通信就绪或者存储器是否能够正常改写的信号，通信就绪或者存储器能够正常改写的信号表征为正常，通信未就绪或者存储器尚未能够正常改写的信号表征为异常，如图5所示，若芯片210自检测正常，芯片210控制可控开关S1断开，芯片210的信号通过上拉电阻R1连接到高电平信号VCC，即第二响应信号为高电平信号；若芯片210自检测异常，芯片210控制可控开关连接，芯片210的信号通过下拉电阻R2连接到低电平信号GND，即第二响应信号为低电平信号。
在一些实施例中，芯片向主机回复的数据中可以没有中间态(即不发送信号的状态)。则对应的时序图如图9所示。在周期D1，芯片210发送低电平信号，在时钟信号从低电平变为高电平交替重复8次的D2-D9期间，数据端子将第一响应信号及第二响应信号发送到主机110，第一响应信号是确认收到正确的信息的应答信号，表现为高电平信号，第二响应信号是用于表征芯片210自检测情况的信号，表现为高电平信号，如芯片210是否通信就绪或者存储器是否能够正常改写的信号，通信就绪或者存储器能够正常改写的信号表征为正常，通信未就绪或者存储器尚未能够正常改写的信号表征为异常，如图5所示，芯片210控制可控开关S1断开，芯片210的信号通过上拉电阻R1连接到高电平信号VCC，即第二响应信号为高电平信号；若该信息被分析为故障，芯片210控制可控开关连接，芯片210的信号通过下拉电阻R2连接到低电平信号GND，即第二响应信号为低电平信号。
需要说明的是，以上任一实施例中参考的时钟信号SCK可以由主机110提供，也可以由芯片200提供。
图10为本发明实施例提供的另一种目标芯片的结构示意图。如图10中所示，目标芯片包括通信模块1001以及验证模块1002。
通信模块1001，用于接收主机发送的目标信息。
验证模块1002，用于对目标信息进行验证。
通信模块1001，还用于根据验证的结果在目标单位时钟周期的第一时钟阶段向所述主机输出所述第一响应信号，以及在所述目标单位时钟周期的第二时钟阶段向所述主机输出所述第二响应信号；其中，所述目标单位时钟周期包括第一时钟阶段和第二时钟阶段；所述第一响应信号用于表示所述目标信息是否为有效信息；所述第二响应信号用于表示所述芯片的状态。
在一些实施例中，目标信息包括第一目标信息以及第二目标信息，第二目标信息基于第一目标信息得到，验证模块1002具体用于：
确定第一目标信息和第二目标信息之间的关系是否符合预期。如果第一目标信息和第二目标信息之间的关系符合预期则确定目标信息的验证结果为有效信息。如果第一目标信息和第二目标信息之间的关系不符合预期则确定目标信息的验证结果为不是有效信息。
在一些实施例中，第一目标信息和第二目标信息均包含至少一位数据，验证模块1002具体用于：
确定第一目标信息中每一位数据和第二目标信息中的每一位数据是否都一一对应。
如果第一目标信息中和第二目标信息中的每一位数据都一一对应则确定第一目标信息和第二目标信息之间的关系符合预期，否则确定第一目标信息和第二目标信息之间的关系不符合预期。
在一些实施例中，根据验证的结果在目标单位时钟周期的第一时钟阶段向主机输出所述第一响应信号之前，通信模块1001还用于：
向所述主机输出第三响应信号；所述第三响应信号用于表示所述芯片的安装位置是否正确。
在一些实施例中，当芯片的安装位置正确时，通信模块1001输出的第三响应信号为低电平信号。否则，通信模块1001输出的第三响应信号为高电平信号
在一些实施例中，当目标信息为有效信息时，通信模块1001输出的第一响应信号为高电平信号。否则，通信模块1001输出的第一响应信号为低电平信号。
当芯片的状态为无故障时，通信模块1001输出的第二响应信号为高电平信号。否则，通信模块1001输出的第二响应信号为低电平信号。
在一些实施例中，通信模块1001发送的第二响应信号的持续时长至少为半个单位时钟周期。
图11为本发明实施例提供的另一种目标芯片的结构示意图，如图11所示，上述目标芯片可以包括处理器、存储器以及计算机程序，其中所述计算机程序被存储在所述存储器中，所述计算机程序包括指令，当所述指令被执行时，使得所述目标芯片执行本说明书图1至9所示实施例提供的数据传输方法。
如图11所示，目标芯片以通用计算设备的形式表现。目标芯片的组件可以包括但不限于：一个或者多个处理器1110、通信接口1120和存储器1130，连接不同***组件(包括存储器1130、通信接口1120和处理器1110)的通信总线1140。
通信总线1140表示几类总线结构中的一种或多种，包括存储器总线或者存储器控制器，***总线，图形加速端口，处理器或者使用多种总线结构中的任意总线结构的局域总线。举例来说，这些体系结构包括但不限于工业标准体系结构(Industry StandardArchitecture；以下简称：ISA)总线，微通道体系结构(Micro Channel Architecture；以下简称：MAC)总线，增强型ISA总线、视频电子标准协会(Video Electronics StandardsAssociation；以下简称：VESA)局域总线以及***组件互连(Peripheral ComponentInterconnection；以下简称：PCI)总线。
目标芯片典型地包括多种计算机***可读介质。这些介质可以是任何能够被目标芯片访问的可用介质，包括易失性和非易失性介质，可移动的和不可移动的介质。
存储器1130可以包括易失性存储器形式的计算机***可读介质，例如随机存取存储器(Random Access Memory；以下简称：RAM)和/或高速缓存存储器。目标芯片可以进一步包括其它可移动/不可移动的、易失性/非易失性计算机***存储介质。存储器1130可以包括至少一个程序产品，该程序产品具有一组(例如至少一个)程序模块，这些程序模块被配置以执行本说明书各实施例的功能。
具有一组(至少一个)程序模块的程序/实用工具，可以存储在存储器1130中，这样的程序模块包括——但不限于——操作***、一个或者多个应用程序、其它程序模块以及程序数据，这些示例中的每一个或某种组合中可能包括网络环境的实现。程序模块通常执行本说明书所描述的实施例中的功能和/或方法。
处理器1110通过运行存储在存储器1130中的程序，从而执行各种功能应用以及数据处理，例如实现本说明书图1至9所示实施例提供的数据传输方法。
本说明书实施例提供一种计算机可读存储介质，所述计算机可读存储介质存储计算机指令，所述计算机指令使所述计算机执行本说明书图1至9所示实施例提供的数据传输方法。
上述计算机可读存储介质可以采用一个或多个计算机可读的介质的任意组合。计算机可读介质可以是计算机可读信号介质或者计算机可读存储介质。计算机可读存储介质例如可以是——但不限于——电、磁、光、电磁、红外线、或半导体的***、装置或器件，或者任意以上的组合。计算机可读存储介质的更具体的例子(非穷举的列表)包括：具有一个或多个导线的电连接、便携式计算机磁盘、硬盘、随机存取存储器(RAM)、只读存储器(ReadOnly Memory；以下简称：ROM)、可擦式可编程只读存储器(Erasable Programmable ReadOnly Memory；以下简称：EPROM)或闪存、光纤、便携式紧凑磁盘只读存储器(CD-ROM)、光存储器件、磁存储器件、或者上述的任意合适的组合。在本文件中，计算机可读存储介质可以是任何包含或存储程序的有形介质，该程序可以被指令执行***、装置或者器件使用或者与其结合使用。
上述对本说明书特定实施例进行了描述。其它实施例在所附权利要求书的范围内。在一些情况下，在权利要求书中记载的动作或步骤可以按照不同于实施例中的顺序来执行并且仍然可以实现期望的结果。另外，在附图中描绘的过程不一定要求示出的特定顺序或者连续顺序才能实现期望的结果。在某些实施方式中，多任务处理和并行处理也是可以的或者可能是有利的。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本说明书的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外，在不相互矛盾的情况下，本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。在本说明书的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。
流程图中或在此以其他方式描述的任何过程或方法描述可以被理解为，表示包括一个或更多个用于实现定制逻辑功能或过程的步骤的可执行指令的代码的模块、片段或部分，并且本说明书的优选实施方式的范围包括另外的实现，其中可以不按所示出或讨论的顺序，包括根据所涉及的功能按基本同时的方式或按相反的顺序，来执行功能，这应被本说明书的实施例所属技术领域的技术人员所理解。
取决于语境，如在此所使用的词语“如果”可以被解释成为“在……时”或“当……时”或“响应于确定”或“响应于检测”。类似地，取决于语境，短语“如果确定”或“如果检测(陈述的条件或事件)”可以被解释成为“当确定时”或“响应于确定”或“当检测(陈述的条件或事件)时”或“响应于检测(陈述的条件或事件)”。
需要说明的是，本说明书实施例中所涉及的设备可以包括但不限于个人计算机(Personal Computer；以下简称：PC)、个人数字助理(Personal Digital Assistant；以下简称：PDA)、无线手持设备、平板电脑(Tablet Computer)、手机、MP3显示器、MP4显示器等。
在本说明书所提供的几个实施例中，应该理解到，所揭露的***、装置和方法，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如，多个单元或组件可以结合或者可以集成到另一个***，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。
另外，在本说明书各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用硬件加软件功能单元的形式实现。
上述以软件功能单元的形式实现的集成的单元，可以存储在一个计算机可读取存储介质中。上述软件功能单元存储在一个存储介质中，包括若干指令用以使得一台计算机装置(可以是个人计算机，连接器，或者网络装置等)或处理器(Processor)执行本说明书各个实施例所述方法的部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(Read-Only Memory；以下简称：ROM)、随机存取存储器(Random Access Memory；以下简称：RAM)、磁碟或者光盘等各种可以存储程序代码的介质。
以上所述仅为本说明书的较佳实施例而已，并不用以限制本说明书，凡在本说明书的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本说明书保护的范围之内。
Claims (10)
1.一种数据传输方法，其特征在于，所述方法应用于芯片，包括：
接收主机发送的目标信息；
对所述目标信息进行验证；
根据所述验证的结果在目标单位时钟周期的第一时钟阶段向所述主机输出所述第一响应信号，以及在所述目标单位时钟周期的第二时钟阶段向所述主机输出所述第二响应信号；其中，所述目标单位时钟周期包括第一时钟阶段和第二时钟阶段；所述第一响应信号用于表示所述目标信息是否为有效信息；所述第二响应信号用于表示所述芯片的状态。
2.根据权利要求1所述的方法，其特征在于，当所述目标信息为有效信息时，所述第一响应信号为高电平信号；否则，所述第一响应信号为低电平信号；
当所述芯片的状态为无故障时，所述第二响应信号为高电平信号；否则，所述第二响应信号为低电平信号。
3.根据权利要求1所述的方法，其特征在于，所述第二响应信号的持续时长至少为半个单位时钟周期。
4.根据权利要求1所述的方法，其特征在于，所述根据所述验证的结果在目标单位时钟周期的第一时钟阶段向所述主机输出所述第一响应信号之前，所述方法还包括：
向所述主机输出第三响应信号；所述第三响应信号用于表示所述芯片的安装位置是否正确。
5.根据权利要求4所述的方法，其特征在于，当所述芯片的安装位置正确时，所述第三响应信号为低电平信号；否则，所述第三响应信号为高电平信号。
6.根据权利要求1至5任一所述的方法，其特征在于，所述目标信息包括第一目标信息以及第二目标信息，所述第二目标信息基于所述第一目标信息得到，所述对所述目标信息进行验证，包括：
确定所述第一目标信息和所述第二目标信息之间的关系是否符合预期；
如果所述第一目标信息和所述第二目标信息之间的关系符合预期则确定所述目标信息的验证结果为有效信息；
如果所述第一目标信息和所述第二目标信息之间的关系不符合预期则确定所述目标信息的验证结果为不是有效信息。
7.根据权利要求6所述的方法，其特征在于，所述第一目标信息和所述第二目标信息均包含至少一位数据，所述确定所述第一目标信息和所述第二目标信息之间的关系是否符合预期，包括：
确定所述第一目标信息中每一位数据和所述第二目标信息中的每一位数据是否都一一对应；
如果所述第一目标信息中和第二目标信息中的每一位数据都一一对应则确定所述第一目标信息和所述第二目标信息之间的关系符合预期，否则确定所述第一目标信息和所述第二目标信息之间的关系不符合预期。
8.一种目标芯片，其特征在于，包括
通信模块，用于接收主机发送的目标信息；
验证模块，用于对所述目标信息进行验证；
所述通信模块，还用于根据所述验证的结果在目标单位时钟周期的第一时钟阶段向所述主机输出所述第一响应信号，以及在所述目标单位时钟周期的第二时钟阶段向所述主机输出所述第二响应信号；其中，所述目标单位时钟周期包括第一时钟阶段和第二时钟阶段；所述第一响应信号用于表示所述目标信息是否为有效信息；所述第二响应信号用于表示所述芯片的状态。
9.一种目标芯片，其特征在于，包括：处理器、存储器以及计算机程序，其中所述计算机程序被存储在所述存储器中，所述计算机程序包括指令，当所述指令被执行时，使得所述目标芯片执行权利要求1-7任一项所述的方法。
10.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质包括存储的程序，其中，在所述程序运行时控制所述计算机可读存储介质所在设备执行权利要求1-7任一项所述的方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2023100382594 | 2023-01-10 | ||
| CN202310038259 | 2023-01-10 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116467729A true CN116467729A (zh) | 2023-07-21 |
Family
ID=87178657
Family Applications (3)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310431497.1A Pending CN116484406A (zh) | 2023-01-10 | 2023-04-20 | 一种芯片应答方法、目标芯片及计算机可读存储介质 |
| CN202310452956.4A Pending CN116467729A (zh) | 2023-01-10 | 2023-04-24 | 数据传输方法、目标芯片及计算机可读存储介质 |
| CN202310632720.9A Pending CN116975929A (zh) | 2023-01-10 | 2023-05-30 | 一种芯片及数据传输方法 |
Family Applications Before (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310431497.1A Pending CN116484406A (zh) | 2023-01-10 | 2023-04-20 | 一种芯片应答方法、目标芯片及计算机可读存储介质 |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310632720.9A Pending CN116975929A (zh) | 2023-01-10 | 2023-05-30 | 一种芯片及数据传输方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (3) | CN116484406A (zh) |
| WO (1) | WO2024149241A1 (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116484406A (zh) * | 2023-01-10 | 2023-07-25 | 极海微电子股份有限公司 | 一种芯片应答方法、目标芯片及计算机可读存储介质 |
| CN117172167A (zh) * | 2023-11-02 | 2023-12-05 | 北京紫光芯能科技有限公司 | 一种出错定位方法、装置、设备及介质 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11379402B2 (en) * | 2020-10-20 | 2022-07-05 | Micron Technology, Inc. | Secondary device detection using a synchronous interface |
| CN114019938A (zh) * | 2021-10-15 | 2022-02-08 | 上海华虹集成电路有限责任公司 | 一种微控制器芯片通信类接口测试***及其方法 |
| CN114953787A (zh) * | 2021-11-12 | 2022-08-30 | 珠海艾派克微电子有限公司 | 一种芯片、装置及数据传输方法 |
| CN116484406A (zh) * | 2023-01-10 | 2023-07-25 | 极海微电子股份有限公司 | 一种芯片应答方法、目标芯片及计算机可读存储介质 |
-
2023
- 2023-04-20 CN CN202310431497.1A patent/CN116484406A/zh active Pending
- 2023-04-24 CN CN202310452956.4A patent/CN116467729A/zh active Pending
- 2023-05-30 CN CN202310632720.9A patent/CN116975929A/zh active Pending
-
2024
- 2024-01-09 WO PCT/CN2024/071331 patent/WO2024149241A1/zh unknown
Also Published As
| Publication number | Publication date |
|---|---|
| WO2024149241A1 (zh) | 2024-07-18 |
| CN116975929A (zh) | 2023-10-31 |
| CN116484406A (zh) | 2023-07-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN116467729A (zh) | 数据传输方法、目标芯片及计算机可读存储介质 | |
| RU2402804C2 (ru) | Способ загрузки хостового устройства из устройства mmc/sd, хостовое устройство, загружаемое из устройства mmc/sd, и устройство mmc/sd, из которого может быть загружено хостовое устройство | |
| US8521970B2 (en) | Addressing, command protocol, and electrical interface for non-volatile memories utilized in recording usage counts | |
| JP5141606B2 (ja) | 印刷装置 | |
| US8078941B2 (en) | Memory system, memory system controller, and a data processing method in a host apparatus | |
| US9304943B2 (en) | Processor system and control method thereof | |
| TW201810056A (zh) | 記憶體系統中的鏈路糾錯 | |
| CN103268060B (zh) | 一种成像盒、成像盒芯片及认证方法 | |
| CN111191214B (zh) | 一种嵌入式处理器及数据保护方法 | |
| US20200022075A1 (en) | Electronic devices with multi-connectors and methods thereof | |
| US9053248B2 (en) | SRAM handshake | |
| US9128811B2 (en) | Assigning addresses to devices on an interconnect | |
| EP2704017A2 (en) | Interface arbitration for a wired tag | |
| US6641045B1 (en) | Portable electronic device with self-diagnostic function | |
| US20130185471A1 (en) | Detection method and apparatus for hot-swapping of sd card | |
| US20080140972A1 (en) | Memory card system with password confirmation and transmission | |
| JP3655597B2 (ja) | 電子機器、電子カード、及びカード識別方法 | |
| KR0139494B1 (ko) | 스마트카드의 데이타 통신장치 및 방법 | |
| US8291270B2 (en) | Request processing device, request processing system, and access testing method | |
| CN116467232A (zh) | 主机与从机之间的通信***和通信方法 | |
| JP4431768B2 (ja) | 携帯型電子装置、読み出し方法及び書き込み方法 | |
| JPH043282A (ja) | Ｉｃカード | |
| CN114083913B (zh) | 一种芯片、耗材盒及数据传输方法 | |
| CN115809214A (zh) | 一种芯片、数据传输方法及装置 | |
| JP2017146687A (ja) | 記憶装置、液体容器及びホスト装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |