CN1164649A - 驱动器集成电路的输出电阻测试仪及其测试方法 - Google Patents

驱动器集成电路的输出电阻测试仪及其测试方法 Download PDF

Info

Publication number
CN1164649A
CN1164649A CN97102239A CN97102239A CN1164649A CN 1164649 A CN1164649 A CN 1164649A CN 97102239 A CN97102239 A CN 97102239A CN 97102239 A CN97102239 A CN 97102239A CN 1164649 A CN1164649 A CN 1164649A
Authority
CN
China
Prior art keywords
voltage
group
output
dut
output resistance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN97102239A
Other languages
English (en)
Other versions
CN1115565C (zh
Inventor
长岛真人
长门喜雄
小野宗范
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advantest Corp
Original Assignee
Advantest Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corp filed Critical Advantest Corp
Publication of CN1164649A publication Critical patent/CN1164649A/zh
Application granted granted Critical
Publication of CN1115565C publication Critical patent/CN1115565C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R27/00—Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
    • G01R27/02—Measuring real or complex resistance, reactance, impedance, or other two-pole characteristics derived therefrom, e.g. time constant
    • G01R27/08—Measuring resistance by measuring both voltage and current
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31712—Input or output aspects
    • G01R31/31713—Input or output interfaces for test, e.g. test pins, buffers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
    • G01R31/31905—Interface with the device under test [DUT], e.g. arrangements between the test head and the DUT, mechanical aspects, fixture

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Measurement Of Resistance Or Impedance (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

提供了可高精度地、以较高速度、较便宜地构成测成具有多数个管腿的驱动器IC的输出阻抗的输出阻抗测试仪及其测试方法。用高速扫描器接受来自DUT的多个输出管腿的输出电压并用电压测试仪顺次测试电压来求输出阻抗，把设置于输出管腿与输入端子之间的可编程负载PL构成为对比输出电压高一个恒定电压和低一个恒定电压的门限电压源VT1群和VT2群这2***的电压进行设定。可编程负载PL群在VT1群中吐出、在VT2群中吸入恒定负载电流。

Description

驱动器集成电路的输出电阻测试仪及其测试方法
本发明涉及对比如说LCD(液晶)驱动器IC和喷泡打印机(bubble jet printer)驱动器IC之类的有多个输出管腿的驱动器IC的输出电阻进行测试的输出电阻测试仪及其测试方法。
图3示出的是有多个管腿的驱动器IC10的一个例子。虽然管腿数目因种类而异，但有很多为160管腿至300管腿。把电源电压连到电源端子VDD等等上并把接地端子GND接地来驱动IC。在多个输入端子INi(i＝1-n)上，从外部加上控制信号，并由该控制信号发出输出管腿名字及其输出电压的命令。比如说，输出电压值是8位的信号，可以发出256个等级的命令。从多个输出管腿OUTi(i＝1-m)中的已接收到命令的输出管腿把命令所指定的恒定电压值供给到外部的负载上。
有这种多个管腿的驱动器IC(以下称之为“DUT”)10的多个输出管腿OUTi必须正确无误地向负载供给由控制信号指定的电压电流。且输出电阻也必须符合规格要求。所以历来在DUT10的制造过程或制造之后或者在入库检查中要测试每一DUT10的输出电压、输出电流和输出电阻以检查该DUT10是否合格。
图4示出了现有的检查方式。
DC测试单元15是内藏恒流源的电压测试仪。由于通过开关可以吐出也可吸入任意值的恒流，故可以设定输出电流IL，可以测定DUT10的输出电压VO，又可测定输出电阻RO。输出电阻RO是把无负载时的输出电压VO与有负载时的电压值VM之差被负载电流IL除的值。若用公式表示则变成为RO＝(VO-VM)/IL。负载电压值VM由电压测试仪测定。
图4(A)是用加电流电压测定模式，用一个DC测试单元15，一次一个管腿边切换边测试DUT10的多数个输出管腿OUTi的输出电压的方法。由于DC测试单元15只有一个，故虽然造价低，但过于花费时间且过于慢。
图4(B)是设有Nch(n路)DC测试单元15并用加电流电压测试模式同时进行测试，每N个管腿切换一次进行测试的测试。测试时间与图4(A)比虽然变为1/N。但由于需要Nch的DC测试单元15j(j＝1-N)，故造价高。
图4(C)是有DUT10的全部输出管腿OUTi(i＝1-m)的量那么多个DC测试单元15i并且加电流电压测试模式一次测试全部输出管腿OUTi的测试方法。这样一来，虽然测试时间变得非常高速，但由于要设置全部输出管腿OUTi的量那么多个DC测试单元15，故价格也变为极其之高。
图4(D)对DUT10的全部输出管腿OUTi(i＝1-m)都分别准备了要连接的可编程负载PL20i。而DUT10的每一输出管腿则连到高速扫描器16的各自的输入端子上。PL20i向DUT10加电流，电压测定用一台电压测试仪17通过高速扫描器16进行。由于电流不向电压测试仪17一侧流，所以可以使用高速扫描器。这种方式可以比较高速地进行测试而且比较便宜。
可编程负载PL20如图5所示，由二极管桥、两个恒流源ILL和ILH，门限电压源VT构成。由于是二极管桥，故已连接到DUT10上的一端a的电压与已连到VT上的另一端b的电压相等。因而，采用使门限电压源VT的电压可变的办法。就可以使DUT10一侧的一端a的电压可变。
假定把DUT10的输出电平设定为H(高)电平VOH和L(低)电平VOL，把VT的电压值假设定为其中间值，即VT＝(VOH+VOL)/2，则在DUT10的输出电平为H电平的时候，负载电流ILH从输出管腿流往PL20。反过来，在输出电平为L电平的时候，负载电流ILL从PL20一侧流入DUT10一侧。负载电流ILH和ILL选择说明书中的值，使之流有恒定的负载电流ILH或ILL。
现有的驱动器IC的输出阻抗的测定方式，如上所述，是从图4(A)到图4(D)的方式。不论用哪种测试方式都可测定输出电阻、其值虽然因DUT的种类而不同，但大约为300Ω-数千Ω，一般为数百Ω左右。然而，用各自的测试方式所测得的测定值虽然有重复性，但在变更测定方式时，其测定值大多不一样。
测试方法，不论哪一种都是使从全部的输出管腿OUTi输出恒定的电压，用开关进行切换或同时进行测量。但有时候会因输出电阻的测试方式的不同而使测定值的差为±100Ω左右。因此要在输出电阻上附加上测试方式，既不便而且也变成为不正确的测定值。
其原因也因DUT10的种类或设计而不一样，但已经知道：各输出管腿的电源和输出电阻不独立，而是在输出部分的若干个块内相互有关连因而相互干扰。这儿所说的干扰已弄明白不仅仅是电感或电容所产生的电磁感应等等的干扰，而且因分压电阻电路的连接方法而产生的干扰大。这样一来，可以知道在上述测试方式中，图4(A)的方式在输出管腿之间没有干扰，故可正确地进行测定。因而，在从图4(B)到图4(D)的测试方式中必须给测定值加上修正值。
本发明对现有测试方式进行了研讨，为了得到与图4(A)的测试结果相同的值，对图4(D)的方式进行了改良，提供一种可以消除管腿间的干扰，可高精度地、高速地且比较便宜地构成的驱动器IC的输出电阻测试仪。
另外，为了得到与图4(A)的测试结果相同的值，还改良了测试方式，提供一种可以消除输出管腿间的干扰、可以高精度地、高速地且可比较便宜地构成的驱动器IC的输出电阻测试方法。
本发明是一种对现有测试方式的图4(D)的电路方式进行研讨，反复进行实验，利用高速扫描器作成为使得用1台电压测试仪，就可以高精度地且以比较高的速度进行测试的测试装置。
另外还地测试方法进行了改良，提供了一种可以消除输出管腿间的干扰，可以构成高精度地高速地测试驱动器IC的输出电阻的方法。
首先，对驱动器IC的输出电阻测试仪进行说明。
该电路方式作成为设置2***的可编程负载PL的门限电压源以消除DUT内部的电流干扰，并使得一个***的门限电压VT1比DUT的输出电压高一个恒定电压，使另一***的VT2反过来低一个恒定电压，且把该VT1和VT2的电压***的PL对于DUT的输出管腿的排列交互地或每两个地或每三个地进行排列，使得由PL向DUT内部流入电流或引入电流以抵消DUT内部的电流的干扰。
DUT内部的电路构成因种类或因制造厂家不同设计也不一样。有的时候DUT内部的电压源和输出管腿1对1地相对应且输出电阻恒定，但大多数情况是把输出管腿分割成若干个块，并在1个块中对1个电压源的电压进行分压来使之与多个输出管腿相对应。电路方式是多种多样的。因此，不管是什么样的电路方式，要想获得有重复性的测定值的话，对DUT内部电流取平衡就行。
所以得知，在输出电阻的测定中，当从DUT中引出恒定的电流并给以同量的电流时，就可以测定正确的输出电阻而不会对DUT内部的电流成分产生干扰。这种方法理想的是对于每一个块也要有等量的电流的流入流出。因此，虽然对于DUT的输出管腿的排列顺序可以交互地进行流入流出或每两个管腿进行流入流出，或者每多个管腿进行流入流出，但由于一个块的输出管腿数是不明确的，故理想的是每一个管腿交互地进行。
本发明的第1方面由具有与DUT的各输出管腿OUTi(i＝1-m)对应的输入端子的高速扫描器，顺次对该高速扫描器的各输入端子的电压进行测定的电压测试仪、分别设置于上述DUT的各输出管腿OUTi和上述高速扫描器的各输入端子上的2***的可编程负载PL群构成。
所谓该2***的可编程负载PL群，是门限电压源的电压比DUT的输出电压高一恒定电压的VT1群和低一恒定电压的VT2群这两个***的可设定电压的可编程负载PL群。这样一来，高一恒定电压的VT1群从PL向DUT流入恒定的负载电流，而低一恒定电压的VT2群则从DUT吸入恒定负载电流。若DUT流出的负载电流与吸入的负载电流相等则在DUT内部电流平衡，干扰消失。由于现有的PL的门限电压源只能把门限电压设定于DUT的H电平与L电平的中间，故只能吸入来自所有的管腿的电流因而产生干扰。
本发明的第2方面用把第1方面中的门限电压源的排列限定为使VT1与VT2交互地进行排列构成PL群。DUT的设计是怎样的，分成为多少个块，一般不知道。于是把VT1与VT2隔一个地交互进行排列的构成对于使DUT内部的电流平衡来说是一种最好的构成。
本发明的第3方面是一种在DUT的说明书上具有两种以上的不同的输出电阻的DUT的输出电阻测试仪。众所周知若电位差相同而电阻值不同，则在该电阻中流的电流值与电阻值成反比地变化。因此，在具有输出电阻值不同的输出级的DUT的测定中，PL的恒流源也必须有2***以上的恒流源。
其次，对驱动器IC的输出电阻测试方法进行说明。
首先，把门限电压比DUT的输出电压还高一恒定电压的VT1设定为可编程负载用，此外，把低一恒定电压的VT2设定为可编程负载用。
其次，把VT1的PL连到目的管腿上。再把VT1和VT2任意地连到其余的管腿上。但是，要使VT1群的总数与VT2群的总数一致。在这种状态下，测定目的管腿的输出电阻。
同样地，把VT2的PL连到目的管腿上。再把VT1和VT2任意地连到其他的管腿上。但是要使VT2群的总数与VT1群的总数一致。在这种状态下，测定目的管腿的输出电阻。
其次，把目的管腿分配到另一管腿进行变更并重复上述各个测定步骤。反复进行这一过程对所有的目的管腿测定输出电阻。
通过采用这样地测定驱动器IC的输出电阻的办法，由于在DUT10中吸收的恒定负载电流与吐出的恒定负载电流是等量的，故在DUT10内部电流平衡、干扰消失、输出电阻可以高精度地、重复性良好地、高速地进行测试。
另外，也可以不用PL，用内藏恒流源的DC测定单元以同样的步骤进行测定。
图1是本发明的一个实施例的构成图。
图2是本发明的另一实施例的构成图。
图3是用于说明DUT的一个例子的DUT10的外观图。
图4(A)-图4(D)是现有的用来测试DUT10的输出电阻的构成图。
图5是PL20的一个例子的构成图。
图6的流程图示出了本发明的测试方法的一个实施例。
图7的流程图示出了本发明的另一测试方法的一个实施例。
在图1中示出了本发明的一个实施例的构成图，在图2中示出了另一实施例的构成图。对与图4、图5对应的部分给以相同的标号。
对图1进行说明。DUT10的输出级通过输出电阻12i(i＝1-m)把电压源11i连到输出管腿上。各输出管腿分别与高速扫描器16的输入端子连接，在高速扫描器16中，对各输入端子进行扫描并用电压测试仪17顺次读入其电压值。
多数个的可编程负载20i分别设置于DUT10的输出管腿与高速扫描器16的输入端子之间并进行连接。可编程负载20的构成如上述的图5所示。门限电压源VT有VT1群和VT2群，在图1中，VT1与VT2对于DUT10的输出管腿进行交互设置排列。因此，从VT1的PL20向DUT10一侧流出恒定负载电流。向VT2的PL20流入恒定负载电流。
在DUT10中，当吸入的恒定负载电流与吐出的恒定负载电流是等量时，在DUT10的内部电流得到的平衡、干扰消失。于是可以高精度地、重复性良好地、高速地测试输出电阻值。
在图2中示出了在说明书中有两种以上的不同的输出电阻的DUT10的测试的构成图。与图1的不同之处在于可编程负载PL20具有2***的恒定电流源。即，存在着有ILL1和ILH1这么一组的恒流源的PL20和有ILL2和ILH2这么一组的恒流源的PL20，变成为即使是DUT10的输出电阻不同也可以供给适宜的恒定负载电流的构成。
图6的流程图示出了本发明的测试方法的一个实施例。
首先，把门限电压比DUT的输出电压高一个恒定电压的VT1设定为可编程负载用(步骤101)。
其次，把门限电压比DUT的输出电压低一个恒定电压的VT2设定为可编程负载用(步骤102)。
其次，把VT1的PL连接到目的管腿上。接着，把VT2和VT1任意地连到其他的管腿上。但是要使VT1群的总数与VT2群的总数一致。在这种状态下，测定目的管腿的输出电阻(步骤103)。
再次，把VT2的PL连接到目的管腿上。接着，把VT1和VT2任意地连到其他的管腿上。但是要使VT2群的总数与VT1群的总数一致。在这种状态下，测定目的管腿的输出电阻(步骤104)。然后，把目的管腿分配到另一管腿进行变更，用上述步骤103-104进行测定。重复上述过程，对全部目的管腿测试输出电阻(步骤105)。
通过采用这样地测试驱动器IC的输出电阻的办法，由于在DUT10中，吸入的恒定负载电流与吐出的恒定负载电流是等量的，故在DUT10内部电流平衡，得以消除干扰，且可高精度地，重复性良好地，高速地测试输出电阻。
图7是说明本发明的测试方法的另一实施例的流程图。
在本实施例中，与用内藏恒流源的DC测试单元进行测试的情况相对应。就是说，示出的是与图4(B)，图4(C)的硬件构成相对应地进行测试的情况。
首先，把门限电压比DUT的输出电压高一恒定电压的VT1设定于DC测试单元上(步骤201)。
其次，把门限电压比DUT的输出电压低一个恒定电压的VT2设定于DC测试单元上(步骤202)。
其次，把VT1连到目的管腿上。接下来，把VT2和VT1任意地连到其他的管腿上。但是，要使VT1群的总数与VT2群的总数一致。在这种状态下，测试目的管腿的输出电阻(步骤203)。
其次，把VT2连到目的管腿上。接下来，把VT1和VT2任意地连到其他的管腿上。但是，VT2群的总数与VT1群的总数要使之一致。在这种状态下，测试目的管腿的输出电阻(步骤204)。
其次，变更为把目的管腿分配给另一管腿重复上述测试步骤203-204。反复重复这一过程，对所有的目的管腿测试输出电阻(步骤205)。
通过采用这样地测试驱动器IC的输出电阻的办法，由于在DUT10中，吸入的恒定负载电流与吐出的恒定负载电流是等量的，故在DUT10内部电流得以平衡、消除了干扰，因而可以高精度地、重复性良好地、高速地测试输出电阻。
如以上详细地说明过的那样，本发明在对像LCD驱动器IC和喷泡打印机驱动器IC那样有多数个管腿的驱动器IC的输出电阻进行测试的测试仪器中，可以高精度地，重复性良好地，比较高速地，比较便宜地构成。
因此，测试价格也可便宜，而且在输出管腿日益增多的现状下，其利用价值高、技术上的效果大。

Claims (5)

1.一种驱动器IC的输出电阻测试仪，在测试本身是具有多数个输出管腿的驱动器IC的DUT(10)的直流特性的输出电阻测试仪中，其特征是：
有分别连接到DUT(10)的各输出管腿OUTi上去的输入端子的高速扫描器(16)；
顺次测试上述高速扫描器(16)的各输入端子的电压的电压测试仪(17)；
可对分别设置于上述DUT(10)的各输出管腿OUTi与上述高速扫描器(16)的各输入端子之间，且可以把门限电压设定得比DUT(10)的输出电压高一个恒定电压的门限电压VT1群与可设定得低一个恒定电压的门限电压源VT2群这两个***的电压进行设定的可编程负载PL(20i)群。
2.一种权利要求1所述的驱动器IC的输出电阻测试仪，其特征是：所述可编程负载PL(20i)群是把门限电压源VT1和VT2依照DUT10的各输出管腿OTUi的排列顺序交替排列的2***的可编程负载PL(20i)群。
3.一种权利要求1所述的驱动器IC的输出电阻测试仪，其特征是：所述可编程负载PL(20i)群是具有恒电流源ILL和ILH的输出电流不相同的2***(ILL1、ILH1和ILL2、ILH2)以上的恒电流源的可编程负载PL(20i)群。
4.一种驱动器IC的输出电阻测试方法，在对本身是有多数个输出管腿的驱动器IC的DUT(10)的直流特性进行测试的输出电阻测试方法中，其特征是：
首先，把门限电压比DUT的输出电压高一个恒定电压的VT1设定为可编程负载用(步骤101)，
其次，把门限电压比DUT的输出电压低一个恒定电压的VT2设定为可编程负载用(步骤102)，
其次，把VT1的PL连到目的管腿上，把VT2和VT1任意地连到其他的管腿上，但是，使VT1群的总数和VT2群的总数一致，在该状态下测试目的管腿的输出电阻(步骤103)，
其次，把VT2的PL连到目的管腿上，把VT1和VT2任意地连到其他的管腿上，但是，使VT2群的总数和VT1群的总数一致，在该状态下测试目的管腿的输出电阻(步骤104)，
其次，进行变更把目的管腿分配到另一管腿，重复上述测试步骤(103-104)，并反复重复这一过程，对所有的目的管腿测试输出电阻(步骤105)，
采用上述的步骤，在DUT(10)中，在吸入的恒定负载电流与吐出的恒定负载电流为等量的状态下对驱动器IC的输出电阻进行测试。
5.一种驱动器IC的输出电阻测试方法，在对本身是具有多数个输出管腿的驱动器IC的DUT(10)的直流特性进行测试的输出电阻测试方法中，其特征是：
首先，把门限电压比DUT的输出电压高一个恒定电压的VT1设定于DC测试单元上(步骤201)，
其次，把门限电压比DUT的输出电压低一个恒定电压的VT2设定于DC测试单元上(步骤202)，
其次，把VT1连到目的管腿上，把VT2和VT1任意地连到其他的管腿上，但是使VT1群的总数与VT2群的总数一致，在该状态下测试目的管腿的输出电阻(步骤203)，
其次，把VT2连到目的管腿上，把VT1与VT2任意地连到其他的管腿上，但是使VT2群的总数与VT1群的总数一致，在该状态下测试目的管腿的输出电阻(步骤204)，
其次，进行变更把目的管腿分配到另一管腿、重复上述测试步骤(203-204)，反复重复该过程，对所有的目的管腿测试输出电阻(步骤205)，
采用上述步骤，在DUT(10)中。在吸入的恒定负载电流与吐出的恒定负载电流为等量的状态下测试驱动器IC的输出电阻。
CN97102239A 1996-01-22 1997-01-15 驱动器集成电路的输出电阻测试仪及其测试方法 Expired - Fee Related CN1115565C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP02732996A JP3638697B2 (ja) 1996-01-22 1996-01-22 ドライバｉｃの出力抵抗測定器
JP27329/1996 1996-01-22
JP27329/96 1996-01-22

Publications (2)

Publication Number Publication Date
CN1164649A true CN1164649A (zh) 1997-11-12
CN1115565C CN1115565C (zh) 2003-07-23

Family

ID=12218040

Family Applications (1)

Application Number Title Priority Date Filing Date
CN97102239A Expired - Fee Related CN1115565C (zh) 1996-01-22 1997-01-15 驱动器集成电路的输出电阻测试仪及其测试方法

Country Status (4)

Country Link
JP (1) JP3638697B2 (zh)
KR (1) KR100248918B1 (zh)
CN (1) CN1115565C (zh)
TW (1) TW315417B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100390548C (zh) * 2003-12-12 2008-05-28 友达光电股份有限公司 液晶显示面板的接合点的接触阻抗测量方法及液晶显示板
CN109557376A (zh) * 2017-09-27 2019-04-02 日本电产理德股份有限公司 电阻测定装置、基板检查装置以及电阻测定方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5046448B2 (ja) * 2001-08-10 2012-10-10 株式会社アドバンテスト 半導体試験装置及びその試験方法
JP2005265756A (ja) * 2004-03-22 2005-09-29 Yokogawa Electric Corp Ｉｃテスタ
JP4596264B2 (ja) * 2005-10-11 2010-12-08 横河電機株式会社 Ｉｃテスタ
JP5028953B2 (ja) * 2006-10-25 2012-09-19 横河電機株式会社 Ｉｃテスタ

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100390548C (zh) * 2003-12-12 2008-05-28 友达光电股份有限公司 液晶显示面板的接合点的接触阻抗测量方法及液晶显示板
CN109557376A (zh) * 2017-09-27 2019-04-02 日本电产理德股份有限公司 电阻测定装置、基板检查装置以及电阻测定方法

Also Published As

Publication number Publication date
TW315417B (zh) 1997-09-11
CN1115565C (zh) 2003-07-23
KR100248918B1 (ko) 2000-03-15
KR970059759A (ko) 1997-08-12
JPH09196998A (ja) 1997-07-31
JP3638697B2 (ja) 2005-04-13

Similar Documents

Publication Publication Date Title
CN1072362C (zh) 具有已改善故障检测覆盖率的制作缺陷分析仪
CN1081336C (zh) 半导体试验装置的比较器
CN1186643C (zh) 测试集成电路晶片和晶片测试器间信号通路的方法和设备
CN1248003C (zh) 差分性能的单端通道校正
CN1677640A (zh) 带有差分信号测量的测试***
CN1201160C (zh) 用于测试液晶驱动器的半导体集成电路的测试方法和装置
CN1140950C (zh) 电池电压的检测电路,和检测电池电压的方法
CN1924988A (zh) 测试驱动电路的方法以及用于显示装置的驱动电路
CN101363881B (zh) 一种电阻测试方法
CN1115565C (zh) 驱动器集成电路的输出电阻测试仪及其测试方法
CN112164359B (zh) 一种显示装置及其检测方法
CN1815243A (zh) 具有内部终端电压发生器的测量探头差动终端和衰减器网络
CN1815244A (zh) 用于测量探头的差动终端和衰减器网络
US20060273811A1 (en) Using an active load as a high current output stage of a precision pin measurement unit in automatic test equipment systems
CN1797015A (zh) 用于电子测试***的接口电路
CN1482679A (zh) 具有缩短的焊盘间距的半导体集成电路
CN112731241B (zh) 晶圆测试机台的校准工具和校准方法
CN1266482C (zh) 路径延迟测量电路
CN1234654A (zh) 数模转换器以及使用其的半导体集成电路和测试方法
CN1182881A (zh) 集成电路
US7222278B2 (en) Programmable hysteresis for boundary-scan testing
CN200969091Y (zh) 测试卡及测试装置
CN1506690A (zh) 使用单一位元检测多重插座的网路
CN1595183A (zh) 测试电路及其测试方法
US6828797B2 (en) Alternative method for VOD testing of linear differential line drivers

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20030723

Termination date: 20120115