CN116403917A - 用开槽衬底形成选择性emi屏蔽的半导体器件和方法 - Google Patents

用开槽衬底形成选择性emi屏蔽的半导体器件和方法 Download PDF

Info

Publication number
CN116403917A
CN116403917A CN202211661406.5A CN202211661406A CN116403917A CN 116403917 A CN116403917 A CN 116403917A CN 202211661406 A CN202211661406 A CN 202211661406A CN 116403917 A CN116403917 A CN 116403917A
Authority
CN
China
Prior art keywords
substrate
package
shielding layer
semiconductor
over
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211661406.5A
Other languages
English (en)
Inventor
郑珍熙
金昌伍
李志远
张有晶
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Stats Chippac Pte Ltd
Original Assignee
Stats Chippac Pte Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Stats Chippac Pte Ltd filed Critical Stats Chippac Pte Ltd
Publication of CN116403917A publication Critical patent/CN116403917A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

一种半导体器件具有衬底和形成在衬底中的槽。第一电气组件设置成在衬底之上邻近槽。密封剂沉积在第一电气组件之上，其中密封剂的表面与槽内的衬底的表面共面。屏蔽层形成在密封剂之上，并且物理地接触槽内的衬底的表面。在形成屏蔽层之后，使衬底单体化以形成具有第一电气组件的半导体封装。

Description

用开槽衬底形成选择性EMI屏蔽的半导体器件和方法
技术领域
本发明一般地涉及半导体器件，并且更特别地涉及用开槽衬底（slottedsubstrate）进行选择性电磁干扰（EMI）屏蔽的半导体器件和方法。
背景技术
半导体器件通常在现代电子产品中发现。半导体器件执行各种各样的功能，诸如信号处理、高速计算、发射和接收电磁信号、控制电子器件、将阳光变换成电以及为电视显示器创建视觉图像。半导体器件在通信、功率转换、网络、计算机、娱乐和消费产品的领域中被发现。半导体器件也在军事应用、航空、汽车、工业控制器和办公设备中被发现。
半导体器件通常使用两种复杂的制造工艺来制造：前端制造和后端制造。前端制造涉及在半导体晶片的表面上形成多个管芯。晶片上的每个管芯包含被电连接以形成功能电路的有源和无源电气组件。有源电气组件（诸如晶体管和二极管）具有控制电流流动的能力。无源电气组件（诸如电容器、电感器和电阻器）创建执行电路功能所必要的电压和电流之间的关系。
后端制造指代将完成的晶片切割或单体化成个体半导体管芯并封装该半导体管芯以用于结构支撑、电互连和环境隔离。为了使半导体管芯单体化，晶片沿着晶片的称为锯道或划线的非功能区被刻划和断开。使用激光切割工具或锯片将晶片单体化。在单体化之后，将个体半导体管芯安装到封装衬底，所述封装衬底包括用于与其他***组件互连的引脚或接触焊盘。然后将形成在半导体管芯之上的接触焊盘连接到封装内的接触焊盘。可以用导电层、凸块、柱形凸块、导电膏、接合线（bond wire）或其他合适的互连结构来进行电连接。将密封剂或其他模塑料沉积在封装之上以提供物理支撑和电隔离。然后将完成的封装***到电***中，并且使半导体器件的功能对其他***组件可用。
图1a示出具有基础衬底材料102的半导体晶片100，所述基础衬底材料102诸如硅、锗、磷化铝、砷化铝、砷化镓、氮化镓、磷化铟、碳化硅或其他块体半导体材料。多个半导体管芯或组件104形成在晶片100上，由非有源、管芯间晶片区域或锯道106分开，如上面所描述。锯道106提供切割区域，以将半导体晶片100单体化成个体半导体管芯104。在一个实施例中，半导体晶片100具有100-450毫米（mm）的宽度或直径。
图1b示出半导体晶片100的一部分的截面图。每个半导体管芯104具有背面或非有源表面108和有源表面110，所述有源表面110包含模拟或数字电路，所述模拟或数字电路被实现为形成在管芯内或管芯之上且根据管芯的电设计和功能而电互连的有源器件、无源器件、导电层和电介质层。例如，电路可以包括：一个或多个晶体管、二极管和其他电路元件，其形成在有源表面110内以实现模拟电路或数字电路，诸如数字信号处理器（DSP）、ASIC、MEMS、存储器或其他信号处理电路。半导体管芯104也可以包含集成无源器件（IPD），诸如电感器、电容器和电阻器以用于RF信号处理。半导体晶片100的背面108可以经历可选的背面研磨操作，该操作利用机械研磨或蚀刻工艺，以去除基底材料102的一部分并减小半导体晶片100和半导体管芯104的厚度。
使用PVD、CVD、电解电镀、无电镀工艺或其他合适的金属沉积工艺来在有源表面110之上形成导电层112。导电层112包括铝（Al）、铜（Cu）、锡（Sn）、镍（Ni）、金（Au）、银（Ag）或其他合适的导电材料的一个或多个层。导电层112作为电连接到有源表面110上的电路的接触焊盘而操作。
如图1b中所示，导电层112可以形成为距半导体管芯104的边缘第一距离来并排设置的接触焊盘。替代地，导电层112可以形成为如下接触焊盘：其在多行中偏移以便第一行接触焊盘距管芯边缘第一距离来设置，并且与第一行交替的第二行接触焊盘距管芯边缘第二距离来设置。导电层112表示在半导体管芯104之上形成的最后导电层，其具有用于随后电互连到更大***的接触焊盘。然而，在有源表面110上的实际半导体器件和用于信号路由的接触焊盘112之间可以形成一个或多个中间导电和绝缘层。
使用蒸发、电解电镀、无电镀、球滴或丝网印刷工艺来在导电层112之上沉积导电凸块材料。凸块材料可以是具有可选焊剂溶液的Al、Sn、Ni、Au、Ag、铅（Pb）、铋（Bi）、Cu、焊料以及其组合。例如，凸块材料可以是共晶Sn/Pb、高铅焊料或无铅焊料。使用合适的附着或接合工艺将凸块材料接合到导电层112。在一个实施例中，通过将凸块材料加热到其熔点以上来使该材料回流以形成导电球或凸块114。在一个实施例中，导电凸块114形成在具有润湿层、阻挡层和粘附层的凸块下金属化（UBM）之上。导电凸块114也可以被压缩接合或热压接合到导电层112。导电凸块114表示一种类型的互连结构，其可以在导电层112之上形成以用于电连接到衬底。互连结构也可以使用接合线、导电膏、柱形凸块、微凸块、导电柱或其他电互连。
在图1c中，使用锯片或激光切割工具118通过锯道106将半导体晶片100单体化成个体半导体管芯104。个体半导体管芯104可以被检查和电测试，以标识单体化后的KGD。
图2a-2g中示出形成具有半导体管芯104的半导体封装的一种方法。一个或多个分立组件152可以设置在具有半导体管芯104的封装衬底150之上，以提供附加功能。在图2b中，密封剂154沉积在衬底150、半导体管芯104和分立组件152之上。
半导体器件通常易受以下各项的影响：电磁干扰（EMI）、射频干扰（RFI）、谐波失真或其他器件间干扰，诸如电容性、电感性或电导耦合，也称为串扰，其可干扰半导体器件的工作。高速模拟电路（例如射频（RF）滤波器）或数字电路也生成干扰。
导电层通常形成在半导体封装之上，以屏蔽封装内的电子零件免受EMI和其他干扰。导电层被溅射到密封剂154上，以在组件之上和周围形成屏蔽层。屏蔽层在信号可能影响封装内的半导体管芯和分立组件之前吸收EMI，在没有屏蔽的情况下，所述半导体管芯和分立组件可能会发生故障。屏蔽层也形成在具有预期生成EMI的组件的封装之上以保护附近的器件。
形成在封装之上的导电层通常将需要沿着衬底150的侧表面向下形成，以便物理地接触衬底的导电层，并且从而电连接到地。因此，封装通常在形成屏蔽层之前被单体化，如图2c中所示，其中激光切割工具160正在使衬底150单体化。图2d示出了其中正在形成圆形封装的平面图。围绕每个封装完全形成沟槽162，以使封装从衬底150的较大面板单体化。通过单体化工艺将衬底150分成多个部分：部分150a保留为多个半导体封装的一部分，而部分150b是单体化之后被去除以仅留下封装的剩余面板。
图2e和2f示出形成在密封剂154之上的屏蔽层170。当处理经单体化的单元时，通常发生的一个问题是单元在单体化之后的处理期间可能移动，从而导致制造缺陷。图2g仅示出许多不同故障模式中的两个。损坏172可由处理设备试图处理已经移动并且不在预期位置的封装而引起。如果由于在放置分立组件之前衬底的移动而没有正确地连接到下面的接触焊盘，则错位的分立器件174可能导致故障。
以单元级别来处理半导体封装为制造缺陷提供了许多机会。因此，存在对一种改进的屏蔽层制造工艺和器件的需要，其减少单体化之后的处理的量。
附图说明
图1a-1c图示具有由锯道分开的多个半导体管芯的半导体晶片；
图2a-2g图示形成屏蔽半导体封装；
图3a-3o图示形成屏蔽半导体封装，其中在形成屏蔽层之后发生单体化；
图4a和4b图示替换的工艺流程；和
图5a和5b图示将屏蔽半导体封装集成到电子器件中。
具体实施方式
在参考各图的以下描述中，在一个或多个实施例中描述本发明，在各图中，类似的数字表示相同或相似的元素。虽然根据用于实现本发明的目的的最佳模式来描述本发明，但是本领域技术人员将领会到，本发明旨在覆盖如可以包括在由所附权利要求及其等同物限定的本发明的精神和范围内的替换方案、修改和等同物，所附权利要求及其等同物由下面的公开和附图来支持。如本文中所使用的术语“半导体管芯”指代单数形式和复数形式的词语两者，并且因此可以指代单个半导体器件和多个半导体器件两者。
图3a-3o图示利用开槽印刷电路板或衬底来形成屏蔽封装以解决现有技术中存在的问题。图3a和3b示出在衬底202上形成半导体封装200的初始步骤。图3a是部分截面，并且图3b示出了平面图。虽然仅两个单元被示出形成在一个衬底上，但是通常使用本文描述的相同步骤（但是一起执行）来在单个衬底表面板202中形成数百或数千个封装200。
衬底202包括与一个或多个导电层206交错的一个或多个绝缘层204。在一个实施例中，绝缘层204是芯绝缘板，其中导电层206在顶表面和底表面之上图案化，例如覆铜层压板衬底。导电层206还包括通过绝缘层204垂直地电耦合的导电通孔。衬底202可以包括任何数目的相互交错的导电层和绝缘层。焊料掩模或钝化层可以形成在衬底202的任一侧之上。在其他实施例中，任何合适类型的衬底或引线框被用于衬底202。
实现封装200的预期功能所需的任何组件被安装到衬底202或被设置在衬底202之上，并电连接到导电层206。组件可以以任何合适的配置安装到衬底202的顶表面和底表面上。在所公开的实施例中，在这个阶段安装到衬底202的组件被限制到区域208，该区域208将在随后的制造步骤中被密封。半导体管芯104和分立组件152使用例如任何合适的拾取和放置方法或器件被表面安装到每个封装200的区域208内的衬底200上。根据需要，任何合适的电气组件可以安装在区域208之内。
槽210邻近于并且沿着每个密封区域208的边界通过衬底202而形成。槽210沿着区域208形成，使得在被密封之后，在区域208之上形成的屏蔽层可以向下延伸到槽210中，并且连接到暴露在槽内的导电层206的一部分。槽210被与未密封的封装区域212相对地形成，使得槽对应于衬底202中将需要被切割以进行单体化的区域。在一些实施例中，槽210可以部分地在区域208和212之间延伸。可以在沿着区域208的边界的各种位置处使用多个槽210，而不是一个长槽。槽210完全延伸通过衬底202，但是也可以仅部分地通过衬底而形成。槽210在衬底202的侧表面处从每个区域208暴露导电层206，使得随后形成的屏蔽层将物理地和电气地接触导电层。
槽210在衬底202的初始制造期间形成，这通常由与在衬底上形成封装200的制造商不同的制造商来完成。在开始制造封装200之前形成槽210对于衬底制造商来说是简单的，并且降低对半导体封装制造的要求。在其他实施例中，半导体封装200的制造商可以使用激光器、喷水器、锯片、刳刨机（router）或其他类型的切割或加工工具来形成槽210。
在图3c和3d中，密封剂214使用膏印刷、压缩成型、传递成型、液体密封剂成型、真空层压、旋涂或其他合适的涂敷器来沉积在区域208之上。通过抵靠衬底202的顶表面按压模具并将密封剂214注入到模具中，将密封剂214限制到区域208。在其他实施例中，密封剂214完全覆盖衬底202，并且然后被去除到区域208之外。在使用传递成型或注射成型的实施例中，使用其中每个腔室连接到相邻的腔室的模具来沉积密封剂214，其允许沉积的模塑料在封装200之间流动。图3d中示出的密封剂214的区域将在模制之后通过它们之间的密封剂的路径或桥来相互连接。在完成封装200之前，去除连接密封剂214的图示区域的密封剂路径。
密封剂214可以是聚合物复合材料，诸如环氧树脂、环氧丙烯酸酯或者具有或不具有填料的聚合物。密封剂214是不导电的，并且在环境上保护半导体器件免受外部因素和污染物的影响。密封剂214还保护半导体管芯104免于由于暴露到光而退化。密封剂214的侧表面215与槽210的侧表面216共面。在其他实施例中，侧表面215从侧表面216横向偏移。
图3e和3f示出使用带220来掩蔽密封剂214和槽210之外的衬底202。带220完全覆盖区域208和槽210之外的衬底202。在图3g和3h中，导电材料被溅射在衬底200之上，以形成导电屏蔽层224。使用任何合适的金属沉积技术来形成屏蔽层224，所述金属沉积技术例如是化学气相沉积、物理气相沉积、其他溅射方法、喷涂或电镀。溅射材料可以是铜、钢、铝、金、钛、其组合或任何其他合适的导电材料。在一些实施例中，屏蔽层224可以通过溅射在例如不锈钢-铜-不锈钢或钛-铜的多层不同材料上而制成。屏蔽层224减少了封装200的组件和其他附近电子器件之间的电磁干扰（EMI）。
屏蔽层224沿着密封剂214的侧表面215向下并进入槽210而形成。在其中表面215和216没有完全对齐的实施例中，屏蔽层224跨表面215和表面216之间的衬底202水平地延伸。屏蔽层224通过暴露在衬底202的侧表面216处的导电层206接地。槽210允许屏蔽层224接触侧表面216，而没有在溅射之前完全地将每个封装200单体化。因此，下面描述的随后的处理步骤是在衬底202保留为器件的条带的情况下执行的，而不是在经单体化的封装200的情况下执行的。槽210可以以任何任意形状形成，因此容易适应复杂的封装形状和设计。封装200可以是任何合适的几何形状，诸如椭圆形、圆形、正方形、八边形等。封装200也可以是不规则的形状，其意味着不容易使用词汇或数学表达式来定义。
在图3i和3j中，带220连同形成在带上的屏蔽层224的各部分一起被去除。去除带220暴露了封装200的区域212，连同用于安装在密封剂214之外的组件的导电层206的多个接触焊盘。屏蔽层224保留在区域208中的密封剂214之上。
在图3k和3l中，外部分立组件228被表面安装到衬底202上。组件228与导电层206的接触焊盘可靠地对齐，因为封装200通过衬底202保持彼此连接，并且不能够容易地从它们的预期位置移位。在封装200完成的情况下，通过使用激光或其他切割工具230围绕封装200的边界切割，在图3m和3n中发生单体化。激光器230从槽210的一端到另一端围绕封装200切割，以使封装完全单体化。槽210已经具有部分单体化的封装200，因此最终单体化步骤比需要切割整个封装边界的情况花费更少的时间。
图3o示出具有屏蔽层224的完整封装200。因为屏蔽层224形成之后的处理步骤是在衬底202作为条带将每个单元连接在一起的情况下执行的，所以封装200以比现有技术更低的失效率来制造。在形成屏蔽层224之前不存在对单体化步骤的需要。单体化是最后的制造步骤，因此单体化之后单元的移位较不可能导致制造缺陷。基于单元的处理的风险显著降低。
图4a和4b图示替换的工艺流程。从图3c和3d中所示的工艺步骤继续，在图4a中的区域212之上形成掩模220a。掩模220a类似于带220，除了仅形成在区域212之上并且不作为整体形成在衬底202之上之外。在图4b中，屏蔽层224a形成在衬底202、封装200和掩模220a之上。去除掩模220a以暴露包括导电层206的接触焊盘的区域212。图4b示出与图3j类似的工艺步骤，除了屏蔽层224a保持覆盖封装200外部的衬底202之外。与屏蔽层224相比，屏蔽层224a的额外剩余部分通过图3m和3n中所示的单体化步骤被去除。正在形成的最终封装200不是显著地不同的。
在一些实施例中，上面描述的封装（例如封装200）是完全独立的电***，其自身完全起作用。制造塑料模制件或其他类型的外壳来在诸如无线耳机或智能手表之类的产品内将衬底202保持就位。封装200可以具有用于蓝牙、WiFi或其他协议的集成天线，以及生成噪声的压电或其他扬声器、显示表盘的屏幕和其他期望的电气组件。如果需要，可以在同一产品外壳内通过导线或线缆连接附加的电器件。衬底202是最终器件的主板。不存在封装200连接到的其他主板。
图5a和5b图示另一实施例，其中上述半导体封装（例如封装200）被集成到更大的电子器件300中。图5a图示安装到印刷电路板（PCB）或其他衬底302上作为电子器件300的一部分的封装200的部分截面。在制造期间，以与在管芯104上形成凸块112类似的工艺在衬底202的底部上形成凸块306，并且然后回流到PCB 302的导电层304上以将封装200物理地附着和电气地连接到PCB。在其他实施例中，使用热压或其他合适的附着和连接方法。在一些实施例中，在封装200和PCB 302之间使用粘合剂或底部填充层。半导体管芯104通过衬底202电耦合到导电层304。
图5b图示包括PCB 302的电子器件300，其中包括封装200的多个半导体封装安装在PCB的表面上。电子器件300可以具有一种类型的半导体封装，或者多种类型的半导体封装，这取决于应用。电子器件300可以是使用半导体封装来执行一个或多个电功能的独立***。替代地，电子器件300可以是较大***的子组件。例如，电子器件300可以是平板计算机、蜂窝电话、数码相机、通信***或其他电子器件的一部分。电子器件300也可以是图形卡、网络接口卡或***到计算机中的另一信号处理卡。半导体封装可以包括微处理器、存储器、ASIC、逻辑电路、模拟电路、RF电路、分立的有源或无源器件或者其他半导体管芯或电气组件。
在图5b中，PCB 302提供用于安装在PCB上的半导体封装的结构支撑和电互连的通用衬底。使用蒸发、电解电镀、无电镀、丝网印刷或其他合适的金属沉积工艺来在PCB 302的表面之上或在PCB 302的各层之内形成导电信号迹线304。信号迹线304提供半导体封装、安装的组件和其他外部***或组件之间的电通信。迹线304还根据需要向半导体封装提供电源和接地连接。
在一些实施例中，半导体器件具有两个封装级。第一级封装是一种用于将半导体管芯机械地和电气地附着到中间衬底的技术。第二级封装涉及将中间衬底机械地和电气地附着到PCB 302。在其他实施例中，半导体器件可以仅具有第一级封装，其中管芯被机械地和电气地直接安装到PCB 302。
为了说明的目的，在PCB 302上示出几种类型的第一级封装，包括接合线封装346和倒装芯片348。另外，几种类型的第二级封装被示出为连同封装200一起安装在PCB 302上，包括球栅阵列（BGA）350、凸块芯片载体（BCC）352、连接盘栅格阵列（LGA）356、多芯片模块（MCM）358、四方扁平无引线封装（QFN）360、四方扁平封装362以及嵌入式晶片级球栅阵列（eWLB）364。导电迹线304将设置在PCB 302上的各种封装和组件电耦合到封装200，从而给予封装200内的组件到PCB上的其他组件的使用。
取决于***要求，以第一和第二级封装样式的任何组合配置的半导体封装的任何组合以及其他电子组件可以连接到PCB 302。在一些实施例中，电子器件300包括单个附着的半导体封装，而其他实施例要求多个互连的封装。通过在单个衬底之上组合一个或多个半导体封装，制造商可以将预制的组件并入到电子器件和***中。因为半导体封装包括复杂的功能，所以可以使用较不昂贵的组件和简化的制造工艺来制造电子器件。结果得到的器件较不可能发生故障，并且制造起来较不昂贵，从而导致消费者的较低成本。
虽然已经详细地说明了本发明的一个或多个实施例，但是技术人员将领会到，在不脱离如下面权利要求中阐述的本发明的范围的情况下，可以作出对那些实施例的修改和改编。

Claims (15)

1.一种制造半导体器件的方法，包括：
提供衬底；
在衬底中形成槽；
将第一电气组件设置成在衬底之上邻近槽；
在第一电气组件之上沉积密封剂，其中所述密封剂的表面与槽内的衬底的表面共面；
在密封剂之上形成屏蔽层，并且物理地接触槽内的衬底的表面；并且
在形成屏蔽层之后，使衬底单体化以形成具有第一电气组件的半导体封装。
2.根据权利要求1所述的方法，还包括通过从槽的第一端到槽的第二端进行切割来使衬底单体化。
3.根据权利要求1所述的方法，还包括：
在形成屏蔽层之前，在衬底之上设置掩模；和
在形成屏蔽层之后去除掩模。
4.根据权利要求1所述的方法，其中所述半导体封装是圆形的。
5.根据权利要求1所述的方法，还包括在形成屏蔽层之后，在衬底之上设置第二电气组件。
6.根据权利要求1所述的方法，其中，在形成屏蔽层的步骤完成之后，多个半导体封装保持通过衬底连接。
7.一种制造半导体器件的方法，包括：
提供衬底，所述衬底包括在所述衬底中形成的槽；
在衬底之上并向槽中形成屏蔽层；和
在形成屏蔽层之后，使衬底单体化以形成半导体封装。
8.根据权利要求7所述的方法，还包括通过从槽的第一部分到槽的第二部分进行切割来使衬底单体化。
9.根据权利要求7所述的方法，还包括在形成所述屏蔽层之后，在衬底之上设置电气组件。
10.根据权利要求7所述的方法，其中在形成屏蔽层的步骤完成之后，多个半导体封装保持通过衬底连接。
11.一种半导体器件，包括：
衬底，所述衬底包括在所述衬底中形成的槽；
密封剂，所述密封剂沉积在衬底之上；和
屏蔽层，所述屏蔽层形成在密封剂之上并到槽中。
12.根据权利要求11所述的半导体器件，其中所述密封剂的表面与槽内的衬底的表面共面。
13.根据权利要求11所述的半导体器件，还包括设置在屏蔽层下的衬底之上的掩模。
14.根据权利要求11所述的半导体器件，其中槽是弯曲的。
15.根据权利要求11所述的半导体器件，还包括通过衬底连接的多个半导体封装。
CN202211661406.5A 2022-01-05 2022-12-23 用开槽衬底形成选择性emi屏蔽的半导体器件和方法 Pending CN116403917A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/647055 2022-01-05
US17/647,055 US20230215812A1 (en) 2022-01-05 2022-01-05 Semiconductor Device and Method of Forming Selective EMI Shielding with Slotted Substrate

Publications (1)

Publication Number Publication Date
CN116403917A true CN116403917A (zh) 2023-07-07

Family

ID=86992283

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211661406.5A Pending CN116403917A (zh) 2022-01-05 2022-12-23 用开槽衬底形成选择性emi屏蔽的半导体器件和方法

Country Status (4)

Country Link
US (1) US20230215812A1 (zh)
KR (1) KR20230106510A (zh)
CN (1) CN116403917A (zh)
TW (1) TW202331861A (zh)

Also Published As

Publication number Publication date
KR20230106510A (ko) 2023-07-13
TW202331861A (zh) 2023-08-01
US20230215812A1 (en) 2023-07-06

Similar Documents

Publication Publication Date Title
CN110828424A (zh) 针对具有暴露的管芯背面的倒装芯片封装的emi屏蔽
KR102655516B1 (ko) 부착 위치가 개선되는 마스크 설계
KR20240041894A (ko) 송곳니부 설계를 갖는 사전 형성된 마스크를 이용하는 선택적 emi 차폐
US11823973B2 (en) Package with compartmentalized lid for heat spreader and EMI shield
CN115954274A (zh) 具有开窗式散热器的封装
US20230215812A1 (en) Semiconductor Device and Method of Forming Selective EMI Shielding with Slotted Substrate
US20230215813A1 (en) Semiconductor Device and Method for Selective EMI Shielding Using a Mask
US20240063137A1 (en) Semiconductor Device and Method for Partial EMI Shielding
US20240006335A1 (en) Semiconductor Device and Method of Forming Embedded Magnetic Shielding
US20230170245A1 (en) Semiconductor Device and Method for Reducing Metal Burrs Using Laser Grooving
US20240096770A1 (en) Integrated Antenna-In-Package Structure
US11776861B2 (en) Compartment shielding with metal frame and cap
US20230326872A1 (en) Semiconductor Device and Method Using an EMI-Absorbing Metal Bar
US20230402343A1 (en) Semiconductor Device and Method for Advanced Thermal Dissipation
CN116469777A (zh) 具有由金属条形成的隔间屏蔽的半导体器件及其制造方法
KR20240001031A (ko) 이중 차폐 반도체 디바이스 및 그 제조 방법
CN116504648A (zh) 使用带附接的半导体器件和方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication