CN116402145A - W态制备方法、装置、介质及电子装置 - Google Patents
W态制备方法、装置、介质及电子装置 Download PDFInfo
- Publication number
- CN116402145A CN116402145A CN202310274206.2A CN202310274206A CN116402145A CN 116402145 A CN116402145 A CN 116402145A CN 202310274206 A CN202310274206 A CN 202310274206A CN 116402145 A CN116402145 A CN 116402145A
- Authority
- CN
- China
- Prior art keywords
- bit
- quantum
- gate
- double
- state
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 54
- 239000002096 quantum dot Substances 0.000 claims abstract description 58
- 238000000034 method Methods 0.000 claims description 25
- 238000004590 computer program Methods 0.000 claims description 15
- 238000010276 construction Methods 0.000 claims description 11
- 230000009471 action Effects 0.000 claims description 8
- 239000011159 matrix material Substances 0.000 claims description 7
- 238000003860 storage Methods 0.000 claims description 6
- 238000004422 calculation algorithm Methods 0.000 description 17
- 230000006870 function Effects 0.000 description 14
- 238000010586 diagram Methods 0.000 description 12
- 230000009977 dual effect Effects 0.000 description 9
- 238000013461 design Methods 0.000 description 8
- 238000004364 calculation method Methods 0.000 description 5
- 239000002245 particle Substances 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000004891 communication Methods 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 238000005457 optimization Methods 0.000 description 2
- 230000009466 transformation Effects 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000008707 rearrangement Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
- G06N10/20—Models of quantum computing, e.g. quantum circuits or universal quantum computers
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F16/00—Information retrieval; Database structures therefor; File system structures therefor
- G06F16/90—Details of database functions independent of the retrieved data types
- G06F16/901—Indexing; Data structures therefor; Storage structures
- G06F16/9027—Trees
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Software Systems (AREA)
- Databases & Information Systems (AREA)
- Data Mining & Analysis (AREA)
- General Engineering & Computer Science (AREA)
- Artificial Intelligence (AREA)
- Computational Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Evolutionary Computation (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- Computing Systems (AREA)
- Mathematical Physics (AREA)
- Logic Circuits (AREA)
Abstract
本发明公开了一种W态制备方法、装置、介质及电子装置，本发明基于受控单比特门和CNOT门构建双比特门，基于所述双比特门构建W态制备量子线路，激发所述量子比特至初始态，以及基于所述W态制备量子线路驱动所述量子比特从所述初始态演化至W态，实现了W态的高效制备。
Description
技术领域
本发明属于量子计算技术领域，特别是一种W态制备方法、装置、介质及电子装置。
背景技术
W态是Wolfgang Dür在2000年首次提出的一种量子态，其可以视作是计算基下哈明权重为1的所有量子态的等概率叠加态，例如N个量子比特的W态为
哈明权重可以看作是一串二进制字符中“1”的个数，例如“000100010”的哈明权重是2。
W态不同于常见的纠缠态，即使非可信用户测量多粒子体系中某一粒子、可信用户通信协商舍弃某一粒子等原因丢失可加载比特信息的粒子，剩余粒子仍然存在纠缠关联。基于该性质，W态在基于量子计算的组合优化领域具有广泛应用。因此如何高效制备W态是量子计算中急需解决的问题之一。
发明内容
本发明的目的是提供一种W态制备方法、装置、介质及电子装置，旨在实现W态的高效制备。
本发明的一个实施例提供了一种W态制备方法，所述方法包括：
基于受控单比特门和CNOT门构建双比特门；
基于所述双比特门构建W态制备量子线路；
激发所述量子比特至初始态，以及基于所述W态制备量子线路驱动所述量子比特从所述初始态演化至W态。
可选的，所述受控单比特门中的单比特门对应的酉矩阵为
其中，比特门参数p基于所述受控单比特门作用的量子比特确定。
可选的，所述基于所述双比特门构建W态制备量子线路，包括：
将N-1个所述双比特门作用于N个量子比特，得到W态制备量子线路，所述N为大于1的整数。
可选的，所述将N-1个所述双比特门作用于N个量子比特，包括：
将N-1个所述双比特门依次作用于相邻的两个量子比特，其中，第i个所述双比特门的逻辑门参数pi＝1/(N-i+1)，其中，i的取值范围为1至N-1。
可选的，所述将N-1个所述双比特门作用于N个量子比特，包括：
构造N个量子比特的二叉树结构；
确定所述二叉树结构中每个节点对应的双比特门；
将每个所述双比特门作用于每个所述双比特门对应的两个量子比特。
可选的，所述二叉树结构包括
层，第j层第k个节点对应的双比特门为第i个双比特门；第j层第k个节点作用的比特为所述第k个节点对应的父节点作用的其中一个量子比特和第i+1个量子比特，其中，i＝2j-1+k-1，j和k均为大于或等于1的整数。
可选的，所述方法还包括：
若包括所述量子比特的量子芯片不支持所述双比特门，则将所述双比特门转化为所述量子芯片支持的基础比特门。
本发明的又一实施例提供了一种W态制备装置，所述装置包括：
比特门构建单元，用于基于受控单比特门和CNOT门构建双比特门；
线路构建单元，用于基于所述双比特门构建W态制备量子线路；
量子态制备单元，用于激发所述量子比特至初始态，以及基于所述W态制备量子线路驱动所述量子比特从所述初始态演化至W态。
可选的，所述受控单比特门中的单比特门对应的酉矩阵为
其中，比特门参数p基于所述受控单比特门作用的量子比特确定。
可选的，在所述基于所述双比特门构建W态制备量子线路方面，所述线路构建单元，具体用于：
将N-1个所述双比特门作用于N个量子比特，得到W态制备量子线路，所述N为大于1的整数。
可选的，在所述将N-1个所述双比特门作用于N个量子比特方面，所述线路构建单元，具体用于：
将N-1个所述双比特门依次作用于相邻的两个量子比特，其中，第i个所述双比特门的逻辑门参数pi＝1/(N-i+1)，其中，i的取值范围为1至N-1。
可选的，在所述将N-1个所述双比特门作用于N个量子比特方面，所述线路构建单元，具体用于：
构造N个量子比特的二叉树结构；
确定所述二叉树结构中每个节点对应的双比特门；
将每个所述双比特门作用于每个所述双比特门对应的两个量子比特。
可选的，所述二叉树结构包括
层，第j层第k个节点对应的双比特门为第i个双比特门；第j层第k个节点作用的比特为所述第k个节点对应的父节点作用的其中一个量子比特和第i+1个量子比特，其中，i＝2j-1+k-1，j和k均为大于或等于1的整数。
可选的，所述装置还包括逻辑门转化单元，用于：
若包括所述量子比特的量子芯片不支持所述双比特门，则将所述双比特门转化为所述量子芯片支持的基础比特门。
本发明的又一实施例提供了一种存储介质，所述存储介质中存储有计算机程序，其中，所述计算机程序被设置为运行时执行上述任一项中所述的方法。
本发明的又一实施例提供了一种电子装置，包括存储器和处理器，所述存储器中存储有计算机程序，所述处理器被设置为运行所述计算机程序以执行上述任一项中所述的方法。
与现有技术相比，本发明提供的一种W态制备方法、装置、介质及电子装置，通过基于受控单比特门和CNOT门构建双比特门，基于所述双比特门构建W态制备量子线路，激发所述量子比特至初始态，以及基于所述W态制备量子线路驱动所述量子比特从所述初始态演化至W态，实现了W态的高效制备。
附图说明
图1为本发明实施例提供的一种W态制备***的网络框图；
图2为本发明实施例提供的一种W态制备方法的流程示意图；
图3为本发明实施例提供的一种双比特门的结构示意图；
图4为本发明实施例提供的一种W态制备量子线路的结构示意图；
图5为本发明实施例提供的一种二叉树结构的示意图；
图6为本发明实施例提供的一种双比特门分解后的结构示意图；
图7为本发明实施例提供的一种W态制备装置的结构示意图。
具体实施方式
下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能解释为对本发明的限制。
图1为本发明实施例提供的一种W态制备***的网络框图。W态制备***可以包括网络110、服务器120、无线设备130、客户机140、存储150、经典计算单元160、量子计算单元170，还可以包括未示出的附加存储器、经典处理器、量子处理器和其他设备。
网络110是用于为W态制备***内连接在一起的各种设备和计算机之间提供通信链路的介质，包括但不限于互联网、企业内部网、局域网、移动通信网及其组合，连接方式可以采用有线、无线通信链路或光纤电缆等。
服务器120、无线设备130和客户机140是常规的数据处理***，可包含数据和具有执行常规计算过程的应用程序或软件工具。客户机140可以是个人计算机或网络计算机，故数据也可以是服务器120提供的。无线设备130可以是智能手机、平板、笔记本电脑、智能可穿戴设备等。存储单元150可以包括数据库151，其可以被配置为存储量子比特参数、量子逻辑门参数、量子线路、量子程序等数据。
经典计算单元160(量子计算单元170)可以包括用于处理经典数据(量子数据)的经典处理器161(量子处理器171)和用于存储经典数据(量子数据)的存储器162(存储器172)，经典数据(量子数据)可以是引导文件、操作***镜像、以及应用程序163(应用程序173)，应用程序163(应用程序173)可以用于实现根据本发明实施例提供的W态制备方法编译的量子算法。
经典计算单元160(量子计算单元170)中存储或产生的任何数据或信息也可以被配置成以类似的方式在另一个经典(量子)处理***中存储或产生，同样其执行的任何应用程序也可以被配置成以类似的方式在另一个经典(量子)处理***中执行。
需要说明的是，真正的量子计算机是混合结构的，它至少包括图1中的两大部分：经典计算单元160，负责执行经典计算与控制；量子计算单元170，负责运行量子程序进而实现量子计算。
上述经典计算单元160和量子计算单元170可以是集成在一台设备中，也可以是分布在两台不同的设备之中。例如包括经典计算单元160的第一设备运行经典计算机操作***，其上提供了量子应用程序开发工具和服务，以及还提供了量子应用程序所需的存储和网络服务。用户通过其上的量子应用程序开发工具和服务开发量子程序，以及通过其上的网络服务将量子程序发送至包括量子计算单元170的第二设备。第二设备运行量子计算机操作***，通过量子计算机操作***对该量子程序的代码进行解析编译成量子处理器170可以识别和执行的指令，量子处理器170根据该指令实现量子程序对应的量子算法。
经典计算单元160中的经典处理器161的计算单元是基于硅芯片的CMOS管，这种计算单元不受时间和相干性的限制，即，这种计算单元是不受使用时长限制，随时可用。此外，在硅芯片中，这种计算单元的数量也是充足的，目前一个经典处理器161中的计算单元的数量是成千上万的，计算单元数量的充足且CMOS管可选择的计算逻辑是固定的，例如:与逻辑。借助CMOS管运算时，通过大量的CMOS管结合有限的逻辑功能，以实现运算效果。
量子计算单元170中量子处理器171的基本计算单元是量子比特，量子比特的输入受相干性的限制，也受相干时间的限制，即，量子比特是受使用时长限制的，并不是随时可用的。在量子比特的可用使用时长内充分使用量子比特是量子计算的关键性难题。此外，量子计算机中量子比特的数量是量子计算机性能的代表指标之一，每个量子比特通过按需配置的逻辑功能实现计算功能，鉴于量子比特数量受限，而量子计算领域的逻辑功能是多样化的，例如:哈德玛门(Hadamard门，H门)、泡利-X门(X门)、泡利-Y门(Y门)泡利-Z门(Z门)、X门、RY门、RZ门、CNOT门、CR门、iSWAP门、Toffoli门等等。量子计算时，需借助有限的量子比特结合多样的逻辑功能组合实现运算效果。
基于这些不同，经典逻辑功能作用在CMOS管的设计和量子逻辑功能作用在量子比特的设计是显著和本质不同的；经典逻辑功能作用在CMOS管的设计是不需要考虑CMOS管的个体性，如CMOS管在硅芯片中的表示是第几个CMOS管的个体标识、位置、每个CMOS管的可使用时长，故而经典逻辑功能组成的经典算法只表达算法的运算关系，不表达算法对CMOS管个体的依赖。
而量子逻辑功能作用在量子比特需要考虑量子比特的个体性，如量子比特在量子芯片中是第几个量子比特的个体标识、位置以及和周围量子比特的关系、以及每个量子比特可使用时长。故而量子逻辑功能组成的量子算法不仅表达算法的运算关系，更表达算法对量子比特个体的依赖。
示例性的：
量子算法一：H1、H2、CNOT(1,3)、H3、CNOT(2,3)；
量子算法二：H1、H2、CNOT(1,2)、H3、CNOT(2,3)；
其中，1/2/3分别表示三个依次相连的量子比特Q1、Q2、Q3或者相互连接的量子比特Q1、Q2、Q3；
量子算法受量子比特相干时间影响的示例性解释如下：
定义一个单量子比特逻辑门执行时长为t，1个作用在相邻比特上的两单量子比特逻辑门执行时间为2t；则：
当Q1、Q2、Q3三者彼此相互连接时，量子算法一的计算需要6t，分4个时间段进行，每个时间段需要的时长分别为t，2t，t，2t，每个时间段内执行的运算为：H1、H2；CNOT(1,3)；H3；CNOT(2,3)；
量子算法一的计算需要5t，分3个时间段进行，每个时间段需要的时长分别为t，2t，2t，每个时间段内执行的运算为：H1、H2、H3；CNOT(1,2)；CNOT(2,3)；
当Q1、Q2、Q3三者依次连接时，量子算法一需要等效为：H 1、H2；swap(1,2)、CNOT(2,3)、swap(1,2)；H3；CNOT(2,3)；等效后的量子算法一的计算需要10t，分4个时间段，每个时间段需要的时长分别为t，6t，t，2t。每个时间段内执行的运算为：H1、H2；swap(1,2)、CNOT(2,3)、swap(1,2)；H3；CNOT(2,3)。
所以，量子逻辑功能作用在量子比特的设计(包括量子比特使用与否的设计以及每个量子比特使用效率的设计)是提升量子计算机的运算性能的关键，且需要进行特殊的设计，这也是基于量子逻辑功能实现的量子算法的独特性，是和基于经典逻辑功能实现的经典算法的本质和显著不同。而上述针对量子比特的设计是普通计算设备所不需要考虑的、也不需要面对的技术问题。基于此，针对如何在量子计算中高效制备W态，本发明提出了一种W态制备方法及相关装置，旨在实现W态的高效制备。
参见图2，图2为本发明实施例提供的一种W态制备方法的流程示意图。所述方法包括：
步骤201：基于受控单比特门和CNOT门构建双比特门；
设想存在一个双比特的酉变换，使其对哈明权重为1的态具有特殊的操作，以此通过合理的旋转角参数控制哈明权重相等的量子态的振幅，最终制备等概率的叠加态。
将该双比特的酉变换对应的双比特门进行分解，得到受控单比特门和CNOT门。在量子计算中，量子逻辑门是通过其对应的控制波形施加在相应的量子比特上，驱动量子比特的量子态进行演化。对于双比特门，其对应的控制波形相对于单比特门的控制波形更复杂，也更加难以确定，本发明通过受控单比特门和CNOT门构建双比特门，然后通过双比特门构建W态制备量子线路，激发所述量子比特至初始态，最后基于所述W态制备量子线路驱动所述量子比特从所述初始态演化至W态，可以实现W态的高效制备。
在一种具体实现方式中，所述受控单比特门的控制比特与所述CNOT门的受控比特相同，所述受控单比特门的受控比特与所述CNOT门的控制比特相同。
参见图3，图3为本发明实施例提供的一种双比特门的结构示意图。双比特门B(p)由依次作用于相同两个量子比特的受控单比特门U(p)和CNOT门组成，所述受控单比特门的控制比特与所述CNOT门的受控比特相同，所述受控单比特门的受控比特与所述CNOT门的控制比特相同。其中，比特门参数p基于所述受控单比特门作用的量子比特确定。
步骤202：基于所述双比特门构建W态制备量子线路；
具体地，所述基于所述双比特门构建W态制备量子线路，包括：确定双比特门的数量以及每个双比特门作用的比特，将该双比特门作用在对应的比特上，即可实现W态制备量子线路的构建。
步骤203：激发所述量子比特至初始态，以及基于所述W态制备量子线路驱动所述量子比特从所述初始态演化至W态。
其中，所述初始态为哈明权重为1的量子态，若W态制备量子线路只包括2个量子比特，则该初始态可以为|10>或|01＞；若包括3个量子比特，则该初始态可以为|100＞、|010＞或|001＞；具体实现可以首先将所有的量子比特都初始化为|0＞，然后确定需要激发至|1＞的量子比特，通过非门(X门)的控制波形施加在该量子比特上，得到初始态。
具体地，所述基于所述W态制备量子线路驱动所述量子比特从所述初始态演化至W态，包括根据W态制备量子线路中的比特门以及比特门作用的比特、作用时序等信息将对应的控制波形施加在相应的量子比特上，实现驱动所述量子比特从所述初始态演化至W态。
与现有技术相比，本发明通过基于受控单比特门和CNOT门构建双比特门，基于所述双比特门构建W态制备量子线路，激发所述量子比特至初始态，以及基于所述W态制备量子线路驱动所述量子比特从所述初始态演化至W态，实现了W态的高效制备。
进一步地，所述受控单比特门中的单比特门对应的酉矩阵为
其中，比特门参数p基于所述受控单比特门作用的量子比特确定。
其中，p的取值范围为0至1。
可以简单验证，酉矩阵对应的双比特门B(p)满足如下性质：
因此，对于N个量子比特的***，如果初始态是|100···00＞，则只需要N-1个双比特门B(p)，调整每个双比特门B(p)的比特门参数p大小，就可以得到W态。
具体地，所述基于所述双比特门构建W态制备量子线路，包括：
将N-1个所述双比特门作用于N个量子比特，得到W态制备量子线路，所述N为大于1的整数。
在本发明提供的一实施例中，所述将N-1个所述双比特门作用于N个量子比特，包括：
将N-1个所述双比特门依次作用于相邻的两个量子比特，其中，第i个所述双比特门的逻辑门参数pi＝1/(N-i+1)，其中，i的取值范围为1至N-1。
参见图4，图4为本发明实施例提供的一种W态制备量子线路的结构示意图。该W态制备量子线路包括N个量子比特：q1、q2······qN-1、qN，N-1个双比特门：B(p1)、B(p2)······B(pN-2)、B(pN-1)。B(p1)作用于相邻的q1和q2，p1＝1/N；B(p2)作用于相邻的q2和q3，p2＝1/(N-1；······BpN-1作用于相邻的qN-1和qN，pN-1＝1/2。
从该实施例可以看出，除第一个双比特门外，每个双比特门都基于前一个双比特门作用于量子比特后的结果，并且只利用了前后双比特门共同作用的量子态为|1>的量子比特，未利用量子态为|0>的量子比特，量子线路的深度为N-1。因此若是可以对双比特门进行重排优化，则可以减少量子线路的深度。
在本发明提供的另一实施例中，所述将N-1个所述双比特门作用于N个量子比特，包括：
构造N个量子比特的二叉树结构；
确定所述二叉树结构中每个节点对应的双比特门；
将每个所述双比特门作用于每个所述双比特门对应的两个量子比特。
其中，所述二叉树结构包括
层，第j层第k个节点对应的双比特门为第i个双比特门；第j层第k个节点作用的比特为所述第k个节点对应的父节点作用的其中一个量子比特和第i+1个量子比特，其中，i＝2j-1+k-1，j和k均为大于或等于1的整数。
其中，
表示向上取整，例如N＝3，则/>
N＝5，则/>
对于第1层，包括1个节点，该节点对应的双比特门为第1个双比特门B(p1)，作用于第1个和第2个量子比特(q1和q2)；对于第2层包括2个节点，第2层第1节点对应的双比特门为第2个双比特门B(p2)，父节点B(p1)作用的其中一个量子比特为q1，因此其作用于第1个和第3个量子比特(q1和q3)；对于第2层包括2个节点，第2层第2节点对应的双比特门为第3个双比特门B(p3)，父节点B(p1)作用的其中一个量子比特为q2，因此其作用于第2个和第4个量子比特(q2和q4)；···具体的，可以参见图5，图5为本发明实施例提供的一种二叉树结构的示意图。
需要说明的是，对于log2N为整数时，每个双比特门对应的比特门参数p均为1/2，即第i个所述双比特门的逻辑门参数pi＝1/2，其中，i的取值范围为1至N-1。
对于log2N不为整数时，所述二叉树结构的根节点对应的双比特门的比特门参数p为
任意节点的母节点权重若是a/b，则其左子树根节点权重是/>
其右子树根节点权重是/>
其中，a、b均为整数。
举例说明，对于N＝5，对于第1层，包括1个节点，该节点对应的双比特门的比特门参数为2/5；对于第2层包括2个节点，第2层第1节点对应的双比特门的比特门参数为1/2；对于第2层包括2个节点，第2层第2节点对应的双比特门的比特门参数为2/3；对于第3层包括1个节点，第3层第1节点对应的双比特门的比特门参数为1/2；
可以看出，与上一发明实施例对比，本发明实施例所用的双比特门参数仍然是N-1个，但是线路深度却指数级下降，例如时序2时，可以同时作用B(p2)和B(p3)，而上一实施例B(p3)只能在B(pa)之后作用，从而缩短量子程序的运行时间，这对提升受限于相干时间困扰的量子计算机的运算性能是关键的。
可选的，所述方法还包括：
若包括所述量子比特的量子芯片不支持所述双比特门，则将所述双比特门转化为所述量子芯片支持的基础比特门。
在本发明中，双比特门由受控单比特门和CNOT门构建，因此将所述双比特门转化为所述量子芯片支持的基础比特门，只需将受控单比特门进行分解即可。
任意单比特门可以分解为eiαAXBXC的形式，其中：
根据U(p)矩阵形式，可以具体给出它的分解形式并得到各旋转角和参数p的关系：α＝0,β＝0,
δ＝0。由于ABC＝I，通过控制是否作用分解形式中的两个X门即可制造任意的受控单比特门。最终可以得到双比特门B(p)由依次作用的R，(γ/2)门、CNOT门、Ry(-γ/2)门、CNOT门、CNOT门构成，其中第三个CNOT门的控制比特与前两个CNOT门的受控比特相同，第三个CNOT门的受控比特与前两个CNOT门的控制比特相同。具体可以参见图6，图6为本发明实施例提供的一种双比特门分解后的结构示意图。
参见图7，图7为本发明实施例提供的一种W态制备装置的结构示意图。所述装置包括：
比特门构建单元701，用于基于受控单比特门和CNOT门构建双比特门；
线路构建单元702，用于基于所述双比特门构建W态制备量子线路；
量子态制备单元703，用于激发所述量子比特至初始态，以及基于所述W态制备量子线路驱动所述量子比特从所述初始态演化至W态。
可选的，所述受控单比特门中的单比特门对应的酉矩阵为
其中，比特门参数p基于所述受控单比特门作用的量子比特确定。
可选的，在所述基于所述双比特门构建W态制备量子线路方面，所述线路构建单元702，具体用于：
将N-1个所述双比特门作用于N个量子比特，得到W态制备量子线路，所述N为大于1的整数。
可选的，在所述将N-1个所述双比特门作用于N个量子比特方面，所述线路构建单元702，具体用于：
将N-1个所述双比特门依次作用于相邻的两个量子比特，其中，第i个所述双比特门的逻辑门参数pi＝1/(N-i+1)，其中，i的取值范围为1至N-1。
可选的，在所述将N-1个所述双比特门作用于N个量子比特方面，所述线路构建单元702，具体用于：
构造N个量子比特的二叉树结构；
确定所述二叉树结构中每个节点对应的双比特门；
将每个所述双比特门作用于每个所述双比特门对应的两个量子比特。
可选的，所述二叉树结构包括
层，第j层第k个节点对应的双比特门为第i个双比特门；第j层第k个节点作用的比特为所述第k个节点对应的父节点作用的其中一个量子比特和第i+1个量子比特，其中，i＝2j-1+k-1，j和k均为大于或等于1的整数。
可选的，所述装置还包括逻辑门转化单元704，用于：
若包括所述量子比特的量子芯片不支持所述双比特门，则将所述双比特门转化为所述量子芯片支持的基础比特门。
本发明的再一实施例提供了一种存储介质，所述存储介质中存储有计算机程序，其中，所述计算机程序被设置为运行时执行上述任一项中方法实施例中的步骤。
具体的，在本实施例中，上述存储介质可以被设置为存储用于执行以下步骤的计算机程序：
基于受控单比特门和CNOT门构建双比特门；
基于所述双比特门构建W态制备量子线路；
激发所述量子比特至初始态，以及基于所述W态制备量子线路驱动所述量子比特从所述初始态演化至W态。
具体的，在本实施例中，上述存储介质可以包括但不限于：U盘、只读存储器(Read-Only Memory，简称为ROM)、随机存取存储器(Random Access Memory，简称为RAM)、移动硬盘、磁碟或者光盘等各种可以存储计算机程序的介质。
本发明的再一实施例还提供了一种电子装置，包括存储器和处理器，所述存储器中存储有计算机程序，所述处理器被设置为运行所述计算机程序以执行上述任一项中方法实施例中的步骤。
具体的，上述电子装置还可以包括传输设备以及输入输出设备，其中，该传输设备和上述处理器连接，该输入输出设备和上述处理器连接。
具体的，在本实施例中，上述处理器可以被设置为通过计算机程序执行以下步骤：
基于受控单比特门和CNOT门构建双比特门；
基于所述双比特门构建W态制备量子线路；
激发所述量子比特至初始态，以及基于所述W态制备量子线路驱动所述量子比特从所述初始态演化至W态。
以上依据图式所示的实施例详细说明了本发明的构造、特征及作用效果，以上所述仅为本发明的较佳实施例，但本发明不以图面所示限定实施范围，凡是依照本发明的构想所作的改变，或修改为等同变化的等效实施例，仍未超出说明书与图示所涵盖的精神时，均应在本发明的保护范围内。
Claims (10)
1.一种W态制备方法，其特征在于，所述方法包括：
基于受控单比特门和CNOT门构建双比特门；
基于所述双比特门构建W态制备量子线路；
激发所述量子比特至初始态，以及基于所述W态制备量子线路驱动所述量子比特从所述初始态演化至W态。
2.如权利要求1所述的方法，其特征在于，所述受控单比特门中的单比特门对应的酉矩阵为
其中，比特门参数p基于所述受控单比特门作用的量子比特确定。
3.如权利要求2所述的方法，其特征在于，所述基于所述双比特门构建W态制备量子线路，包括：
将N-1个所述双比特门作用于N个量子比特，得到W态制备量子线路，所述N为大于1的整数。
4.如权利要求3所述的方法，其特征在于，所述将N-1个所述双比特门作用于N个量子比特，包括：
将N-1个所述双比特门依次作用于相邻的两个量子比特，其中，第i个所述双比特门的逻辑门参数pi＝1/(N-i+1)，其中，i的取值范围为1至N-1。
5.如权利要求3所述的方法，其特征在于，所述将N-1个所述双比特门作用于N个量子比特，包括：
构造N个量子比特的二叉树结构；
确定所述二叉树结构中每个节点对应的双比特门；
将每个所述双比特门作用于每个所述双比特门对应的两个量子比特。
6.如权利要求5所述的方法，其特征在于，所述二叉树结构包括
层，第j层第k个节点对应的双比特门为第i个双比特门；第j层第k个节点作用的比特为所述第k个节点对应的父节点作用的其中一个量子比特和第i+1个量子比特，其中，i＝2j-1+k-1，j和k均为大于或等于1的整数。
7.如权利要求1-6任一项所述的方法，其特征在于，所述方法还包括：
若包括所述量子比特的量子芯片不支持所述双比特门，则将所述双比特门转化为所述量子芯片支持的基础比特门。
8.一种W态制备装置，其特征在于，所述装置包括：
比特门构建单元，用于基于受控单比特门和CNOT门构建双比特门；
线路构建单元，用于基于所述双比特门构建W态制备量子线路；
量子态制备单元，用于激发所述量子比特至初始态，以及基于所述W态制备量子线路驱动所述量子比特从所述初始态演化至W态。
9.一种存储介质，其特征在于，所述存储介质中存储有计算机程序，其中，所述计算机程序被设置为运行时执行所述权利要求1至7任一项中所述的方法。
10.一种电子装置，包括存储器和处理器，其特征在于，所述存储器中存储有计算机程序，所述处理器被设置为运行所述计算机程序以执行所述权利要求1至7任一项中所述的方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310274206.2A CN116402145B (zh) | 2023-03-16 | 2023-03-16 | W态制备方法、装置、介质及电子装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310274206.2A CN116402145B (zh) | 2023-03-16 | 2023-03-16 | W态制备方法、装置、介质及电子装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN116402145A true CN116402145A (zh) | 2023-07-07 |
| CN116402145B CN116402145B (zh) | 2024-07-16 |
Family
ID=87015120
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310274206.2A Active CN116402145B (zh) | 2023-03-16 | 2023-03-16 | W态制备方法、装置、介质及电子装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116402145B (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20080107273A1 (en) * | 2006-10-30 | 2008-05-08 | William John Munro | Methods and systems for executing bit-commitment protocols that are based on entangled quantum states and a third party |
| US20130292472A1 (en) * | 2012-05-04 | 2013-11-07 | Raytheon Bbn Technologies Corp. | Boundless reading of information bits with a single photon |
| CN110086547A (zh) * | 2019-05-10 | 2019-08-02 | 苏州大学 | 门限值可调的任意未知n粒子最优受控量子隐形传态方法 |
| CN113222155A (zh) * | 2020-01-21 | 2021-08-06 | 合肥本源量子计算科技有限责任公司 | 一种量子线路的构建方法、装置、电子装置和存储介质 |
| CN114764549A (zh) * | 2020-12-31 | 2022-07-19 | 合肥本源量子计算科技有限责任公司 | 基于矩阵乘积态的量子线路模拟计算方法、装置 |
-
2023
- 2023-03-16 CN CN202310274206.2A patent/CN116402145B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20080107273A1 (en) * | 2006-10-30 | 2008-05-08 | William John Munro | Methods and systems for executing bit-commitment protocols that are based on entangled quantum states and a third party |
| US20130292472A1 (en) * | 2012-05-04 | 2013-11-07 | Raytheon Bbn Technologies Corp. | Boundless reading of information bits with a single photon |
| CN110086547A (zh) * | 2019-05-10 | 2019-08-02 | 苏州大学 | 门限值可调的任意未知n粒子最优受控量子隐形传态方法 |
| CN113222155A (zh) * | 2020-01-21 | 2021-08-06 | 合肥本源量子计算科技有限责任公司 | 一种量子线路的构建方法、装置、电子装置和存储介质 |
| CN114764549A (zh) * | 2020-12-31 | 2022-07-19 | 合肥本源量子计算科技有限责任公司 | 基于矩阵乘积态的量子线路模拟计算方法、装置 |
Non-Patent Citations (3)
| Title |
|---|
| CAN YESILYURT, ET AL: "Deterministic local doubling of W states", 《OPTICAL PHYSICS》, vol. 33, no. 11, 30 November 2016 (2016-11-30), pages 1 - 7 * |
| SHAMMINUJ AKTAR, ET AL: "A Divide-and-Conquer Approach to Dicke State Preparation", 《IEEE TRANSACTIONS ON QUANTUM ENGINEERING》, 12 May 2022 (2022-05-12), pages 1 - 16, XP011910914, DOI: 10.1109/TQE.2022.3174547 * |
| 黄子欣: "四量子比特W-GHZ混合态在噪声环境下的完全可分离性研究", 《中国优秀硕士学位论文全文数据库 基础科学辑》, vol. 2020, no. 05, 15 May 2020 (2020-05-15), pages 005 - 4 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN116402145B (zh) | 2024-07-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Cowtan et al. | Phase gadget synthesis for shallow circuits | |
| Shaydulin et al. | Network community detection on small quantum computers | |
| JP7163500B2 (ja) | 量子化学回路合成のための古典的オプティマイザー | |
| Aaronson et al. | Closed timelike curves make quantum and classical computing equivalent | |
| Barak et al. | 2-source dispersers for sub-polynomial entropy and Ramsey graphs beating the Frankl-Wilson construction | |
| KR20160132943A (ko) | 단열 양자 계산을 통한 디지털 로직 제한 문제 해결 | |
| US11620569B2 (en) | Machine learning quantum algorithm validator | |
| Jin et al. | QPlayer: Lightweight, scalable, and fast quantum simulator | |
| Wille et al. | Efficient and correct compilation of quantum circuits | |
| Wang et al. | Beyond the limits: A survey of techniques to extend the context length in large language models | |
| CN116911391A (zh) | 一种量子态的制备方法及装置 | |
| CN116402145B (zh) | W态制备方法、装置、介质及电子装置 | |
| CN113222151A (zh) | 一种量子态的变换方法及装置 | |
| Wan et al. | Compiler-based efficient CNN model construction for 5G edge devices | |
| Wang et al. | Automatic differentiation approach for reconstructing spectral functions with neural networks | |
| CN113222160A (zh) | 一种量子态的转换方法及装置 | |
| CN115333717A (zh) | 用于数据加密标准和高级数据加密标准的攻击方法 | |
| CN116739096A (zh) | 使量子计算的成本函数最小化的方法和*** | |
| Li et al. | Mimic computing for password recovery | |
| US20220383178A1 (en) | Control sequence for quantum computer | |
| CN114512194A (zh) | 用于量子化学模拟中获取目标体系试验态的方法及装置 | |
| CN116681139B (zh) | 一种量子态制备方法及相关装置 | |
| Goens et al. | mpsym: Improving Design-Space Exploration of Clustered Manycores with Arbitrary Topologies | |
| CN116611458B (zh) | 一种文本翻译方法、装置、介质及电子装置 | |
| Liao et al. | SecMPNN: 3-Party Privacy-Preserving Molecular Structure Properties Inference |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant |