CN116384310B - 一种可编程逻辑器件的自适应布局方法及*** - Google Patents

一种可编程逻辑器件的自适应布局方法及*** Download PDF

Info

Publication number
CN116384310B
CN116384310B CN202310659557.5A CN202310659557A CN116384310B CN 116384310 B CN116384310 B CN 116384310B CN 202310659557 A CN202310659557 A CN 202310659557A CN 116384310 B CN116384310 B CN 116384310B
Authority
CN
China
Prior art keywords
circuit
layout
parameter
value
characteristic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202310659557.5A
Other languages
English (en)
Other versions
CN116384310A (zh
Inventor
杨沛宇
曲志明
李玉洁
刘洋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ehiway Microelectronic Science And Technology Suzhou Co ltd
Original Assignee
Ehiway Microelectronic Science And Technology Suzhou Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ehiway Microelectronic Science And Technology Suzhou Co ltd filed Critical Ehiway Microelectronic Science And Technology Suzhou Co ltd
Priority to CN202310659557.5A priority Critical patent/CN116384310B/zh
Publication of CN116384310A publication Critical patent/CN116384310A/zh
Application granted granted Critical
Publication of CN116384310B publication Critical patent/CN116384310B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/34—Circuit design for reconfigurable circuits, e.g. field programmable gate arrays [FPGA] or programmable logic devices [PLD]
    • G06F30/343—Logical level
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F18/00—Pattern recognition
    • G06F18/20—Analysing
    • G06F18/22—Matching criteria, e.g. proximity measures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F18/00—Pattern recognition
    • G06F18/20—Analysing
    • G06F18/23—Clustering techniques
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/34—Circuit design for reconfigurable circuits, e.g. field programmable gate arrays [FPGA] or programmable logic devices [PLD]
    • G06F30/347—Physical level, e.g. placement or routing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Data Mining & Analysis (AREA)
  • Evolutionary Computation (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Artificial Intelligence (AREA)
  • Bioinformatics & Cheminformatics (AREA)
  • Bioinformatics & Computational Biology (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Evolutionary Biology (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Programmable Controllers (AREA)

Abstract

本发明提供了提供的一种可编程逻辑器件的自适应布局方法及***，属于FPGA布局领域，通过对历史电路进行分析处理，形成数据集，使用聚类分析的方法对新电路进行布局算法参数推荐，从而节省大量的计算参数的时间，提高布局的速度。

Description

一种可编程逻辑器件的自适应布局方法及***
技术领域
本发明属于FPGA软件设计领域，尤其是涉及一种可编程逻辑器件的自适应布局方法及***。
背景技术
当前现场可编程门阵列（FPGA）已经成为数字电路领域一种不可或缺的实现途径，在开发周期和可编程灵活性方面有着明显的优势，其应用领域也日趋广泛，涉及到通信、航天、医疗、数学计算、图像处理、消费产品等诸多领域。国内FPGA产业正面临着技术壁垒较高、开发周期长、资金投入大等困难。FPGA CAD流程中，比如常用的模拟退火布局算法和解析布局算法，算法需要设置多个参数，每个参数对电路性能都会产生影响，经常会出现时序性能低的情况。如果想要达到更高的性能，需要尝试遍历大量的参数组合，但是这样耗时会大大增加。布局算法迫切需要拥有人工智能一样的自适应能力。
发明内容
本发明所要解决的技术问题是怎样将电路布局算法的参数作到自适应调整，提出一种可编程逻辑器件的自适应布局方法及***。
为解决上述技术问题，本发明所采用的技术方案是：
一种可编程逻辑器件的自适应布局方法，对拟布局的新电路其在FPGA CAD流程中的布局算法参数通过聚类分析方法进行参数推荐；
进行参数推荐的具体方法是：
步骤1：从数据集中找出与拟布局的新电路最相似的K条电路，所述数据集由多个历史布局电路构成，所述数据集中每一条记录包括一条历史布局电路中各电路特征的特征值，以及该历史布局电路在布局时布局算法所使用的各参数的参数值；
步骤2：在这最相似的K条电路记录中，将各布局参数列中出现频率最高的那个参数值作为当前布局参数的推荐值。
进一步地，数据集中各历史布局电路的电路特征包括：电路LE资源的使用量、RAM资源的使用量、DSP资源的使用量、输入输出IO以及双向IO资源的数量、电路信号各类别的数量以及电路的拥塞特征值，电路信号的类别是根据电路信号中endpoint的数量所在的区间段划分的类别，电路特征的特征值为各电路特征所对应的数量值。
进一步地，对数据集中各布局电路的电路特征的特征值进行归一化处理后进行聚类分析方法的聚类计算。
进一步地，进行归一化处理的方法是：
其中为电路中第i个电路特征/>在数据集中的均值，均值是指对数据集表格中第i个电路特征/>上所有的特征值取平均值得到，k i为电路中第i个电路特征/>在数据集中的实际量程，实际量程是在数据集中第i个电路特征/>出现的最大值与最小值的差值。
进一步地，从数据集中找出与拟布局的新电路最相似的K条电路的方法是：
计算拟布局的新电路的各电路特征与数据集中各布局电路的电路特征的欧几里得距离，将欧几里得距离最小的前K条电路作为最相似的K条电路。
进一步地，在使用推荐的参数值运行拟布局电路后，如果电路运行出来的时序性能结果比数据集中最相似的K条电路的时序性能结果好，且拟布局电路与最相邻的那条电路的电路特征的欧几里得距离小于预设阈值，则使用新推荐的各参数值更新最相邻电路的各参数值，否则，将该拟布局电路特征及推荐参数以及时序性能结果增加为一条新的电路样本更新数据集。
本发明还提供了一种可编程逻辑器件的自适应布局***，包括处理器、存储器及总线，所述存储器存储可由处理器读取的指令及数据；所述处理器用于调用所述存储器中的指令及数据，以执行前面所述的一种可编程逻辑器件的自适应布局方法；所述总线连接各功能部件之间传送信息。
采用上述技术方案，本发明具有如下有益效果：
本发明提供的一种可编程逻辑器件的自适应布局方法及***，通过对历史电路进行分析处理，形成数据集，使用聚类分析的方法对新电路进行布局算法参数推荐，从而节省大量的计算参数的时间，提高布局的速度。
附图说明
图1为本发明***流程图。
具体实施方式
下面将结合附图对本发明的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明一种可编程逻辑器件的自适应布局方法的具体实施例，主要是对拟布局的新电路其在FPGA CAD流程中的布局算法参数通过聚类分析方法进行参数推荐。比如模拟退火算法是一种常用的布局算法，该布局算法中一些重要的参数会影响整个布局的效果，这些重要的参数一般有：布局的努力程度，时序代价的比重，详细布局开始时交换空间的大小等，每一个参数都会影响最终的电路实现效果，并且不同电路对应的最优参数是不同的。本实施例考虑到不同电路对应的最优参数不同，怎样快速推荐参数就变得很重要。本申请使用历史布局电路形成的数据集，将与历史布局电路中相似的电路使用的布局参数推荐给新电路进行使用。
如图1所示，进行参数推荐的具体方法是：
步骤1：从数据集中找出与拟布局的新电路最相似的K条电路，所述数据集由多个历史布局电路构成。
本实施例中，数据集中每条记录包括历史布局电路的各电路特征的特征值以及布局电路布局时布局算法的各参数值。各布局电路用于在聚类分析中计算相似性时参与的电路特征包括：电路LE(logic element)资源的使用量，RAM资源的使用量，DSP资源的使用量，电路信号各类别的数量以及电路的拥塞特征值，电路信号的类别是根据电路信号中endpoint的数量所在的区间段划分的类别，电路特征的特征值为各电路特征所对应的数量值。由于每一条电路中，电路LE(logic element)资源使用量的值，RAM资源使用量的值，DSP资源使用量的值，输入输出IO以及双向IO资源数量的值，电路信号各类别的数量是不同的，通过这些电路特征来对电路进行区分，可以更好的代表一条电路，各电路特征的数量值作为各电路特征的特征值，但由于各电路中这些电路特征的数量值大小不一，数量级不同，如果直接使用不同数量级的特征值进行计算，数量级大的特征值明显影响程度要高于数量级小的特征值，为了使各特征的影响程度一致，本实施例中对各电路特征的特征值进行归一化处理后的特征值进行计算。
电路特征除了资源使用量还有资源间的连接关系即电路信号，将电路信号根据一条电路信号中endpoint的数量所属区间进行划分，统计布局电路中所有电路信号分布在各endpoint的数量区间段内的信号数量作为布局电路中电路信号各类的数量特征值。本实施例中，电路信号的类别是根据硬件结构的特性（硬件逻辑基本块的区域面积以及时钟树带宽）以及优化经验，将电路信号根据一条电路信号中endpoint的数量所在的区间段分为四类，0-4，5-16，17-64，以及64以上。将电路信号根据endpoint的数量划分类别是因为这四类信号的数量，能够快速简要的体现出电路的信号特征，否则电路信号的特征难以衡量，比如要建立整个电路信号的有向图邻接表，那么空间可能会占用数G字节，在***运行中会占用过大资源，不适合作为特征来使用。
本实施例中，电路的拥塞特征值是根据硬件的逻辑块布线交换设计来衡量电路拥塞程度，拥塞特征值的计算方法是：
，
拥塞特征值的计算是统计出输入信号数量大于预设值的逻辑块的数量，而输入信号数量大于预设值的逻辑块之间的信号数量是指当一条信号的起点和终点都落在这些输入信号数量大于预设值的逻辑块上的，将信号数量加1，预设值是根据硬件结构特征和电路算法优化经验得出，本实施例中预设值为16及以上。
从数据集中找出与拟布局的新电路最相似的K条电路的方法是KNN(k-NearestNeighbor)最近邻分类算法，具体为：
计算拟布局的新电路的各电路特征与数据集中各布局电路的电路特征的欧几里得距离，将欧几里得距离最小的前K条电路作为最相似的K条电路。
欧几里得距离的计算方法是：
其中，NC为拟布局的新电路，C为数据集中某一布局电路，表示拟布局的新电路中第i个电路特征的特征值，/>表示数据集中某一布局电路C的第i个电路特征的特征值。
比如数据集中有5个布局电路C1、C2、C3、C4、C5，每个布局电路的电路特征1、特征2和特征3的特征值以及布局参数1、布局参数2和布局参数3的值如下表1所示，表1中的特征1、特征2和特征3这三列的值是经过归一化处理后的值。
表1 数据集示例
拟布局的新电路NC，分析出的三个特征值分别为：0.6，0.5，0.5，分别计算这个拟布局的新电路NC与数据集中五个布局电路的相似度（即特征间的欧几里得距离），如与电路C1的欧几里得距离的计算公式是：
计算出拟布局的新电路NC与电路C1的欧几里得距离约为0.436，同理，拟布局的新电路NC到C2，C3，C4，C5的欧几里得距离计算出为：0.5，0.3，0.412，0.6。
步骤2：在这最相似的K条电路记录中，将各布局参数列中出现频率最高的那个参数值作为当前布局参数的推荐值。
本实施例中，使用聚类分析方法进行参数推荐的方法是找到最相似的K条电路，每个参数的推荐值使用这K条电路中各参数下出现频率最高的那个参数值作为推荐值，也就是将最相似的K条电路中最优的那个参数值进行推荐，该方法比将最近邻也就是欧几里得距离最短的那条电路中的所有参数值作为推荐值的推荐效果更加合理。当然如果某一参数列中出现频率最高且相同的参数值的情况，则在频次相同且最多的参数值中推荐欧几里得距离最短的那个电路参数作为推荐值。在实际运用中，聚类分析的数据集里应至少有20种电路，那么选择计算出的前k条（k由设计人员预先指定）电路进行统计，在前K条电路中每个参数列中出现频次最高的值则作为该参数推荐的参数值，如上表中，假设K为2，取欧几里得距离最小的两条电路，即电路C3和C4，在C3和C4这两条电路中，此时参数1的这一列中参数值1出现两次，则推荐1作为参数1的推荐值，在参数3的这一列中，参数值5出现两次，则推荐5作为参数3的推荐值， 在参数2这一列中，参数2有两个值0.7 0.9，频次都是1，但新电路与C3的欧几里得距离是最短的，所以推荐C3电路中参数2的值0.7作为参数2的推荐值。使用本实施例的方法一次计算就可以给全部参数进行推荐。如果每个参数有3种值可选，需要设置7个布局参数，如果通过遍历的方式就要运行3的7次方次电路实现，时间代价巨大，使用本实施例通过聚类分析的方法进行参数推荐，则运行一次就可基本视为最优结果，相比于强化学习的模型训练来说，本申请不需要进行模型训练，并且在具体的项目中进行实现应用以及迭代更新要迅速快捷的多。本实施例通过使用聚类分析的方法对历史布局电路的参数进行学习，推荐出与拟布局电路相类似的历史电路参数，相比于现有技术中为了获得合适的参数，需要尝试遍历大量的参数组合来说，提高了优秀参数获取的效率，进而提高了布局的速度。
本实施例中，对数据集中各布局电路中各电路特征的特征值进行归一化处理后作为聚类分析方法数据集中各布局电路中各电路特征的特征值。电路特征值需要进行归一化处理才能在同一样本空间里计算，一般算法都使用理论量程的线性归一化方式，本实施例为了增加电路特征的差别，使用类似Sigmoid函数进行非线性归一化，公式如下
其中为电路中第i个电路特征/>在数据集中的均值，均值是指对数据集表格中第i个电路特征/>上所有的特征值取平均值得到，k i为电路中第i个电路特征/>在数据集中的实际量程，实际量程是在数据集中第i个电路特征/>出现的最大值与最小值的差值。使用该公式进行均一化的好处就是在均值附近的样本变量的差距可以被拉大，且同时控制了/>范围在0到1之间。在对各电路的各项特征进行归一化后得到的特征值作为归一化后的特征值，如表1中的特征1、特征2和特征3这三列的值是经过归一化处理后的值，这些值的范围都在0和1之间。
本实施例中，还需要不断地对数据集进行优化更新，因此，在使用推荐的参数运行拟布局电路后，如果电路运行出来的时序性能结果比数据集中最相似的K条电路的时序性能结果好，且拟布局电路与最相邻的那条电路的电路特征的欧几里得距离小于预设阈值，则使用新推荐的各参数值更新最相邻电路的各参数值，否则，将该拟布局电路特征及推荐参数以及时序性能结果增加为一条新的电路样本更新数据集。之所以还记录时序性能结果，是为了在比较时序性能结果时直接使用。
本发明还提供了一种可编程逻辑器件的自适应布局***，包括处理器、存储器及总线，所述存储器存储可由处理器读取的指令及数据；所述处理器用于调用所述存储器中的指令及数据，以执行前面所述的一种可编程逻辑器件的自适应布局方法；所述总线连接各功能部件之间传送信息。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (6)

1.一种可编程逻辑器件的自适应布局方法，其特征在于，对拟布局的新电路其在FPGACAD流程中的布局算法参数通过聚类分析方法进行参数推荐；
进行参数推荐的具体方法是：
步骤1：从数据集中找出与拟布局的新电路最相似的K条电路，所述数据集由多个历史布局电路构成，所述数据集中每一条记录包括一条历史布局电路中各电路特征的特征值，以及该历史布局电路在布局时布局算法所使用的各参数的参数值；
步骤2：在这最相似的K条电路记录中，将各布局参数列中出现频率最高的那个参数值作为当前布局参数的推荐值；
在使用推荐的参数值运行拟布局电路后，如果电路运行出来的时序性能结果比数据集中最相似的K条电路的时序性能结果好，且拟布局电路与最相邻的那条电路的电路特征的欧几里得距离小于预设阈值，则使用新推荐的各参数值更新最相邻电路的各参数值，否则，将该拟布局电路特征及推荐参数以及时序性能结果增加为一条新的电路样本更新数据集。
2.根据权利要求1所述的自适应布局方法，其特征在于，数据集中各历史布局电路的电路特征包括：电路LE资源的使用量、RAM资源的使用量、DSP资源的使用量、输入输出IO以及双向IO资源的数量、电路信号各类别的数量以及电路的拥塞特征值，电路信号的类别是根据电路信号中endpoint的数量所在的区间段划分的类别，电路特征的特征值为各电路特征所对应的数量值。
3.根据权利要求2所述的自适应布局方法，其特征在于，对数据集中各布局电路的电路特征的特征值进行归一化处理后进行聚类分析方法的聚类计算。
4.根据权利要求3所述的自适应布局方法，其特征在于，进行归一化处理的方法是：
其中为电路中第i个电路特征/>在数据集中的均值，均值是指对数据集表格中第i个电路特征/>上所有的特征值取平均值得到，k i为电路中第i个电路特征/>在数据集中的实际量程，实际量程是在数据集中第i个电路特征/>出现的最大值与最小值的差值。
5.根据权利要求4所述的自适应布局方法，其特征在于，从数据集中找出与拟布局的新电路最相似的K条电路的方法是：
计算拟布局的新电路的各电路特征与数据集中各布局电路的电路特征的欧几里得距离，将欧几里得距离最小的前K条电路作为最相似的K条电路。
6.一种可编程逻辑器件的自适应布局***，其特征在于，包括处理器、存储器及总线，所述存储器存储可由处理器读取的指令及数据；所述处理器用于调用所述存储器中的指令及数据，以执行如权利要求1-5任一所述的一种可编程逻辑器件的自适应布局方法；所述总线连接各功能部件之间传送信息。
CN202310659557.5A 2023-06-06 2023-06-06 一种可编程逻辑器件的自适应布局方法及*** Active CN116384310B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310659557.5A CN116384310B (zh) 2023-06-06 2023-06-06 一种可编程逻辑器件的自适应布局方法及***

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310659557.5A CN116384310B (zh) 2023-06-06 2023-06-06 一种可编程逻辑器件的自适应布局方法及***

Publications (2)

Publication Number Publication Date
CN116384310A CN116384310A (zh) 2023-07-04
CN116384310B true CN116384310B (zh) 2023-09-12

Family

ID=86975477

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310659557.5A Active CN116384310B (zh) 2023-06-06 2023-06-06 一种可编程逻辑器件的自适应布局方法及***

Country Status (1)

Country Link
CN (1) CN116384310B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106919769A (zh) * 2017-03-15 2017-07-04 冷明 一种基于多层次方法和赋权超图的层次式fpga布局布线方法
CN110990096A (zh) * 2019-11-29 2020-04-10 中国银行股份有限公司 生成用户界面的方法、装置、设备及存储介质
CN115204093A (zh) * 2022-06-30 2022-10-18 国电南瑞科技股份有限公司 厂站接线图自动布局方法及***

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106919769A (zh) * 2017-03-15 2017-07-04 冷明 一种基于多层次方法和赋权超图的层次式fpga布局布线方法
CN110990096A (zh) * 2019-11-29 2020-04-10 中国银行股份有限公司 生成用户界面的方法、装置、设备及存储介质
CN115204093A (zh) * 2022-06-30 2022-10-18 国电南瑞科技股份有限公司 厂站接线图自动布局方法及***

Also Published As

Publication number Publication date
CN116384310A (zh) 2023-07-04

Similar Documents

Publication Publication Date Title
WO2021027697A1 (zh) 一种流量异常检测的方法、模型训练方法和装置
CN115577275A (zh) 一种基于lof和孤立森林的时序数据异常监测***及方法
CN114298863A (zh) 一种智能抄表终端的数据采集方法及***
CN107682319A (zh) 一种基于增强型角度异常因子的数据流异常检测及多重验证的方法
CN108256570A (zh) 基于k邻域相似性的数据聚类方法、装置和存储介质
CN117349220B (zh) 一种基于pci总线的数据处理方法及***
CN111626360B (zh) 用于检测锅炉故障类型的方法、装置、设备和存储介质
CN114861788A (zh) 一种基于dbscan聚类的负荷异常检测方法及***
Lin et al. Neural architecture design for gpu-efficient networks
CN113516275A (zh) 一种配电网超短期负荷预测方法、装置及终端设备
CN116384310B (zh) 一种可编程逻辑器件的自适应布局方法及***
CN111125470A (zh) 一种提升异常数据挖掘筛选的方法
Chen et al. Approximating median absolute deviation with bounded error
Soukarieh et al. Weak convergence of the conditional U-statistics for locally stationary functional time series
CN116341770B (zh) 基于聚苯乙烯生产数据的生产能力预测方法及***
CN110968835A (zh) 一种近似分位数计算方法及装置
CN113486063A (zh) 电力物联网中流数据处理方法、装置及终端设备
CN115422293A (zh) 一种分布式数据库及其数据检索方法
CN112596391B (zh) 一种基于数据驱动的深度神经网络大时滞***动态建模方法
CN111488649B (zh) 一种联合收割机零部件载荷分布的非参数估计方法
CN111866128B (zh) 一种基于双lstm迭代学习的物联网数据流检测方法
CN110112571B (zh) 一种基于神经网络逆建模的天线设计方法
CN113377630A (zh) 一种通用的kpi异常检测框架实现方法
CN113449382B (zh) 一种整车排放结果的仿真方法及***
CN112182805A (zh) 机械产品可靠性确定方法及***、终端、存储介质

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant