CN116364768A - 一种p-GaN欧姆接触电极及其制备方法和电子元件 - Google Patents

一种p-GaN欧姆接触电极及其制备方法和电子元件 Download PDF

Info

Publication number
CN116364768A
CN116364768A CN202111568259.2A CN202111568259A CN116364768A CN 116364768 A CN116364768 A CN 116364768A CN 202111568259 A CN202111568259 A CN 202111568259A CN 116364768 A CN116364768 A CN 116364768A
Authority
CN
China
Prior art keywords
metal layer
gan
metal
layer
ohmic contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111568259.2A
Other languages
English (en)
Inventor
唐楚滢
陈玺光
于洪宇
汪青
卢宏浩
杜方舟
高荣宇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Southwest University of Science and Technology
Original Assignee
Southwest University of Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Southwest University of Science and Technology filed Critical Southwest University of Science and Technology
Priority to CN202111568259.2A priority Critical patent/CN116364768A/zh
Priority to PCT/CN2022/079638 priority patent/WO2023115710A1/zh
Publication of CN116364768A publication Critical patent/CN116364768A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0405—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising semiconducting carbon, e.g. diamond, diamond-like carbon
    • H01L21/0425—Making electrodes
    • H01L21/043—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/452—Ohmic electrodes on AIII-BV compounds
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本申请提供一种p‑GaN欧姆接触电极及其制备方法和电子元件，该p‑GaN欧姆接触电极包括p‑GaN材料层和电极；电极包括设置在p‑GaN材料层表面的强亲氧性金属层和设置在强亲氧性金属层上的高功函数金属层。利用强亲氧性金属的强亲氧性，在后期退火工艺过程中，还原P‑GaN表面上生成的GaO，达到原位去除表面GaO的作用，降低金属/p‑GaN间的肖特基势垒高度。同时电极金属中选择功函数高、致密性好的金属作为第二金属层，第二金属层一方面做为阻挡层，阻止强亲氧性金属的向外扩散，另一方面退火过程中第二金属层的元素扩散到p‑GaN材料层，与p‑GaN材料层直接接触，易于与p‑GaN形成欧姆接触。

Description

一种p-GaN欧姆接触电极及其制备方法和电子元件
技术领域
本申请涉及半导体技术领域，尤其涉及一种p-GaN欧姆接触电极及其制备方法和电子元件。
背景技术
第三代半导体材料氮化镓(GaN)具有禁带宽度大、饱和速度快、迁移率高和热稳定性好等特性，是应用于高压、高频、高温和抗辐射等领域的理想材料，已在5G通信、快充市场、国防工业等诸多领域得到了广泛应用，并在无人驾驶、智能电网和新能源汽车等领域展现出巨大的应用前景。GaN 功率器件目前主要为分立晶体管，为避免驱动器芯片与GaN器件之间产生的寄生电感引起的电压不稳定性，将GaN分立器件应用在电路时，必须有意放慢GaN分立器件的开关速度(数百KHz)，这与GaN功率器件具有的高开关速度的性能优势相悖。
为充分发挥GaN器件的性能优势，消除电路***中的寄生电感，将基于GaN的互补驱动电路(CMOS)与GaN功率器件进行单片集成成为重要研究趋势。GaN集成器件(GaN ICs)能有效降低寄生电感、提高器件可靠性，减少组装和封装成本，以更小的外形尺寸、更低的成本实现更高效的电力管理，并能在恶劣环境下工作，为GaN器件进一步规模化应用提供更大优势。
然而，GaN ICs的发展仍存在很多问题，P沟道GaN金属氧化物半导体场效应晶体管(GaN PMOS)器件制备及其与N沟道GaN金属氧化物半导体场效应晶体管(GaN NMOS)器件集成是制约GaN ICs发展的主要瓶颈。现有GaN PMOS器件存在导通电阻较大、饱和电流过大、工作频率低、电学可靠性差等问题，还无法达到商业化需求，极大限制了GaN集成器件的发展。
器件的源、漏欧姆接触电极是GaN PMOS与外部电路连接的桥梁，其与器件导通电阻(RON)、饱和电流(Ids)、工作频率及可靠性等性能密切相关。形成欧姆接触的条件有两个：金属与半导体间有低的势垒高度或者半导体有高浓度的载流子。对于GaN PMOS来说，源、漏电极较大的接触电阻会在金属/半导体界面造成较大的压降，导致大的导通电阻和功耗，从而显著降低器件的性能和可靠性。
金属/半导体的接触界面会形成肖特基势垒，比接触电阻率与势垒高度相关。降低金属/p-GaN间的肖特基势垒高度Φs，可以使载流子沿着价带在金属和p-GaN间流动，形成欧姆接触。
但是，在制备外延衬底结构时，P-GaN表面上一般会生成一层1-2nm 厚的GaO，这是由于P-GaN极其敏感，易被空气中的氧气氧化造成的。GaO 会提高金属和半导体界面的肖特基势垒高度，并且阻挡金属与P-GaN的直接接触，使得欧姆接触的实现更加困难，因此要尽可能的去除表面GaO。但在整个制备过程期间，无法避免P-GaN表面与空气的接触，不能有效去除GaO。
作为GaN的p型掺杂剂，Mg的活化能约为170meV，这导致掺杂浓度低(1017-1020)，且因为Mg的激活能较高，在室温下的激活率1％～2％，这些原因都导致p-GaN具有较低水平的空穴载流子浓度(小于1018cm-3)，低的载流子浓度最终导致欧姆接触形成困难和电阻过高，降低器件的电学性能。
通过提高p型掺杂剂Mg的掺杂浓度或者激活率，增加空穴浓度，可以降低比接触电阻。虽然提高Mg掺杂是降低比接触电阻率的有效方法之一，但也具有诸多缺点。如Mg掺杂浓度的提高，是通过改善p-GaN外延结构的生长条件实现的，生长条件的改变严重影响整个p-GaN的晶体质量；Mg 的掺杂浓度过高会引来过多的外延缺陷，导致PMOS的其它电学性能严重下降。Mg的自我补偿效应，也限制了Mg掺杂浓度的提高。
因此，p沟道晶体管的低阻源漏欧姆接触仍然是一个亟待解决的重要问题。
发明内容
本申请的目的在于提供一种p-GaN欧姆接触电极，以解决上述问题。
为实现以上目的，本申请提供一种p-GaN欧姆接触电极，包括：
p-GaN材料层和设置在所述p-GaN材料层表面的电极；
所述电极包括设置在所述p-GaN材料层表面的第一金属层和设置在所述第一金属层上的第二金属层，所述第一金属层为强亲氧性金属，所述第二金属层为高功函数金属且具有好的阻挡特性；
优选地，所述第一金属层为Mg、Ni或Ag。
优选地，所述高功函数金属为功函数大于4.5且具有好的阻挡特性的金属中的任一种或多种或多种金属的合金，所述第二金属层包括一层或多层金属；
优选地，所述功函数大于4.5的金属包括Ni、Pt、Pd和Au。
优选地，所述第一金属层的厚度小于等于3nm；
优选地，所述第一金属层的厚度小于等于2nm。
优选地，所述第二金属层的厚度大于等于3nm；
优选地，所述第二金属层的厚度大于等于10nm；
更优选地，所述第二金属层的厚度大于等于10nm，小于等于200nm。
优选地，所述第二金属层包括设置在所述第一金属层上的第三金属层和设置在所述第三金属层上的第四金属层，所述第三金属层的厚度大于等于3nm。
本申请还提供一种p-GaN欧姆接触电极的制备方法，包括：
清洗最外层为p-GaN材料层的晶圆片；
在所述p-GaN材料层的表面设置电极，所述电极包括沉积在所述p-GaN 材料层表面的第一金属层和沉积在所述第一金属层上的第二金属层，所述第一金属层为为强亲氧性金属，所述第二金属层为高功函数金属；
对所述晶圆片进行高温退火处理；
优选地，所述第一金属层为Mg。
优选地，所述清洗最外层为p-GaN材料层的晶圆片具体包括：
分别使用SC1和SC2溶液各浸泡10～20min，再用浓硫酸和双氧水的混合溶液浸泡1～10min，以去除表面有机物，随后在BOE溶液中浸泡10～30min 去除表面氧化物。
优选地，所述第一金属层的厚度小于等于3nm，所述第二金属层的厚度大于等于3nm。
优选地，所述高温退火处理的退火温度为400-700度，退火氛围为惰性气体环境；
优选地，退火温度为450～600度，退火氛围为氮气。
本申请还提供一种电子元件，包括上述的p-GaN欧姆接触电极；
优选地，所述电子元件为探测器、肖特基二极管、晶闸管、场效应晶体管、发光二极管、激光二极管、MEMS器件或生物传感器。
与现有技术相比，本申请的有益效果包括：
本申请提供的p-GaN欧姆接触电极包括p-GaN材料层和设置在p-GaN 材料层表面的电极；电极包括设置在p-GaN材料层表面的第一金属层和设置在第一金属层上的第二金属层，第一金属层为强亲氧性金属。在电极的金属组合中选择了强亲氧性金属做为接触金属层，利用金属的强亲氧性，在后期退火工艺过程中，还原P-GaN表面上生成的GaO，达到原位去除表面GaO的作用，降低金属/p-GaN间的肖特基势垒高度。同时电极金属中选择功函数高、致密性好的金属作为第二金属层，第二金属层一方面做为阻挡层，阻止强亲氧性金属的向外扩散，另一方面退火过程中第二金属层的元素扩散到p-GaN材料层，与p-GaN材料层直接接触，易于与p-GaN形成欧姆接触。从而得到一种工艺简单、接触良好，接触阻值低的p-GaN欧姆接触电极。
进一步地，选择Mg作为第一金属层，Mg是P-GaN的掺杂元素，不仅在后期退火工艺过程中，还原P-GaN表面上生成的GaO，达到原位去除表面GaO的作用，降低金属/p-GaN间的肖特基势垒高度，还通过退火过程元素的扩散，使得Mg向p-GaN表面扩散，从而提高p-GaN源漏极区域表面 Mg的掺杂浓度，并且不影响p-GaN材料层其它区域的掺杂浓度，使得降低比接触电阻率的同时又不影响PMOS的其它电学性能，更有利于欧姆接触的形成。
附图说明
为了更清楚地说明本申请实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本申请的某些实施例，因此不应被看作是对本申请范围的限定。
图1为本申请一实施例的p-GaN欧姆接触电极的结构示意图；
图2为本申请另一实施例的p-GaN欧姆接触电极的结构示意图；
图3为实施例1制备得到的器件进行电流电压测试结果图；
图4为对比例1制备得到的器件进行电流电压测试结果图；
图5为对比例2制备得到的器件进行电流电压测试结果图；
图6为实施例2制备得到的器件进行电流电压测试结果图；
图7为实施例3制备得到的器件进行电流电压测试结果图；
图8为对比例3制备得到的器件进行电流电压测试结果图；
图9为实施例4制备得到的器件进行电流电压测试结果图。
附图标记：
100-p-GaN欧姆接触电极；10-p-GaN材料层；20-电极；22-第一金属层； 24-第二金属层；241-第三金属层；242-第四金属层。
具体实施方式
如本文所用之术语：
“由……制备”与“包含”同义。本文中所用的术语“包含”、“包括”、“具有”、“含有”或其任何其它变形，意在覆盖非排它性的包括。例如，包含所列要素的组合物、步骤、方法、制品或装置不必仅限于那些要素，而是可以包括未明确列出的其它要素或此种组合物、步骤、方法、制品或装置所固有的要素。
连接词“由……组成”排除任何未指出的要素、步骤或组分。如果用于权利要求中，此短语将使权利要求为封闭式，使其不包含除那些描述的材料以外的材料，但与其相关的常规杂质除外。当短语“由……组成”出现在权利要求主体的子句中而不是紧接在主题之后时，其仅限定在该子句中描述的要素；其它要素并不被排除在作为整体的所述权利要求之外。
当量、浓度、或者其它值或参数以范围、优选范围、或一系列上限优选值和下限优选值限定的范围表示时，这应当被理解为具体公开了由任何范围上限或优选值与任何范围下限或优选值的任一配对所形成的所有范围，而不论该范围是否单独公开了。例如，当公开了范围“1～5”时，所描述的范围应被解释为包括范围“1～4”、“1～3”、“1～2”、“1～2和4～5”、“1～3和5”等。当数值范围在本文中被描述时，除非另外说明，否则该范围意图包括其端值和在该范围内的所有整数和分数。
在这些实施例中，除非另有指明，所述的份和百分比均按质量计。
“质量份”指表示多个组分的质量比例关系的基本计量单位，1份可表示任意的单位质量，如可以表示为1g，也可表示2.689g等。假如我们说 A组分的质量份为a份，B组分的质量份为b份，则表示A组分的质量和 B组分的质量之比a：b。或者，表示A组分的质量为aK，B组分的质量为bK(K为任意数，表示倍数因子)。不可误解的是，与质量份数不同的是，所有组分的质量份之和并不受限于100份之限制。
“和/或”用于表示所说明的情况的一者或两者均可能发生，例如，A 和/或B包括(A和B)和(A或B)。
本申请提供一种p-GaN欧姆接触电极100，请参阅图1，包括：p-GaN 材料层10和设置在p-GaN材料层10表面的电极20；电极20包括设置在 p-GaN材料层10表面的第一金属层22和设置在第一金属层22上的第二金属层24，第一金属层22为强亲氧性金属，第二金属层24为高功函数金属。
具体的，强亲氧性金属是指易被氧化的金属，具有强的还原性。高功函数金属是指功函数较高的金属。
具体的，p-GaN材料层10为p型掺杂的GaN半导体层，p-GaN欧姆接触电极100是在p-GaN材料层10上形成的电极，因此，p-GaN材料层 10应为晶圆片的最外层，p-GaN材料层10例如可以为晶圆片的外延层结构。
可以理解的是，晶圆片通常还包括衬底，起到支撑的作用，衬底材料可以为Si，蓝宝石或金刚石等，在衬底上形成各种不同的半导体层。其中，用于制作不同器件的晶圆片的结构不同，例如图1所示的晶圆片用于制作 LED光电器件，因此只包括衬底Si和依次设置在Si上的缓冲层GaN和外延层p-GaN材料层10；晶圆片还可以是用于制作氮化镓晶体管器件，如图2所示，因此晶圆片还可以包括依次设置在Si衬底上的缓冲层Buffer、 GaN层、AlN层和AlGaN层。可以理解的是，本申请的p-GaN欧姆接触电极100可适用于任意款基于p-型GaN的器件，并不仅限于上述例举的结构。
本申请提供的p-GaN欧姆接触电极100包括p-GaN材料层10和设置在p-GaN材料层10表面的电极20；电极20包括设置在p-GaN材料层10 表面的第一金属层22和设置在第一金属层22上的第二金属层24，第一金属层22为强亲氧性金属。在电极20的金属组合中选择了强亲氧性金属做为第一金属层22，利用金属的强亲氧性，在后期退火工艺过程中，还原P-GaN表面上生成的GaO，达到原位去除表面GaO的作用，降低金属 /p-GaN间的肖特基势垒高度。同时电极20金属中选择功函数高、致密性好的金属作为第二金属层24，第二金属层24一方面做为阻挡层，阻止强亲氧性金属的向外扩散，另一方面退火过程中第二金属层24的元素扩散到p-GaN材料层10，与p-GaN材料层10直接接触，易于形成欧姆接触。从而得到一种工艺简单、接触良好，接触阻值低的p-GaN欧姆接触电极 100。
可选地，所述第一金属层为Mg、Ni或Ag。
更优选地，所述第一金属层为Mg。
选择Mg作为第一金属层，Mg是P-GaN的掺杂元素，不仅在后期退火工艺过程中，还原P-GaN表面上生成的GaO，达到原位去除表面GaO 的作用，降低金属/p-GaN间的肖特基势垒高度，还通过退火过程元素的扩散，使得Mg向p-GaN表面扩散，从而提高p-GaN源漏极区域表面Mg 的掺杂浓度，并且不影响p-GaN材料层其它区域的掺杂浓度，使得降低比接触电阻率的同时又不影响PMOS的其它电学性能。
可选地，所述高功函数金属为功函数大于4.5且具有好的阻挡特性的金属中的任一种或多种或多种金属的合金，第二金属层24包括一层或多层金属。
具体的，第二金属层24例如可以为一层金属、两层金属、三层金属、四层金属或五层金属等等，每一层的金属都可以为功函数大于4.5的金属中的任一种或多种金属的合金。
由于p-GaN的功函数在6.5～7.5eV，要想形成低的欧姆接触，必须要选择功函数大于或者接近于p-GaN的金属，这样才能使更多的载流子从金属移动到半导体中。然而已有金属的功函数最高为5.8eV，因此，选择功函数大于4.5的金属使其功函数尽可能接近于p-GaN。
优选地，所述功函数大于4.5的金属包括Ni、Pt、Pd和Au。
Ni、Pt、Pd和Au均为功函数高、致密性好的金属，第二金属层24 可以为一层金属层，例如可以为Ni金属层、Pt金属层、Pd金属层或Au 金属层。第二金属层24也可以为多层金属层组合而成，例如可以为Ni 金属层和Au金属层，也可以为Pt金属层和Au金属层，还可以为Pd金属层和Au金属层，或者为其他任意的组合。第二金属层24还可以包括多种金属的合金层，例如可以为一层Ni、Au合金层，也可以为一层Ni 金属层和一层Pt、Au合金层，或者为其他任意的组合，在此不一一列举。
优选地，第一金属层22的厚度小于等于3nm。第一金属层22的厚度例如可以为(3、2.5、2、1.9、1.8、1.7、1.6、1.5、1.4、1.3、1.2、1.1、1.0、0.9、0.8、0.7、0.5、0.4、0.3、0.2或0.1)nm，或小于等于3nm的任一值。更优选地，第一金属层22的厚度小于等于2nm。
具体的，第一金属层22的厚度小于等于3nm保证Mg在退火过程中只起到去除p-GaN表面GaO的作用，由于Mg的功函数很小只有4.3eV，第一金属层22的厚度过高不但会去除GaO而且还会阻止上层的高功函数金属向p-GaN材料层10扩散与p-GaN直接接触，阻碍欧姆接触的形成。
优选地，第二金属层24的厚度大于等于3nm。第二金属层24一方面做为阻挡层起到阻挡Mg向第二金属层24方向扩散的作用，防止p-GaN 表面的GaO没有被完全去除；另一方面退火过程中第二金属层24的元素扩散到p-GaN材料层10，与p-GaN材料层10直接接触，易于与p-GaN 形成欧姆接触。第二金属层24的厚度例如可以为(3、4、5、6、7、8、9、 10、15、20、23、25、28、30、40、50、60、70、80、90、100、110、120、 130、140、150、160、170、180、190、200、210、220、230、240、250、 300、400或500等)nm，或大于等于3nm的任一值。
优选地，所述第二金属层24的厚度大于等于10nm。
更优选地，所述第二金属层24的厚度大于等于10nm，小于等于 200nm。
200nm的厚度限制是因为采用lift-off金属剥离工艺制作电极，这种工艺是常用来在半导体上制备金属电极图形的工艺，该工艺简单，但要求金属厚度要小，否则会造成金属剥离不掉无法形成电极图形的后果。可以理解的是，如果采用刻蚀等工艺形成电极图形，则对金属电极厚度没有该限制。
优选地，请参阅图1，第二金属层24包括设置在第一金属层22上的第三金属层241和设置在第三金属层241上的第四金属层242，第三金属层241的厚度大于等于3nm，例如可以为(3、4、5、6、7、8、9、10、 15、20、23、25、28、30、40、50、60、70、80、90、100、110、120、 130、140、150、160、170、180、190、200、210、220、230、240、250、 300、400或500等)nm。通过将第二金属层24设置为两层，可以进一步提高第二金属层24的阻挡效果。第二层金属层24可以选用高功函数的金属，在退火过程中元素扩散到p-GaN层，与p-GaN直接接触，形成欧姆接触。
更优选地，第四金属层242为Au。Au的化学稳定性好，能够阻止电极表面发生化学反应，提高可靠性。
本申请还提供一种p-GaN欧姆接触电极的制备方法，包括：
第一步：清洗最外层为p-GaN材料层的晶圆片。
具体的，p-GaN材料层为p型掺杂的GaN半导体层，p-GaN材料层例如可以为晶圆片的外延层结构。晶圆片通常还包括衬底，起到支撑的作用，衬底材料可以为Si，蓝宝石或金刚石等，在衬底上形成各种不同的半导体层，用于制作不同器件的晶圆片的结构不同。
SC1和SC2溶液为标准清洗液，SC1溶液为氨水：双氧水：水＝(1： 1：5)-(1：2：7)；SC2溶液为氯化氢：双氧水：水＝(1：1：6)-(1： 2：8)，均为体积比，其中，氯化氢浓度37％，氨水浓度27％，双氧水浓度30％。
优选地，清洗步骤具体包括：
分别使用SC1和SC2溶液各浸泡10～20min，再用浓硫酸和双氧水的混合溶液浸泡1～10min，以去除表面有机物，随后在BOE溶液中浸泡 10～30min去除表面氧化物。
更优选的，分别使用SC1和SC2溶液各浸泡15min，再用浓硫酸和双氧水的混合溶液浸泡5min，以去除表面有机物，其中，浓硫酸和双氧水的浓度比为4:1，随后在BOE溶液中浸泡15min去除表面氧化物。
第二步：在p-GaN材料层的表面设置电极，电极包括沉积在p-GaN 材料层表面的第一金属层和沉积在第一金属层上的第二金属层，第一金属层为强亲氧性金属，所述第二金属层为高功函数金属。
具体的，晶圆片可以采用光刻技术进行图形化处理，使其露出p-GaN 器件的源漏极区域，电极设置在源极区域和漏极区域分别形成源极和漏极。可选地，晶圆片还可以应用recess工艺对源漏极区域进行刻蚀，通过去除表面氧化物从而降低欧姆接触。
具体的，金属沉积方式可以为热蒸发、电子束蒸发或溅射等。在实际工艺中，金属沉积在整个晶圆片表面，再通过lift-off工艺进行金属剥离，形成源漏电极。
具体的，第二金属层为功函数高、致密性好的金属，第二金属层可以为一层金属层，例如可以为Ni金属层、Pt金属层、Pd金属层或Au金属层等。第二金属层也可以为多层金属层组合而成，例如可以为Ni金属层和Au金属层，也可以为Pt金属层和Au金属层，还可以为Pd金属层和 Au金属层，或者为其他任意的组合；第二金属层还可以包括多种金属的合金层，例如可以为一层Ni、Au合金层，也可以为一层Ni金属层和一层Pt、Au合金层，或者为其他任意的组合，在此不一一列举。第一金属层可以为Mg、Ni或Ag，优选为Mg。
优选地，第一金属层的厚度设置为小于等于3nm，优选地，所述第一金属层的厚度小于等于2nm；第二金属层的厚度设置为大于等于3nm，优选地，所述第二金属层的厚度大于等于10nm；更优选地，所述第二金属层的厚度大于等于10nm，小于等于200nm。
第三步：对所述晶圆片进行高温退火处理。
优选地，所述高温退火处理的退火温度为400-700度，退火氛围为惰性气体环境，处理时间为100-600秒；
优选地，退火温度为450～600度，退火氛围为氮气。
本申请还提供一种电子元件，包括上述的p-GaN欧姆接触电极；
优选地，电子元件可以为探测器、肖特基二极管、晶闸管、场效应晶体管、发光二极管、激光二极管、MEMS器件或生物传感器等。
下面将结合具体实施例对本申请的实施方案进行详细描述，但是本领域技术人员将会理解，下列实施例仅用于说明本申请，而不应视为限制本申请的范围。实施例中未注明具体条件者，按照常规条件或制造商建议的条件进行。所用试剂或仪器未注明生产厂商者，均为可以通过市售购买获得的常规产品。
实施例1
实施例1的p-GaN欧姆接触电极包括p-GaN材料层和设置在p-GaN 材料层表面的电极，电极包括设置在p-GaN材料层表面的2nm厚的Mg层和依次设置在Mg层上的20nm厚的Pt层和30nm厚的Au层。
实施例1的p-GaN欧姆接触电极用于制作LED光电器件，实施例1 的p-GaN欧姆接触电极的制备方法包括：
步骤1)、选取p-type GaN外延结构，进行标准晶圆片清洗；使用 SC1+SC2溶液(标准清洗液)各浸泡15min，其中，SC1溶液为氨水：双氧水：水＝1：1：5；SC2溶液为氯化氢：双氧水：水＝1：1：6，再用浓硫酸+双氧水(浓度比4：1)的混合溶液浸泡5min去除表面有机物，随后在BOE溶液中浸泡15min去除表面氧化物。
步骤2)、采用光刻技术进行图形化处理，露出p-type GaN器件源电极区域；
步骤3)、采用金属沉积设备分别依次沉积2nm厚的Mg、20nm厚的 Pt、30nm厚的Au；
步骤4)、lift-off工艺进行金属剥离，形成电极；
步骤5)、对样品进行高温快速热退火处理，在氮气氛围下分别进行 450度、500度、550度和600度的高温退火处理，处理时间为300秒，分别制备得到实施例1的四个不同退火温度的半导体器件样品。
使用半导体分析仪对实施例1的器件进行电流电压测试，计算出电阻，得到图3所示的实验结果，根据图3可知，实施例1方案制备得到的半导体器件形成欧姆接触。
对比例1
与实施例1不同的是，对比例1的电极金属层中没有沉积Mg，而是直接在p-GaN材料层表面沉积与实施例1相同厚度的Pt和Au。分别制备得到对比例1的四个不同退火温度的半导体器件样品。
使用半导体分析仪对对比例1的器件进行电流电压测试，计算出电阻，得到的实验结果如图4所示，根据图4可知，对比例1在电极金属中没有形成Mg金属层的方案制备得到的半导体器件形成肖特基接触。
对比例2
与实施例1不同的是，对比例2的电极金属层包括采用金属沉积设备分别依次沉积5nm厚的Mg、20nm厚的Pt、30nm厚的Au。分别制备得到对比例2的四个不同退火温度的半导体器件样品。
使用半导体分析仪对对比例2的器件进行电流电压测试，计算出电阻，得到的实验结果如图5所示，根据图5可知，对比例2在电极金属中设置的Mg金属层为5nm的方案制备得到的半导体器件形成肖特基接触。
实施例2
与实施例1不同的是，实施例2的电极金属层包括采用金属沉积设备分别依次沉积3nm厚的Mg、20nm厚的Pt、30nm厚的Au。分别制备得到实施例2的四个不同退火温度的半导体器件样品。
使用半导体分析仪对实施例2的器件进行电流电压测试，计算出电阻，得到的实验结果如图6所示，根据图6可知，实施例2在电极金属中设置的Mg金属层为3nm的方案制备得到的半导体器件在退火温度为500℃时形成欧姆接触。
实施例3
与实施例1不同的是，实施例3的p-GaN欧姆接触电极的电极金属层包括采用金属沉积设备分别依次沉积1nm厚的Mg、30nm厚的Au，退火温度选择450℃。
使用半导体分析仪对实施例3的器件进行电流电压测试，计算出电阻，得到的实验结果如图7所示，根据图7可知，实施例3方案的电极金属制备得到的半导体器件形成欧姆接触。
对比例3
与实施例3不同的是，对比例3的电极金属层中没有沉积Mg，而是直接在p-GaN材料层表面沉积与实施例3相同厚度的Au。
使用半导体分析仪对对比例3的器件进行电流电压测试，计算出电阻，得到的实验结果如图8所示，根据图8可知，对比例3在电极金属中没有形成Mg金属层的方案制备得到的半导体器件形成肖特基接触。
实施例4
与实施例1不同的是，实施例4的p-GaN欧姆接触电极的电极金属层包括采用金属沉积设备分别依次沉积1nm厚的Mg、30nm厚的Pt、30nm 厚的Au。分别制备得到实施例4的四个不同退火温度的半导体器件样品。
使用半导体分析仪对实施例4的器件进行电流电压测试，计算出电阻，得到的实验结果如图9所示，根据图9可知，实施例4在电极金属中设置的第三金属层Pt厚度为30nm的方案制备得到的半导体器件形成欧姆接触。
最后应说明的是：以上各实施例仅用以说明本申请的技术方案，而非对其限制；尽管参照前述各实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的范围。
此外，本领域的技术人员能够理解，尽管在此的一些实施例包括其它实施例中所包括的某些特征而不是其它特征，但是不同实施例的特征的组合意味着处于本申请的范围之内并且形成不同的实施例。例如，在上面的权利要求书中，所要求保护的实施例的任意之一都可以以任意的组合方式来使用。公开于该背景技术部分的信息仅仅旨在加深对本申请的总体背景技术的理解，而不应当被视为承认或以任何形式暗示该信息构成已为本领域技术人员所公知的现有技术。

Claims (10)

1.一种p-GaN欧姆接触电极，其特征在于，包括：
p-GaN材料层和设置在所述p-GaN材料层表面的电极；
所述电极包括设置在所述p-GaN材料层表面的第一金属层和设置在所述第一金属层上的第二金属层，所述第一金属层为强亲氧性金属，所述第二金属层为高功函数金属；
优选地，所述第一金属层为Mg、Ni或Ag。
2.根据权利要求1所述的p-GaN欧姆接触电极，其特征在于，所述高功函数金属为功函数大于4.5的金属中的任一种或多种或多种金属的合金，所述第二金属层包括一层或多层金属；
优选地，所述功函数大于4.5的金属包括Ni、Pt、Pd和Au。
3.根据权利要求1或2所述的p-GaN欧姆接触电极，其特征在于，所述第一金属层的厚度小于等于3nm；
优选地，所述第一金属层的厚度小于等于2nm。
4.根据权利要求3所述的p-GaN欧姆接触电极，其特征在于，所述第二金属层的厚度大于等于3nm；
优选地，所述第二金属层的厚度大于等于10nm；
更优选地，所述第二金属层的厚度大于等于10nm，小于等于200nm。
5.根据权利要求4所述的p-GaN欧姆接触电极，其特征在于，所述第二金属层包括设置在所述第一金属层上的第三金属层和设置在所述第三金属层上的第四金属层，所述第三金属层的厚度大于等于3nm。
6.一种p-GaN欧姆接触电极的制备方法，其特征在于，包括：
清洗最外层为p-GaN材料层的晶圆片；
在所述p-GaN材料层的表面设置电极，所述电极包括沉积在所述p-GaN材料层表面的第一金属层和沉积在所述第一金属层上的第二金属层，所述第一金属层为强亲氧性金属，所述第二金属层为高功函数金属；
对所述晶圆片进行高温退火处理；
优选地，所述第一金属层为Mg。
7.根据权利要求6所述的p-GaN欧姆接触电极的制备方法，其特征在于，所述清洗最外层为p-GaN材料层的晶圆片具体包括：
分别使用SC1和SC2溶液各浸泡10～20min，再用浓硫酸和双氧水的混合溶液浸泡1～10min，以去除表面有机物，随后在BOE溶液中浸泡10～30min去除表面氧化物。
8.根据权利要求6所述的p-GaN欧姆接触电极的制备方法，其特征在于，所述第一金属层的厚度小于等于3nm，所述第二金属层的厚度大于等于3nm。
9.根据权利要求6所述的p-GaN欧姆接触电极的制备方法，其特征在于，所述高温退火处理的退火温度为400-700度，退火氛围为惰性气体环境；
优选地，退火温度为450～600度，退火氛围为氮气。
10.一种电子元件，其特征在于，包括权利要求1至5任一项所述的p-GaN欧姆接触电极；
优选地，所述电子元件为探测器、肖特基二极管、晶闸管、场效应晶体管、发光二极管、激光二极管、MEMS器件或生物传感器。
CN202111568259.2A 2021-12-21 2021-12-21 一种p-GaN欧姆接触电极及其制备方法和电子元件 Pending CN116364768A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202111568259.2A CN116364768A (zh) 2021-12-21 2021-12-21 一种p-GaN欧姆接触电极及其制备方法和电子元件
PCT/CN2022/079638 WO2023115710A1 (zh) 2021-12-21 2022-03-08 一种p-GaN欧姆接触电极及其制备方法和电子元件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111568259.2A CN116364768A (zh) 2021-12-21 2021-12-21 一种p-GaN欧姆接触电极及其制备方法和电子元件

Publications (1)

Publication Number Publication Date
CN116364768A true CN116364768A (zh) 2023-06-30

Family

ID=86901158

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111568259.2A Pending CN116364768A (zh) 2021-12-21 2021-12-21 一种p-GaN欧姆接触电极及其制备方法和电子元件

Country Status (2)

Country Link
CN (1) CN116364768A (zh)
WO (1) WO2023115710A1 (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3494478B2 (ja) * 1994-08-22 2004-02-09 日亜化学工業株式会社 窒化ガリウム系化合物半導体素子
JP2008041866A (ja) * 2006-08-04 2008-02-21 Nichia Chem Ind Ltd 窒化物半導体素子
CN112768582B (zh) * 2021-02-26 2022-03-25 南京大学 包含高反射n-GaN欧姆接触的倒装LED芯片及其制作方法
CN113488532A (zh) * 2021-07-14 2021-10-08 南方科技大学 一种p型氮化镓基器件的电极及其制备方法和用途

Also Published As

Publication number Publication date
WO2023115710A1 (zh) 2023-06-29

Similar Documents

Publication Publication Date Title
US20030213975A1 (en) Semiconductor device
US6531383B1 (en) Method for manufacturing a compound semiconductor device
KR101523409B1 (ko) 반도체 기판, 반도체 장치 및 반도체 장치의 제조 방법
JPH10209569A (ja) ｐ型窒化物半導体装置とその製造方法
US20070262363A1 (en) Low temperature fabrication of discrete silicon-containing substrates and devices
US6326294B1 (en) Method of fabricating an ohmic metal electrode for use in nitride compound semiconductor devices
US7187045B2 (en) Junction field effect metal oxide compound semiconductor integrated transistor devices
Lee et al. GaN MOS device using SiO 2-Ga 2 O 3 insulator grown by photoelectrochemical oxidation method
KR100742988B1 (ko) ｐ형 질화갈륨계 디바이스 제조방법
KR101236811B1 (ko) 질화물계 반도체 소자 및 그 제조방법
KR100707167B1 (ko) 고성능의 질화갈륨계 광소자 구현을 위한 ｐ형 열전산화물을 형성하는 2원계 및 3원계 합금 또는 고용체박막을 이용한 오믹접촉 형성을 위한 박막전극 및 그제조방법
Tang et al. Ohmic contact with a contact resistivity of 12 Ω⋅ mm on p-GaN/AlGaN/GaN
CN116364768A (zh) 一种p-GaN欧姆接触电极及其制备方法和电子元件
Kumakura et al. Ohmic contact to p-GaN using a strained InGaN contact layer and its thermal stability
KR970004839B1 (ko) 쇼트키 장벽 접점의 제조 방법
KR101450263B1 (ko) 쇼트키 다이오드 및 그 제조방법
US20170040463A1 (en) Low resistance contact interlayer for semiconductor devices
US6087702A (en) Rare-earth schottky diode structure
KR102574502B1 (ko) 전력 반도체 소자의 제조 방법
CN111326590A (zh) 半导体装置及其制造方法
US20220223696A1 (en) Method for manufacturing power semiconductor device
CN115513292A (zh) 一种p-GaN欧姆栅长关型器件及其制备方法
US6103614A (en) Hydrogen ambient process for low contact resistivity PdGe contacts to III-V materials
KR100632669B1 (ko) 발광소자 및 그 제조방법
KR100757738B1 (ko) 금속/ＧａＡｓ 쇼트키 접합 계면 불순물 제거 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination