CN116361199A - 数据存储装置及其操作方法 - Google Patents
数据存储装置及其操作方法 Download PDFInfo
- Publication number
- CN116361199A CN116361199A CN202211578310.2A CN202211578310A CN116361199A CN 116361199 A CN116361199 A CN 116361199A CN 202211578310 A CN202211578310 A CN 202211578310A CN 116361199 A CN116361199 A CN 116361199A
- Authority
- CN
- China
- Prior art keywords
- section
- physical address
- mapped
- mapping
- storage device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
- G06F12/0646—Configuration or reconfiguration
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
- G06F12/0292—User address space allocation, e.g. contiguous or non contiguous base addressing using tables or multilevel address translation means
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
- G06F12/023—Free address space management
- G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
- G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
- G06F12/023—Free address space management
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0806—Multiuser, multiprocessor or multiprocessing cache systems
- G06F12/0815—Cache consistency protocols
- G06F12/0817—Cache consistency protocols using directory methods
- G06F12/082—Associative directories
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/10—Providing a specific technical effect
- G06F2212/1016—Performance improvement
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/72—Details relating to flash memory management
- G06F2212/7201—Logical to physical mapping or translation of blocks or pages
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/72—Details relating to flash memory management
- G06F2212/7208—Multiple device management, e.g. distributing data over multiple flash devices
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
- Memory System (AREA)
Abstract
本申请公开了一种数据存储装置及其操作方法。数据存储装置可以包括存储装置和控制器。存储装置可以包括第一物理地址范围的第一区域和第二物理地址范围的第二区域。控制器可以生成包括多个映射区段、第一区段条目和第二区段条目的映射数据,并且将除了第一映射区段之外的映射数据存储在第二区域中。映射区段中的每一个包括与多个顺序逻辑地址相对应的物理地址组。第一区段条目包括与第一映射区段相关联并且属于第一物理地址范围的第一区段物理地址,并且第二区段条目包括与第二映射区段相关联并且属于第二物理地址范围的第二区段物理地址。
Description
相关申请的交叉引用
本申请要求于2021年12月28日提交的申请号为10-2021-0189518的韩国专利申请的优先权,该韩国专利申请的全部公开内容通过引用整体并入本文。
技术领域
本公开的多种实施例总体上涉及一种半导体集成装置,并且更具体地,涉及一种数据存储装置以及操作该数据存储装置的方法。
背景技术
数据存储装置可以基于主机装置的请求使用易失性存储器装置或非易失性存储器装置作为存储介质来输入和输出数据。
数据存储装置可以使用各种存储介质。例如,数据存储装置可以使用诸如闪速存储器装置的非易失性存储器装置作为存储介质。
通过同步数据存储装置与主机装置来访问存储介质可能需要的映射数据可以指示由主机装置使用的逻辑地址与由数据存储装置使用的物理地址之间的映射关系。映射数据可以存储在存储介质中。当可以操作数据存储装置时,可以将映射数据加载到由控制器使用的操作存储器中。
由于存储介质的容量可能已经增加,因此映射数据的大小也可能增加。因此,可以部分地加载和使用操作控制器所需的映射数据。
为了将映射数据加载到控制器或将改变后的映射数据更新到存储介质中,映射数据可以重复访问存储介质,这降低了数据存储装置的性能。
发明内容
根据本公开的实施例,可以提供一种数据存储装置。数据存储装置可以包括存储装置和控制器。存储装置可以包括第一物理地址范围的第一区域和第二物理地址范围的第二区域。控制器可以生成包括多个映射区段、第一区段条目和第二区段条目的映射数据,并且将除了第一映射区段之外的映射数据存储在第二区域中。映射区段中的每一个包括与多个顺序逻辑地址相对应的物理地址组。第一区段条目包括与第一映射区段相关联并且属于第一物理地址范围的第一区段物理地址,并且第二区段条目包括与第二映射区段相关联并且属于第二物理地址范围的第二区段物理地址。
根据本公开的实施例,可以提供一种数据存储装置。数据存储装置可以包括具有第一区域和第二区域的存储装置以及控制器。控制器可以生成多个映射区段和区段条目,每个映射区段包括与多个顺序逻辑地址相对应的物理地址组,并且区段条目包括与所选择的映射区段相关联的区段物理地址;当所选择的映射区段中的物理地址具有顺序值时,将作为所选择的映射区段中的该物理地址的前导物理地址的第一物理地址存储为与所选择的映射区段相关联的区段物理地址;并且将除了所选择的映射区段之外的映射区段存储在第二区域中,与所选择的映射区段相关联的区段物理地址为第一物理地址。
根据本公开的实施例,可以提供一种数据存储装置的操作方法,数据存储装置包括第一物理地址范围的第一区域和第二物理地址范围的第二区域,该方法包括:生成多个映射区段,每个映射区段包括与多个顺序逻辑地址相对应的物理地址组;生成第一区段条目和第二区段条目,第一区段条目包括与第一映射区段相关联并且属于第一物理地址范围的第一区段物理地址,并且第二区段条目包括与第二映射区段相关联并且属于第二物理地址范围的第二区段物理地址;并且将除了第一映射区段之外的映射数据存储在第二区域中。
根据本公开的实施例,可以提供一种操作控制器的方法,包括:分配分别与第一访问请求的逻辑地址相对应的、顺序的第一请求访问的物理地址;并且控制存储装置在其中存储包括一对区段标识符和区段物理地址的信息,其中区段标识符是第一访问请求的逻辑地址所属的顺序逻辑地址中的一个代表性逻辑地址,其中区段物理地址是与顺序逻辑地址分别相对应的顺序物理地址之中与代表性逻辑地址相对应的物理地址,并且其中存储装置被控制成在其中存储除了顺序逻辑地址和物理地址之外的信息。
附图说明
通过以下结合附图的具体说明,将更清楚地理解本公开的主题的上述和其它方面、特征和优点,其中:
图1是示出基于本公开的实施例的数据存储装置的示图;
图2是示出基于本公开的实施例的数据存储装置的结构的示图;
图3是示出基于本公开的实施例的映射数据管理的示图;
图4是示出基于本公开的实施例的用于管理映射数据的过程的示图;
图5是示出基于本公开的实施例的操作数据存储装置的方法的流程图;
图6是示出基于本公开的实施例的操作数据存储装置的方法的流程图;
图7是示出根据本公开的实施例的数据存储***的示图;
图8和图9是示出根据本公开的实施例的数据处理***的示图;
图10是示出根据本公开的实施例的包括数据存储装置的网络***的示图;
图11是示出根据本公开的实施例的数据存储装置中包括的非易失性存储器装置的框图。
具体实施方式
将参照附图更详细地描述本公开的多种实施例。附图是多种实施例和中间结构的示意图。因此,由于例如制造技术和/或公差而导致的图示的配置和形状的变化是可预期的。因此,所描述的实施例不应被解释为限于本文所示的特定构造和形状,而是可以包括不脱离如所附权利要求书所限定的本发明的精神和范围的构造和形状的偏差。
本文参照本发明的实施例的截面图和/或平面图来描述本发明。然而,本发明的实施例不应被解释为限制本发明的构思。尽管将示出和描述本发明的几个实施例,但是本领域普通技术人员将理解的是,在不脱离本发明的原理和精神的情况下可以对这些实施例进行改变。
图1是示出基于本公开的实施例的数据存储装置10的示图。
参照图1,数据存储装置10可以包括控制器100和存储装置200。
控制器100可以响应于主机装置的请求而控制存储装置200。例如,控制器100可以基于主机装置的编程(写入)请求将数据编程到存储装置200中。控制器100可以响应于主机装置的读取请求而向主机装置提供存储装置200中的数据。
控制器100可以包括被配置成执行闪存转换层(FTL)的功能的硬件和软件,闪存转换层(FTL)的功能包括用于管理存储装置200的各种功能,例如,垃圾收集、地址映射、损耗均衡等。
存储装置200可以在控制器100的控制下写入数据或输出写入的数据。存储装置200可以包括易失性存储器装置或非易失性存储器装置。在多种实施例中,存储装置200可以包括电可擦除可编程ROM(EEPROM)、NAND闪速存储器、NOR闪速存储器、相变RAM(PRAM)、电阻式RAM(ReRAM)、铁电RAM(FRAM)、自旋转移扭矩磁性RAM(STT-MRAM)等。存储装置200可以包括多个管芯、多个芯片、多个封装等。存储装置200中的存储器单元可以包括被配置成在一个存储器单元中存储一位数据的单层单元或者被配置成在一个存储器单元中存储多位数据的多层单元。
存储装置200可以包括第一区域210和第二区域220。第一区域210可以由第一物理地址范围PA<0:L>指示。第一区域210可以对应于用户数据存储区域。第二区域220可以由第二物理地址范围PA<M:N>指示,第二物理地址范围PA<M:N>不包括在第一物理地址范围PA<0:L>中。控制器100控制独立于第一物理地址范围PA<0:L>的第二物理地址范围PA<M:N>。第二区域220可以对应于映射数据存储区域。
在多种实施例中,控制器100可以包括读取/写入处理电路110、映射数据管理电路120和映射数据存储电路130。
读取/写入处理电路110可以通过主机装置的、包括写入数据和逻辑地址的写入请求,将包括写入数据和物理地址的编程命令传输到存储装置200,以将数据存储在存储装置200中。读取/写入处理电路110可以通过主机装置的、包括逻辑地址的读取请求,将包括物理地址的读取命令传输到存储装置200,以获取存储装置200中的数据并向主机装置提供该数据。
映射数据管理电路120可以将由主机装置传输的读取请求或写入请求中的逻辑地址转换为物理地址。
用于操作数据存储装置10的映射数据的至少一部分可以从存储装置200加载到映射数据存储电路130中。在操作数据存储装置10时生成或改变的映射数据可以临时存储在映射数据存储电路130中。然后可以将映射数据更新到存储装置200中。
映射数据管理电路120可以生成映射区段。映射区段可以包括一组顺序逻辑地址以及与逻辑地址相对应的物理地址。映射数据管理电路120可以生成区段条目。区段条目可以包括映射区段以及与映射区段相关的区段物理地址。与映射区段相关的区段物理地址可以指示存储装置200内待存储映射区段的物理位置。区段条目可以由区段映射表管理。
一对“一个逻辑地址”以及“与该逻辑地址相对应的物理地址”可以被称为映射条目。映射区段可以是一组设定数量的映射条目。
在具有顺序物理地址的顺序映射区段的情况下,映射数据管理器120可以将顺序映射区段中包括的顺序物理地址的前导(leading)物理地址分配为区段物理地址。映射区段中包括的物理地址可以指示用户数据在第一物理地址范围的第一区域210内的存储位置。因此,包括前导物理地址的顺序物理地址也可以属于指示第一区域210的第一物理地址范围。在本公开中,顺序物理地址的前导物理地址可以是顺序物理地址之中具有最低值的物理地址。
当映射区段中的物理地址包括没有顺序值的随机映射区段时,映射数据管理器120可以分配在指示存储装置200的第二区域220的第二物理地址范围内选择的第二物理地址。
当映射数据可以存储在存储装置200中时,例如,当可以执行映射更新时,映射数据管理电路120可以更新除了包括第一物理地址范围内的区段物理地址的映射区段之外的映射数据。包括第一物理地址范围内的区段物理地址的映射区段保留在映射数据存储电路130中。
当映射加载可以***作以将映射数据从存储装置200存储到映射数据存储电路130中时,映射数据管理电路120可以将区段映射表加载到映射数据管理电路130中。
当请求访问的逻辑地址包括在顺序映射区段中时,映射数据管理电路120可以基于相应顺序映射区段的前导逻辑地址计算请求读取的逻辑地址或写入请求的逻辑地址的偏移。映射数据管理电路120可以将偏移应用于相应顺序映射区段的前导物理地址以获得请求访问的物理地址。也就是说,可以通过应用与作为前导物理地址的区段物理地址的偏移来搜索顺序映射区段中的物理地址。因此,可以不需要将所有映射区段存储在存储装置200中。
根据多种实施例,包括关于顺序映射区段、随机映射区段的区段条目以及关于除了顺序映射区段之外的随机映射区段的区段条目的映射数据可以被存储在存储装置200中,以减少映射数据的存储空间。
可以在映射加载时将区段条目而不是所有顺序映射区段加载到映射数据存储电路130中,从而可以有效地使用映射数据存储电路130。
图2是示出基于本公开的实施例的数据存储装置的结构的示图。
映射数据管理电路120可以分层管理映射数据。
参照图2,映射数据可以包括基础映射表以及用于管理基础映射表的物理地址的区段映射表。
区段映射表也可以分层生成。例如,区段映射表可以包括用于管理基础映射表的物理地址的低级区段映射表以及用于管理低级区段映射表的物理地址的高级区段映射表。
基础映射表可以包括多个映射区段BSEG 0、BSEG 1、……、BSEG X。映射区段BSEG0、BSEG 1、……、BSEG X中的每一个可以包括多个映射条目。
映射条目中的每一个可以指示由主机装置使用的逻辑地址LA以及与逻辑地址LA相对应的物理地址PA。映射区段可以是一组逻辑地址以及与逻辑地址相对应的物理地址。
主机装置可以在写入操作中提供顺序增加的逻辑地址LA,以生成映射条目。大量映射条目可以被分组,以形成映射区段。
低级区段映射表可以包括多个低级区段条目组LSEG 0、LSEG 1和LESG Y。低级区段条目组LSEG 0、LSEG 1和LESG Y中的每一个可以包括多个低级区段条目。每个低级区段条目可以包括一对映射区段标识符BSEG_ID以及与映射区段标识符BSEG_ID相对应的区段物理地址PA_BSEG。
在多种实施例中,映射区段标识符BSEG_ID可以是相应映射区段中的前导逻辑地址。在这种情况下,区段条目可以包括一对前导逻辑地址以及与前导逻辑地址相对应的区段物理地址。在本公开中,顺序逻辑地址的前导逻辑地址可以是顺序逻辑地址之中具有最低值的逻辑地址。
在多种实施例中,当顺序增加的映射区段标识符BSEG_ID被分配给映射区段时,可以获得由主机装置传输的逻辑地址LA所属的映射区段的映射区段标识BSEG_ID,从而可以搜索到与映射区段标识BSEG_ID相对应的区段物理地址PA_BSEG。
高级区段映射表可以包括多个高级区段条目组USEG 0、USEG 1和UESG Y。高级区段条目组USEG 0、USEG 1和UESG Y中的每一个可以包括多个高级区段条目。每个高级区段条目可以包括一对低级区段条目组标识符LSEG_ID和相应低级区段物理地址PA_LSEG。
下文中,为了便于描述,映射数据管理电路120可以生成和管理基础映射表和一个区段映射表。
当可以生成包括顺序物理地址的顺序映射区段时,映射数据管理电路120可以将顺序物理地址的前导物理地址作为顺序映射区段的区段物理地址PA_BSEG存储在区段映射表中。当可以生成包括非顺序(即,随机)物理地址的随机映射区段时,映射数据管理电路120可以分配指示存储装置200内待存储随机映射区段的存储位置的物理地址。所分配的物理地址可以落入指示第二区域220的第二物理地址范围内。映射数据管理电路120可以将所分配的物理地址存储为随机映射区段的区段物理地址PA_BSEG。
图3是示出基于本公开的实施例的映射数据管理的示图。
参照图3,映射数据管理电路120可以包括映射数据生成器121、更新器123、映射数据搜索器125和加载器127。
当主机装置传输包括逻辑地址LA的访问请求REQ时,访问请求REQ可以通过。访问请求REQ可以被传输到读取/写入处理电路110。逻辑地址LA可以被传输到映射数据生成器121。当主机装置的访问请求REQ是写入请求时,可以从主机装置传输写入数据DATA。
映射数据生成器121可以响应于与写入请求一起提供的逻辑地址LA而映射物理地址PA。映射数据生成器121可以生成映射区段以及包括与映射区段相关联的区段映射表的映射数据。映射物理地址PA可以被传输到读取/写入处理电路110。映射数据可以存储在映射数据存储电路130中。
读取/写入处理电路110可以将可以通过解译主机装置的请求REQ生成的命令以及可以从映射数据生成器121接收的物理地址PA传输到存储装置200。编程命令可以与由主机装置传输的写入数据DATA一起传输。
当所生成的映射区段是顺序映射区段时,映射数据生成器121可以将顺序映射区段中包括的顺序物理地址的前导物理地址存储为顺序映射区段的区段物理地址。此处,前导物理地址可以落入表示第一区域210的第一物理地址范围内。当生成的映射区段是随机映射区段时,映射数据生成器121可以分配指示存储装置200内待存储随机映射区段的存储位置的物理地址。所分配的物理地址可以落入指示第二区域220的第二物理地址范围内。映射数据生成器121可以将所分配的物理地址存储为随机映射区段的区段物理地址PA_BSEG。
包括映射区段和区段条目的映射数据可以存储在映射数据存储电路130中。
更新器123可以将映射数据存储电路130中存储的映射数据存储在存储装置200中。更新器123可以被配置成省略与区段条目之中的、包括属于第一物理地址范围的区段物理地址的区段条目相对应的映射区段的更新。因为与包括落入指示可以存储用户数据的第一区域210的第一物理地址范围内的区段物理地址的区段条目相对应的映射区段可以是顺序映射区段,所以可以不需要更新顺序映射区段。
映射数据搜索器125可以访问映射数据存储电路130,以搜索与和读取请求一起提供的请求读取的逻辑地址LA相对应的请求读取的物理地址PA。映射数据搜索器125可以向读取/写入处理电路110提供请求读取的物理地址PA。
例如,映射数据搜索器125可以检测与由主机装置传输的请求读取的逻辑地址LA相对应的映射区段标识符BSEG_ID。映射数据搜索器125可以在加载到映射数据存储电路130中的区段映射表中搜索具有与请求读取的逻辑地址LA相对应的映射区段标识符BSEG_ID的区段条目。当区段映射表具有分层结构时,映射数据搜索器125可以从高级区段映射表到低级区段映射表搜索具有与请求读取的逻辑地址LA相对应的映射区段标识符BSEG_ID的区段条目。
当与搜索到的映射区段标识BSEG_ID相对应的区段物理地址PA_BSEG包括在第一物理地址范围内时,映射数据搜索器125可以基于映射区段标识BSEG_ID(即,前导逻辑地址)计算请求读取的逻辑地址LA的偏移。映射数据搜索器125可以将偏移应用于区段物理地址PA_BSEG(即,与映射区段标识符BSEG_ID或前导逻辑地址相对应的前导物理地址),以获得与请求读取的逻辑地址LA相对应的请求读取的物理地址PA。
当与搜索到的映射区段标识符BSEG_ID相对应的区段物理地址PA_BSEG包括在第二物理地址范围内并且相应映射区段不被加载到映射数据存储电路130中时,映射数据搜索器125可以向加载器127提供与搜索到的映射区段标识符BSEG_ID相对应的区段物理地址PA_BSEG。
在数据存储装置10启动之后,加载器127可以将整个区段映射表从存储装置200加载到映射数据存储电路130中。
当从映射数据搜索器125提供与搜索到的映射区段标识符BSEG_ID相对应的区段物理地址PA_BSEG时,加载器127可以将包括区段物理地址的读取命令传输到存储装置200,以获得映射区段并将映射区段存储在映射数据存储电路130中。
映射数据搜索器125可以从加载到映射数据存储电路130的映射区段中搜索物理地址PA。
图4是示出基于本公开的实施例的用于管理映射数据的过程的示图。
参照图4,映射数据管理电路120可以基于主机装置的写入请求来生成第一映射区段1201和第二映射区段1202。
第一映射区段1201可以是与逻辑地址LA相对应的物理地址PA可以是随机的随机映射区段。
第二映射区段1202可以是与逻辑地址LA相对应的物理地址PA可以是顺序的顺序映射区段。
映射数据管理电路120可以基于顺序映射区段和随机映射区段以不同的方法指定区段物理地址PA_BSEG,以生成区段映射表1203。
映射区段标识符BSEG_ID以及与映射区段标识符BSEG_ID相关联的区段物理地址PA_BSEG可以存储在区段映射表1203的条目中的每一个中。可以注意到的是,可以存储关于第一映射区段1201的值为0x4000的映射区段标识符BSEG_ID的值为B(C)0x10的区段物理地址PA_BSEG,并且可以存储关于第二映射区段1202的值为0x8000的区段物理地址PA_BSEG的值为B(A)0的区段物理地址PA_BSEG。
值为B(C)0x10的区段物理地址PA_BSEG可以是指示第二区域220的第二物理地址范围内的物理地址。值为B(A)0的区段物理地址PA_BSEG可以是第二映射区段1202内的物理地址PA的前导物理地址。
第一映射区段1201、第二映射区段1202和映射区段表1203可以临时存储在映射数据存储电路130中。然后可以将第一映射区段1201和区段映射表1203更新到存储装置200中。
当可能需要映射更新时,映射数据管理电路120可以将随机映射区段1201和区段映射表1203存储在存储装置200中。相反,映射数据管理电路120可以不更新顺序映射区段1202。
当可以接收到对逻辑地址0X4002的读取请求时,映射数据管理电路120可以基于逻辑地址0X4002检测值为0x4000的映射区段标识符BSEG_ID。映射数据管理电路120可以查询加载到映射数据存储电路130中的区段映射表1203,以获得值为B(C)0x10的区段物理地址PA_BSEG。
因为所获得的区段物理地址B(C)0x10可以包括在指示第二区域220的第二物理地址范围内,所以当第一映射区段1201未被加载到映射数据存储电路130中时,映射数据管理电路120可以从存储装置200内由值为B(C)0x10的区段物理地址PA_BSEG指示的区域加载第一映射区段1201。
映射数据管理电路120可以从存储装置200内由值为B(C)0x10的区段物理地址PA_BSEG指示的位置读取第一映射区段1201。映射数据管理电路120可以将所读取的第一映射区段加载到映射数据存储电路130中,以获得值为B(B)2并被映射到逻辑地址0X4002的物理地址。
当可以接收到对逻辑地址0X8003的读取请求时,映射数据管理电路120可以基于逻辑地址0X8003检测值为0x8000的映射区段标识符BSEG_ID。映射数据管理电路120可以查询加载到映射数据存储电路130中的区段映射表1203,以获得值为B(A)0的区段物理地址PA_BSEG。
因为所获得的值为B(A)0的区段物理地址PA_BSEG可以包括在指示第一区域210的第一物理地址范围内,所以映射数据管理电路120可以基于请求读取的逻辑地址0X8003从加载到映射数据存储电路130的区段映射表1203中检测到前导逻辑地址0X8000(即,映射区段标识符BSEG_ID)。映射数据管理电路120可以基于前导逻辑地址0X8000(即,映射区段标识符BSEG_ID)计算请求读取的逻辑地址0X8003的偏移为3。映射数据管理电路120可以将偏移3应用于具有与前导逻辑地址0X8000(即,映射区段标识符BSEG_ID)相对应的值B(A)0的区段物理地址PA_BSEG,以获得映射到请求读取的逻辑地址0X8003的物理地址B(A)3。
因此,可以不需要将顺序映射区段的所有数据存储在存储装置200中或将顺序映射区段的所有数据加载到映射数据存储电路130中,从而可以降低处理映射数据的成本。
图5是示出基于本公开的实施例的操作数据存储装置的方法的流程图。
参照图5,在操作S101中,控制器100可以从主机装置接收包括逻辑地址LA的写入请求。
在操作S103中,控制器100可以响应于逻辑地址LA而映射物理地址PA并且反映在映射区段中。
在操作S105中,控制器100可以识别更新后的映射区段中的物理地址,以确定映射区段是否是包括顺序物理地址的顺序映射区段。
当映射区段是包括顺序物理地址的顺序映射区段时,在操作S107中,控制器100可以将顺序映射区段内的前导顺序物理地址检测为第一物理地址。
在操作S109中,控制器100可以将第一物理地址指定为顺序映射区段的区段物理地址PA_BSEG,以生成顺序映射区段的区段条目。
在操作S111中,顺序映射区段和相应区段条目可以被临时存储在映射数据存储电路130中。然后,除了顺序映射区段本身之外,在操作S111中,可以仅将顺序映射区段的区段条目更新到存储装置200中。
相反,当映射区段是包括随机物理地址的随机映射区段时,在操作S113中,控制器100可以分配指示存储装置200内待存储随机映射区段的存储位置的第二物理地址。所分配的物理地址可以落入指示第二区域220的第二物理地址范围内。
在操作S115中,控制器100可以将第二物理地址指定为随机映射区段的区段物理地址PA_BSEG,以生成随机映射区段的区段条目。
在操作S117中,随机映射区段以及包括相应区段条目的映射数据可以被临时存储在映射数据存储电路130中。然后,在操作S117中,可以将随机映射区段和区段条目更新到存储装置200中。
如操作S111和S117所示,可以不更新区段条目之中具有属于第一物理地址范围的区段物理地址的顺序映射区段。可以更新剩余的映射数据。因此,可以降低将映射数据更新到存储装置200中或从存储装置200加载映射数据而访问存储装置200的频率。
图6是示出基于本公开的实施例的操作数据存储装置的方法的流程图。
参照图6,在操作S201中,控制器100可以从主机装置接收包括逻辑地址的读取请求。
在操作S203中,控制器100可以在区段映射表中搜索请求读取的逻辑地址所属的映射区段的区段物理地址。例如,控制器100可以检测包括请求读取的逻辑地址的映射区段的映射区段标识符BSEG_ID。控制器100可以从加载到映射数据存储电路130的区段映射表中搜索与检测到的映射区段标识符BSEG_ID相对应的区段物理地址PA_BSEG。
在操作S205中,控制器100可以识别搜索到的区段物理地址PA_BSEG是否属于第一物理地址范围。
当搜索到的区段物理地址PA_BSEG可以在第一物理地址范围内时,在操作S207中,控制器100可以基于前导逻辑地址或检测到的映射区段标识符BSEG_ID来计算请求读取的逻辑地址的偏移。
在操作S209中,控制器100可以将偏移应用于前导物理地址或与检测到的映射区段标识符BSEG_ID相对应的搜索到的区段物理地址PA_BSEG,以获得与请求读取的逻辑地址相对应的请求读取的物理地址。
相反,当搜索到的区段物理地址PA_BSEG不在第一物理地址范围内并且相应映射区段未加载到映射数据存储电路130中时,在操作S211中,控制器100可以将包括搜索到的区段物理地址PA_BSEG的读取命令传输到存储装置200,以获得映射区段,即随机映射区段。然后可以将随机映射区段存储在映射数据存储电路130中。
在操作S213中,控制器100可以从加载到映射数据存储电路130中的随机映射区段中读取与请求读取的逻辑地址相对应的物理地址。
因此,因为顺序映射区段可以不更新到存储装置200中,所以可以不需要将映射区段从存储装置200加载到映射数据存储电路130中。另一方面,通过将偏移应用于前导物理地址或与可以由请求读取的逻辑地址识别的映射区段标识符BSEG_ID相对应的区段物理地址PA_BSEG,可以容易地获得与请求读取的逻辑地址相对应的请求读取的物理地址,该偏移通过映射区段标识符BSEG_ID和请求读取的逻辑地址而获得。
图7是示出根据本公开的实施例的数据存储***1000的示图。
参照图7,数据存储***1000可以包括主机装置1100和数据存储装置1200。在实施例中,数据存储装置1200可以被配置成固态驱动器(SSD)。
数据存储装置1200可以包括控制器1210、多个非易失性存储器装置1220-0至1220-n、缓冲存储器装置1230、电源1240、信号连接器1101和电源连接器1103。
控制器1210可以控制数据存储装置1200的一般操作。控制器1210可以包括主机接口单元、控制单元、用作工作存储器的随机存取存储器、错误校正码(ECC)单元和存储器接口单元。在实施例中,控制器1210可以被配置为图1和图2中所示的控制器110。
主机装置1100可以通过信号连接器1101与数据存储装置1200交换信号。信号可以包括命令、地址、数据等。
控制器1210可以分析和处理从主机装置1100接收到的信号。控制器1210可以根据用于驱动数据存储装置1200的固件或软件来控制内部功能块的操作。
缓冲存储器装置1230可以临时存储待存储在非易失性存储器装置1220-0至1220-n中的至少一个中的数据。进一步地,缓冲存储器装置1230可以临时存储从非易失性存储器装置1220-0至1220-n中的至少一个中读取的数据。根据控制器1210的控制,可以将缓冲存储器装置1230中临时存储的数据传输到主机装置1100或非易失性存储器装置1220-0至1220-n中的至少一个。
非易失性存储器装置1220-0至1220-n可以用作数据存储装置1200的存储介质。非易失性存储器装置1220-0至1220-n可以分别通过多个通道CH0至CHn与控制器1210联接。一个或多个非易失性存储器装置可以联接到一个通道。联接到各个通道的非易失性存储器装置可以联接到相同的信号总线和数据总线。
电源1240可以将通过电源连接器1103输入的电力提供给数据存储装置1200的控制器1210、非易失性存储器装置1220-0至1220-n和缓冲存储器装置1230。电源1240可以包括辅助电源。当发生突然电力中断时,辅助电源可以供应电力以允许数据存储装置1200正常终止。辅助电源可以包括足以存储所需电荷的大容量电容器。
根据主机装置1100和数据存储装置1200之间的接口方案,信号连接器1101可以被配置为各种类型的连接器中的一种或多种。
根据主机装置1100的电力供应方案,电源连接器1103可以被配置为各种类型的连接器中的一种或多种。
图8是示出根据本公开的实施例的数据处理***3000的示图。参照图8,数据处理***3000可以包括主机装置3100和存储器***3200。
主机装置3100可以以诸如印刷电路板的板的形式来配置。尽管未示出,但主机装置3100可以包括用于执行主机装置的功能的内部功能块。
主机装置3100可以包括连接端子3110,诸如插座、插槽或连接器。存储器***3200可以与连接端子3110配合。
存储器***3200可以以诸如印刷电路板的板的形式来配置。存储器***3200可以被称为存储模块或存储卡。存储器***3200可以包括控制器3210、缓冲存储器装置3220、非易失性存储器装置(NVM)3231和3232、电源管理集成电路(PMIC)3240和连接端子3250。
控制器3210可以控制存储器***3200的一般操作。控制器3210可以以与图1和图2所示的控制器110相同的方式配置。
缓冲存储器装置3220可以将数据临时存储在非易失性存储器装置3231和3232中。进一步地,缓冲存储器装置3220可以临时存储从非易失性存储器装置3231和3232读取的数据。根据控制器3210的控制,可以将缓冲存储器装置3220中临时存储的数据传输到主机装置3100或非易失性存储器装置3231和3232。
非易失性存储器装置3231和3232可以用作存储器***3200的存储介质。
PMIC 3240可以将通过连接端子3250输入的电力提供给存储器***3200的内部。PMIC 3240可以根据控制器3210的控制来管理存储器***3200的电源。
连接端子3250可以联接到主机装置3100的连接端子3110。通过连接端子3250,诸如命令、地址、数据等的信号以及电力可以在主机装置3100与存储器***3200之间传送。根据主机装置3100与存储器***3200之间的接口方案,连接端子3250可以被配置为各种类型中的一种或多种。如图所示,连接端子3250可以设置在存储器***3200的一侧。
图9是示出根据本公开的实施例的数据处理***4000的示图。参照图9,数据处理***4000可以包括主机装置4100和存储器***4200。
主机装置4100可以以诸如印刷电路板的板的形式来配置。尽管未示出,但主机装置4100可以包括用于执行主机装置的功能的内部功能块。
存储器***4200可以以表面封装类型的形式配置。存储器***4200可以通过焊球4250安装到主机装置4100。存储器***4200可以包括控制器4210、缓冲存储器装置4220和非易失性存储器装置4230。
控制器4210可以控制存储器***4200的一般操作。控制器4210可以以与图1和图2所示的控制器110相同的方式配置。
缓冲存储器装置4220可以临时存储待存储在非易失性存储器装置4230中的数据。进一步地,缓冲存储器装置4220可以临时存储从非易失性存储器装置4230读取的数据。根据控制器4210的控制,可以将缓冲存储器装置4220中临时存储的数据传输到主机装置4100或非易失性存储器装置4230。
非易失性存储器装置4230可以用作存储器***4200的存储介质。
图10是示出根据本公开的实施例的包括数据存储装置的网络***5000的示图。参照图10,网络***5000可以包括通过网络5500联接的服务器***5300以及多个客户端***5410、5420和5430。
服务器***5300可以响应于来自多个客户端***5410至5430的请求而服务数据。例如,服务器***5300可以存储由多个客户端***5410至5430提供的数据。又例如,服务器***5300可以向多个客户端***5410至5430提供数据。
服务器***5300可以包括主机装置5100和存储器***5200。存储器***5200可以被配置为图1所示的数据存储装置10、图7所示的数据存储装置1200、图8所示的存储器***3200或图9所示的存储器***4200。
图11是示出根据本公开的实施例的诸如数据存储装置10的数据存储装置中包括的非易失性存储器装置300的框图。参照图11,非易失性存储器装置300可以包括存储器单元阵列310、行解码器320、数据读取/写入块330、列解码器340、电压生成器350和控制逻辑360。
存储器单元阵列310可以包括设置在字线WL1至WLm与位线BL1至BLn彼此相交的区域处的存储器单元MC。
存储器单元阵列310可以包括三维存储器阵列。例如,三维存储器阵列具有在垂直于半导体衬底的平坦表面的方向上的堆叠结构。此外,三维存储器阵列是指包括NAND串的结构,其中NAND串中包括的存储器单元垂直于半导体衬底的平坦表面堆叠。
三维存储器阵列的结构不限于上述实施例。存储器阵列结构可以以在水平方向和垂直方向上的高度集成方式形成。在实施例中,在三维存储器阵列的NAND串中,存储器单元相对于半导体衬底的表面沿水平和垂直方向布置。存储器单元可以有不同的间隔以提供不同的集成度。
行解码器320可以通过字线WL1至WLm与存储器单元阵列310联接。行解码器320可以根据控制逻辑360的控制来操作。行解码器320可以对由外部装置(未示出)提供的地址进行解码。行解码器320可以基于解码结果来选择和驱动字线WL1至WLm。例如,行解码器320可以将由电压生成器350提供的字线电压提供给字线WL1至WLm。
数据读取/写入块330可以通过位线BL1至BLn与存储器单元阵列310联接。数据读取/写入块330可以包括分别与位线BL1至BLn相对应的读取/写入电路RW1至RWn。数据读取/写入块330可以根据控制逻辑360的控制来操作。根据操作模式,数据读取/写入块330可以作为写入驱动器或读出放大器操作。例如,数据读取/写入块330可以作为在写入操作中将由外部装置提供的数据存储在存储器单元阵列310中的写入驱动器来操作。又例如,数据读取/写入块330可以作为在读取操作中从存储器单元阵列310读出数据的读出放大器来操作。
列解码器340可以根据控制逻辑360的控制而操作。行解码器340可以对由外部装置提供的地址进行解码。列解码器340可以基于解码结果,将数据读取/写入块330的分别与位线BL1至BLn相对应的读取/写入电路RW1至RWn与数据输入/输出线或数据输入/输出缓冲器联接。
电压生成器350可以生成在非易失性存储器装置300的内部操作中使用的电压。可以将由电压生成器350生成的电压施加到存储器单元阵列310的存储器单元。例如,可以将在编程操作中生成的编程电压施加到待执行编程操作的存储器单元的字线。又例如,可以将在擦除操作中生成的擦除电压施加到待执行擦除操作的存储器单元的阱区。又例如,可以将在读取操作中生成的读取电压施加到待执行读取操作的存储器单元的字线。
控制逻辑360可以基于由外部装置提供的控制信号来控制非易失性存储器装置300的一般操作。例如,控制逻辑360可以控制非易失性存储器装置300的操作,例如非易失性存储器装置300的读取操作、写入操作和擦除操作。
本发明的上述实施例旨在说明而非限制本发明。各种替代方案和等效方案都是可能的。本发明不受本文中描述的实施例的限制。本发明也不限于任何特定类型的半导体装置。鉴于本公开内容的显而易见的添加、减少或修改旨在落入所附权利要求书的范围内。此外,可以组合实施例以形成另外的实施例。
Claims (23)
1.一种数据存储装置,包括:
存储装置,包括第一物理地址范围的第一区域和第二物理地址范围的第二区域;以及
控制器:
生成映射数据,所述映射数据包括多个映射区段、第一区段条目和第二区段条目,并且
将除了第一映射区段之外的映射数据存储在所述第二区域中,
其中所述映射区段中的每一个包括与多个顺序逻辑地址相对应的物理地址组,
其中所述第一区段条目包括与所述第一映射区段相关联并且属于所述第一物理地址范围的第一区段物理地址,并且
其中所述第二区段条目包括与第二映射区段相关联并且属于所述第二物理地址范围的第二区段物理地址。
2.根据权利要求1所述的数据存储装置,其中所述第一区域是用户数据存储区域,并且所述第二区域是映射数据存储区域。
3.根据权利要求1所述的数据存储装置,其中所述第二物理地址范围独立于所述第一物理地址范围。
4.根据权利要求1所述的数据存储装置,其中所述第一映射区段中的所述物理地址具有顺序值。
5.根据权利要求1所述的数据存储装置,其中所述控制器进一步将所述第一映射区段中的所述物理地址的前导物理地址指定为所述第一区段物理地址。
6.根据权利要求1所述的数据存储装置,其中所述控制器进一步将所述第二物理地址范围内用于存储所述第二区段条目的物理地址指定为所述第二区段物理地址。
7.根据权利要求1所述的数据存储装置,其中所述控制器进一步将包括所述第一区段条目和所述第二区段条目以及所述第二映射区段的区段映射表从所述第二区域加载到所述控制器中。
8.根据权利要求1所述的数据存储装置,其中所述控制器进一步将映射区段中包括的多个逻辑地址之中的前导逻辑地址以及与所述前导逻辑地址相关联的区段物理地址对作为所述映射区段的单位区段条目进行管理。
9.根据权利要求8所述的数据存储装置,其中当请求读取的逻辑地址包括在所述第一映射区段中时,所述控制器进一步:
计算所述请求读取的逻辑地址与所述第一映射区段的所述前导逻辑地址之间的偏移,并且
将所述偏移应用于与所述第一映射区段的所述前导逻辑地址相对应的所述区段物理地址,以获得与所述请求读取的逻辑地址映射的物理地址。
10.根据权利要求1所述的数据存储装置,其中当请求读取的逻辑地址包括在所述第二映射区段中时,所述控制器进一步读取由所述第二区域中的所述第二区段物理地址指示的位置处的所述第二映射区段,以获得与所述请求读取的逻辑地址映射的物理地址。
11.一种数据存储装置,包括:
存储装置,包括第一区域和第二区域;以及
控制器:
生成多个映射区段和区段条目,每个映射区段包括与多个顺序逻辑地址相对应的物理地址组,并且所述区段条目包括与所选择的映射区段相关联的区段物理地址,
当所选择的映射区段中的所述物理地址具有顺序值时,将作为所选择的映射区段中的所述物理地址的前导物理地址的第一物理地址存储为与所选择的映射区段相关联的所述区段物理地址,并且
将除了所选择的映射区段之外的映射区段存储在所述第二区域中,与所选择的映射区段相关联的所述区段物理地址为所述第一物理地址。
12.根据权利要求11所述的数据存储装置,其中所述第一物理地址包括在指示所述第一区域的第一物理地址范围中。
13.根据权利要求11所述的数据存储装置,其中所述控制器进一步:
当所选择的映射区段中的所述物理地址不具有顺序值时,将从指示所述第二区域的物理地址中选择的第二物理地址存储为与所选择的映射区段相关联的所述区段物理地址,并且
将所选择的映射区段存储在所述第二区域中,与所选择的映射区段相关联的所述区段物理地址为所述第二物理地址。
14.根据权利要求11所述的数据存储装置,其中所述控制器进一步将映射区段中包括的多个逻辑地址之中的前导逻辑地址以及与所述前导逻辑地址相关联的区段物理地址对作为所述映射区段的单位区段条目进行管理。
15.一种操作数据存储装置的方法,所述数据存储装置包括第一物理地址范围的第一区域和第二物理地址范围的第二区域,所述方法包括:
生成多个映射区段,每个映射区段包括与多个顺序逻辑地址相对应的物理地址组;
生成第一区段条目和第二区段条目,所述第一区段条目包括与第一映射区段相关联并且属于所述第一物理地址范围的第一区段物理地址,并且所述第二区段条目包括与第二映射区段相关联并且属于所述第二物理地址范围的第二区段物理地址;并且
将除了所述第一映射区段之外的映射数据存储在所述第二区域中。
16.根据权利要求15所述的方法,其中所述控制器控制独立于所述第一物理地址范围的所述第二物理地址范围。
17.根据权利要求15所述的方法,其中所述第一映射区段中的所述物理地址具有顺序值。
18.根据权利要求15所述的方法,进一步包括:将所述第一映射区段中的所述物理地址的前导物理地址指定为所述第一区段物理地址。
19.根据权利要求15所述的方法,进一步包括:将所述第二物理地址范围内用于存储所述第二区段条目的物理地址指定为所述第二区段物理地址。
20.根据权利要求15所述的方法,进一步包括:将包括所述第一区段条目和所述第二区段条目以及第二映射区段的区段映射表从所述第二区域加载到所述控制器中。
21.根据权利要求15所述的方法,进一步包括:将映射区段中包括的多个逻辑地址之中的前导逻辑地址以及与所述前导逻辑地址相关联的区段物理地址对存储为所述映射区段的单位区段条目。
22.根据权利要求21所述的方法,进一步包括:
当请求读取的逻辑地址包括在所述第一映射区段中时,计算所述请求读取的逻辑地址与所述第一映射区段的所述前导逻辑地址之间的偏移;并且
将所述偏移应用于与所述第一映射区段的所述前导逻辑地址相对应的所述区段物理地址,以获得与所述请求读取的逻辑地址映射的物理地址。
23.根据权利要求15所述的方法,进一步包括:
当请求读取的逻辑地址包括在所述第二映射区段中时,读取由所述第二区域中的第二区段物理地址指示的位置处的所述第二映射区段;并且
从所读取的第二映射区段中获得与所述请求读取的逻辑地址映射的物理地址。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2021-0189518 | 2021-12-28 | ||
KR1020210189518A KR20230100008A (ko) | 2021-12-28 | 2021-12-28 | 데이터 저장 장치 및 그 동작 방법 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN116361199A true CN116361199A (zh) | 2023-06-30 |
Family
ID=86897996
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202211578310.2A Pending CN116361199A (zh) | 2021-12-28 | 2022-12-09 | 数据存储装置及其操作方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US12026092B2 (zh) |
KR (1) | KR20230100008A (zh) |
CN (1) | CN116361199A (zh) |
TW (1) | TW202326419A (zh) |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100526188B1 (ko) * | 2003-12-30 | 2005-11-04 | 삼성전자주식회사 | 플래시 메모리의 주소 사상 방법, 사상 정보 관리 방법 및상기 방법을 이용한 플래시 메모리 |
US9207870B2 (en) * | 2009-07-30 | 2015-12-08 | Cleversafe, Inc. | Allocating storage units in a dispersed storage network |
KR101226600B1 (ko) | 2011-03-09 | 2013-01-28 | 주식회사 이에프텍 | 메모리 시스템 및 그의 메모리 맵핑 방법 |
US9218281B2 (en) * | 2012-05-04 | 2015-12-22 | Seagate Technology Llc | Maintaining ordering via a multi-level map of a solid-state media |
US9646160B2 (en) * | 2014-09-08 | 2017-05-09 | Arm Limited | Apparatus and method for providing resilience to attacks on reset of the apparatus |
JP2017138852A (ja) * | 2016-02-04 | 2017-08-10 | 株式会社東芝 | 情報処理装置、記憶装置およびプログラム |
JP6513888B2 (ja) * | 2016-09-13 | 2019-05-15 | 株式会社日立製作所 | データ量削減機能を有する計算機システム、及び、記憶制御方法 |
US10635331B2 (en) * | 2017-07-05 | 2020-04-28 | Western Digital Technologies, Inc. | Distribution of logical-to-physical address entries across bank groups |
US10534718B2 (en) * | 2017-07-31 | 2020-01-14 | Micron Technology, Inc. | Variable-size table for address translation |
KR20190057887A (ko) * | 2017-11-21 | 2019-05-29 | 에스케이하이닉스 주식회사 | 데이터 저장 장치 및 그것의 동작 방법 |
KR20200116372A (ko) | 2019-04-01 | 2020-10-12 | 에스케이하이닉스 주식회사 | 저장 장치, 컨트롤러 및 컨트롤러의 동작 방법 |
US11237973B2 (en) * | 2019-04-09 | 2022-02-01 | SK Hynix Inc. | Memory system for utilizing a memory included in an external device |
US11291591B1 (en) * | 2020-09-18 | 2022-04-05 | VestConn Inc. | Smart monitoring system with wetness detection |
KR20220052152A (ko) * | 2020-10-20 | 2022-04-27 | 에스케이하이닉스 주식회사 | 스토리지 장치 및 그 동작 방법 |
-
2021
- 2021-12-28 KR KR1020210189518A patent/KR20230100008A/ko unknown
-
2022
- 2022-06-24 US US17/849,194 patent/US12026092B2/en active Active
- 2022-12-09 CN CN202211578310.2A patent/CN116361199A/zh active Pending
- 2022-12-15 TW TW111148154A patent/TW202326419A/zh unknown
Also Published As
Publication number | Publication date |
---|---|
KR20230100008A (ko) | 2023-07-05 |
US20230205689A1 (en) | 2023-06-29 |
US12026092B2 (en) | 2024-07-02 |
TW202326419A (zh) | 2023-07-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN110874188B (zh) | 数据存储装置、其操作方法以及具有其的存储*** | |
CN113515231A (zh) | 数据存储装置及其操作方法 | |
US11487669B2 (en) | Memory system for storing data of log-structured merge tree structure and data processing system including the same | |
US11543990B2 (en) | Data storage apparatus with extended lifespan and operation method thereof | |
CN111414131B (zh) | 数据存储装置、其操作方法和包括其的存储*** | |
CN111414311B (zh) | 数据存储装置、其操作方法及其控制器 | |
US11635896B2 (en) | Method and data storage apparatus for replacement of invalid data blocks due to data migration | |
US20200089421A1 (en) | Data storage device, operation method thereof, and storage system including the same | |
CN111258494B (zh) | 数据存储装置及操作方法、具有数据存储装置的存储*** | |
US11966610B2 (en) | Storage device capable of adjusting size of zoned namespace and operating method thereof | |
CN115938422A (zh) | 刷新数据的数据存储装置及其操作方法 | |
CN111414314B (zh) | 数据存储装置、其操作方法及其控制器 | |
CN116361199A (zh) | 数据存储装置及其操作方法 | |
CN110727393B (zh) | 数据存储装置及其操作方法、存储*** | |
US20230418743A1 (en) | Data storage device and method of operating the same | |
CN113467708A (zh) | 电子装置、数据存储装置及其操作方法 | |
US11593006B2 (en) | Data storage apparatus and method for managing valid data based on bitmap table | |
US20220188008A1 (en) | Data storage apparatus and operation method thereof | |
US20240168668A1 (en) | Methods for controlling memory blocks in memory devices | |
CN116774917A (zh) | 存储器***及操作存储器***的方法 | |
CN116027964A (zh) | 存储装置及其操作方法 | |
CN114968832A (zh) | 数据存储设备及其操作方法 | |
CN111881061A (zh) | 数据存储装置、其控制器及其操作方法 | |
KR20220018757A (ko) | 데이터 저장 장치 및 동작 방법 | |
CN117349196A (zh) | 存储器控制器、存储装置及其操作方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |