CN116339112A - 基于fpga的多回波及低资源消耗的时间数字转换方法 - Google Patents

Abstract

本发明公开基于FPGA的多回波及低资源消耗的时间数字转换方法，包括：获取开始信号和停止信号；基于所述开始信号和停止信号，获取单路回波信号；将FPGA板载的***时钟进行倍频和相移，获取多路子时钟信号；基于所述单路回波信号和多路所述子时钟信号，获取多路同步信号；基于多路所述子时钟信号和多路所述同步信号，获取首个子时钟编号；利用多路所述子时钟信号中的任意一路子时钟信号进行粗计时驱动，获取各个回波的粗时间值；基于所述首个子时钟编号、进行粗计时驱动的任意一路子时钟信号和剩余子时钟信号，获取细时间校准值；利用各个所述回波的粗时间值和细时间校准值，获取各个回波的计时数据。

Description

基于FPGA的多回波及低资源消耗的时间数字转换方法

技术领域

本发明属于高精度时间测量技术领域，尤其涉及基于FPGA的多回波及低资源消耗的时间数字转换方法。

背景技术

时间数字转换器(Time-to-Digital Converter,TDC)，是一种高精度的时间间隔测量电路，可以实现由连续的时间量到数字量的输出，已广泛应用于科学实验和工程试验中，特别是在激光雷达等领域，通常需要获取激光脉冲的多回波信息来辅助数据的滤波和处理，从而更好地揭示被测目标的特性，这一需求使得多回波时间数字转换器得到飞速发展。

从TDC的实现平台来看，可以分为两类：一类是专用集成电路(ASIC)技术设计的TDC；第二类是现场可编程门阵列(FPGA)技术设计的TDC。专用集成电路实现的TDC，其优点是测量精度高、可靠性和线性度更好，但设计成本昂贵、开发周期长且不利于***的升级和维护。现场可编程门阵列实现的TDC可解决上述的问题，具备成本低、开发周期短且更容易验证的特点，特别是近年来随着FPGA技术的普及，设计工艺的提高，基于FPGA的TDC技术得到空前发展。

从TDC的实现架构来看，抽头延迟线和相控时钟是目前国内外应用较为广泛的架构，抽头延迟线分辨率高，但是其积分非线性度会随着延迟链的长度增加而恶化，尤其是在针对多回波信号的测量时，很容易由于误差的累积而对结果造成严重的偏差，导致回波时间数据错乱，而且测量范围通常较小。相控时钟架构是利用一组工作在同频等相差时钟下的计数器通过累加的方式从而实现时间的细分测量，具备良好的线性度，且很容易实现较高的测量范围，十分适合多回波信号的特性，但是传统的相控时钟架构需要使用到大量计数器，导致硬件资源使用率高的问题。因此，如何改进这一架构，设计出一种兼顾多回波测量与低资源消耗的时间数字转换方法具有十分重要的研究意义。

发明内容

本发明公开的基于FPGA的多回波及低资源消耗的时间数字转换方法，旨在提供一种利用FPGA作为部署器件，通过对传统相控时钟架构实现方式的改进，实现了一种既能完成对多回波信号时间间隔的测量，又可以满足低资源消耗的时间数字转换方法。本发明可用于激光雷达、三维成像等领域。

为实现上述目的，本发明提供了一种基于FPGA的多回波及低资源消耗的时间数字转换方法，包括以下步骤：

获取开始信号和停止信号；

基于所述开始信号和停止信号，获取单路回波信号；

将FPGA板载的***时钟进行倍频和相移，获取多路子时钟信号；

基于所述单路回波信号和多路所述子时钟信号，获取多路同步信号；

基于多路所述子时钟信号和多路所述同步信号，获取首个子时钟编号；

利用多路所述子时钟信号中的任意一路子时钟信号进行粗计时驱动，获取各个回波的粗时间值；

基于所述首个子时钟编号、进行粗计时驱动的任意一路子时钟信号和剩余子时钟信号，获取细时间校准值；

利用各个所述回波的粗时间值和细时间校准值，获取各个回波的计时数据。

可选的，获取所述单路回波信号包括：

将所述开始信号和所述停止信号通过异或门进行整合，获得所述单路回波信号。

可选的，基于所述单路回波信号和多路所述子时钟信号，获取多路所述同步信号包括：

将所述单路回波信号分别在多路所述子时钟信号的上升沿和下降沿进行同步，获取多路所述同步信号。

可选的，多路所述同步信号的特征包括：

多路所述同步信号中每一路同步信号的上升沿与对应多路所述子时钟信号中每一路子时钟信号的上升沿或下降沿重合；

多路所述同步信号中每一路同步信号的下降沿与所述单路回波信号的下降沿重合。

可选的，获取所述首个子时钟编号的方法包括：

利用多路所述子时钟信号驱动的触发器对多路所述同步信号中每一路同步信号状态进行捕获，获取多路所述同步信号状态的编码；

基于多路所述同步信号状态的编码，获取所述首个子时钟编号。

可选的，基于多路所述同步信号状态的编码，获取所述首个子时钟编号的方法包括：

基于多路所述同步信号状态的编码，判断每一路所述同步信号状态的编码中高低电平的个数，获取多路所述同步信号的到达顺序；

基于多路所述同步信号的到达顺序，获取所述首个子时钟编号。

可选的，基于所述首个子时钟编号、进行粗计时驱动的任意一路子时钟信号和剩余子时钟信号，获取细时间校准值的方法包括：

获取进行粗计时驱动的所述任意一路子时钟信号和所述剩余子时钟信号的相位关系；

基于所述相位关系和首个所述子时钟编号，获取多路所述子时钟信号的上升沿和下降沿的细时间校准系数；

基于所述细时间校准系数和***分辨率，获取开始信号脉冲的细时间校准值和停止信号脉冲的细时间校准值。

可选的，所述细时间校准值包括：

q＝λ×δ

其中，q为细时间校准值，λ为各个子时钟信号的上升沿时钟或下降沿时钟的细时间校准系数，δ为***分辨率。

可选的，各个所述回波的计时数据具体包括：

t_n＝p_n+q₀-q_n

其中，t_n为第n个回波的计时数据，p_n为当前第n个回波的粗时间值，q₀为针对开始信号脉冲的细时间校准值，q_n为针对第n个停止信号脉冲的细时间校准值。

本发明技术效果：本发明公开的基于FPGA的多回波及低资源消耗的时间数字转换方法，通过对传统相控时钟架构的改进创新，实现了一种既能完成对多回波信号时间间隔的测量，又能实现低资源消耗的时间数字转换方法。

附图说明

构成本申请的一部分的附图用来提供对本申请的进一步理解，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：

图1为本发明实施例的多回波处理模块时序图；

图2为本发明实施例的信号同步处理子模块结构图；

图3为本发明实施例的时钟沿提取模块时序图；

图4为本发明实施例的粗计数模块时序图；

图5为本发明实施例的校准模块时序图；

图6为本发明实施例基于FPGA的多回波及低资源消耗的时间数字转换方法的流程示意图。

具体实施方式

需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本申请。

需要说明的是，在附图的流程图示出的步骤可以在诸如一组计算机可执行指令的计算机***中执行，并且，虽然在流程图中示出了逻辑顺序，但是在某些情况下，可以以不同于此处的顺序执行所示出或描述的步骤。

如图6所示，本实施例中提供基于FPGA的多回波及低资源消耗的时间数字转换方法，包括以下步骤：

步骤一、将Start信号和Stop信号输入多回波处理模块，输出整合后的单路回波信号和标志信号给时钟沿提取模块和粗计数模块。

利用异或门将Start信号和Stop信号整合为单路信号TIME_HOLD，此信号由多个脉冲沿构成，首脉冲即为Start信号，将这一时刻记为T₀，之后由连续的多个Stop回波信号构成，对应时刻分别记为T₁、T₂…T_n，则多回波时间间隔计时结果可由公式(1)表示，t₁、t₂…t_n为第1个、第2个直至第n个回波对应的时间间隔，标志信号WAVE_NUM在每个回波信号到来后自加一，表示当前回波的编号，与粗计数模块的结果同步输出，用于指示当前结果隶属于哪一个时间间隔t_k(k＝1，2…n)。

多回波处理模块的作用为：完成输入信号的预处理，将Start信号和Stop信号合并成单路信号，方便后续模块的操作，同时也最大程度地避免了两路信号由于在FPGA芯片内部走线延迟的差异而导致时间间隔的计算误差。该模块的另一个作用是完成对回波信号的计数，生成WAVE_NUM信号，用来指示后续粗计数模块的输出结果与各回波之间的对应关系。

步骤二、将FPGA板载的***时钟通过倍频和相移，得到多路同频等相差的子时钟信号，作为时钟沿提取模块的参考时钟。

利用PLL或MMCM对***时钟进行倍频和相移，生成m路同频等相差子时钟作为参考信号，相移角度θ与时钟个数m的关系如公式(2)所示，得到各路子时钟的相位角依次为0，θ，2θ…(m-1)θ，同时考虑到偶数次相移得到的子时钟不可避免地会存在某一路时钟的上升沿和另一路时钟的下降沿重合的情况，因此在本***中m选择为奇数。最终***的计时分辨率δ可用公式(3)表示，其中f为***时钟频率，l为倍频系数。

步骤三、时钟沿提取模块依次判断单路回波信号到来后，各路等相差相移时钟的到达顺序并将首个到达的时钟编号送给校准模块；

将单路整合信号TIME_HOLD分别在步骤三中得到的m路时钟的上升沿和下降沿进行同步，得到TIME_HOLD1、TIME_HOLD1n、TIME_HOLD2、TIME_HOLD2n…TIME_HOLDm、TIME_HOLDmn共2m个同步信号。这些信号的特征是：上升沿与对应参考子时钟上升沿或下降沿重合，下降沿与TIME_HOLD信号的下降沿一致，随后利用m路时钟的上升沿和下降沿同时对这些同步信号进行捕获，得到数量和位数均为2m的编码，通过判断每条编码中高低电平的个数便可获知同步后各信号之间的到达顺序。由于同步信号的上升沿与参考的子时钟边沿重合，因此首个到达的同步信号对应的参考时钟编号即为校准模块所需的时钟编号。

步骤四、粗计数模块在步骤二中得到的任意一路相位已知的子时钟信号驱动下完成计数操作；

利用步骤二中得到的任意一路子时钟作为计数器的驱动时钟，将该时钟下的同步信号TIME_HOLDm(或TIME_HOLDmn)的首个上升沿作为计数开始的标志，后续的每次上升沿作为打下“时间戳”的标志，当累计到和设定回波数量相同的上升沿个数时，计数器自动清零，准备下一次时间间隔测量。在这样的计时模式下，每次打下的时间戳数据即为各个回波的粗时间值，可用公式(4)表示,其中p_n表示第n个回波的粗时间值，f为子时钟的频率，N_n为当前回波对应的计数器的计数值。

步骤五、将粗计数模块的输出和步骤三中的比对结果同时输入到校准模块中处理便可得到各回波最终的计时数据。

首先根据粗计数器的驱动时钟与其他时钟之间的相位关系，针对步骤三中输出的不同子时钟编号确定出各自的细时间校准系数λ，细时间校准值q可用公式(5)表示，其中δ为步骤二中计算得到的***分辨率。

q＝λ×δ(5)

最终各回波的测量值由三部分构成，如公式(6)所示。其中，p_n为第n个回波的粗时间值，q₀为针对Start脉冲的细时间校准值，q_n为针对第n个Stop脉冲的细时间校准值。

t_n＝p_n+q₀-q_n(6)

校准模块的作用为：根据子时钟间的相位关系确定针对每个时钟唯一的校准系数λ，进而确定细时间校准值，最后结合粗计数模块输出的时间值对测量结果进行修正，得到最终的回波测量结果。

在传统的相控时钟架构中，需要在每一路子时钟下都接入一个计数器，导致资源消耗量大，本发明中的时间数字转换方法仅需一个计数器同时配合校准模块即可实现同样的分辨率，大幅节约了计数器资源。这一特性使得该发明方法十分适合于一些大范围、大量程的时间间隔测量的应用场合，时间计数所使用到的计数器位数越多，该方法节约资源的优势就越突出。

如图1所示为多回波处理模块时序图，在本实例中回波的个数为4，图中Start与Stop表示开始信号和停止信号，T₀、T₁…T₄表示起止信号到来的时刻，通过将两输入信号经过异或运算可得到单路回波信号TIME_HOLD，用WAVE_NUM表示多个回波的编号，在每个停止回波到来时依次加一，并在下一个开始信号到来后清零，与粗计数模块的结果同步输出，用于指示当前结果隶属于哪一个时间间隔t_k(k＝1，2，3，4)。多回波时间间隔计时结果可由公式(7)表示，其中，t₁、t₂…t₄分别表示第1个、第2个直至第4个回波对应的时间间隔。

如图2所示为时钟沿提取模块中的信号同步处理子模块结构图，在本实例中利用PLL锁相环对板载的50M***时钟倍频至200M，通过相移生成3路子时钟，根据公式(2)可得每路时钟的相位角分别为0°、60°和120°，依次记为CLK1、CLK2和CLK3(为了方便起见，下文将CLK1表示上升沿工作时钟，CLK1n表示下降沿工作时钟，其他时钟同理)，将单路整合信号TIME_HOLD分别在CLK1、CLK1n、CLK2、CLK2n、CLK3和CLK3n下进行同步，得到TIME_HOLD1、TIME_HOLD1n、TIME_HOLD2、TIME_HOLD2n、TIME_HOLD3和TIME_HOLD3n共6个同步信号，如图3所示为时钟沿提取模块时序图，同步信号的上升沿与对应参考子时钟上升沿或下降沿重合，下降沿与TIME_HOLD信号的下降沿一致，利用工作在子时钟边沿的六组触发器分别去捕获这六路同步信号的状态，CAP1、CAP1n、CAP2、CAP2n、CAP3和CAP3n即为捕获值，对捕获值中各比特位进行累加，累加和为“1”的触发器所对应的工作时钟即为TIME_HOLD信号到来后的次个时钟沿。在本实例中，累加和符合要求的依次为CAP2n、CAP3和CAP2，因此，其前一个时钟边沿即为TIME_HOLD到来后的首个时钟边沿，分别为CLK1n、CLK2、CLK1。

如图4所示为粗计数模块时序图，利用步骤二中得到的任意一路子时钟作为计数器的驱动时钟，该实例以上升沿工作时钟CLK1作为计数器的驱动时钟且回波测量数为2举例说明，CNT_EN为计数器工作标志，在高电平期间计数器连续完成自加操作，后续的每次上升沿作为打下“时间戳”的标志，得到WAVE_CNT粗计数值N₁和N₂，同时将来自步骤一中得到的WAVE_NUM标志信号与当前计数结果同步输出，用于指示其中N₁为第一个回波的计数值，N₂为第二个回波的计数值，当累计到和设定回波数量相同的上升沿个数时，计数器自动清零，准备下一次时间间隔测量。粗计数结果可用公式(4)表示,其中p_n表示第n个回波的粗时间值，f为子时钟的频率，N_n为当前回波对应的计数器的计数值。

图5为校准模块的时序图，CLK1、CLK2和CLK3为3路相移子时钟，仍以上升沿工作时钟CLK1作为粗计数器的驱动时钟，TIME_HOLD信号两上升沿之间的时间间隔可由三部分组成，其中p_n为当前第n个回波的粗计数结果，q₀为针对Start脉冲的细时间校准值，q_n为针对回波Stop脉冲的细时间校准值，均由***分辨率δ的λ倍构成，通过比对计数时钟CLK1(上升沿工作时钟)和其余五组时钟边沿的相位关系，具体方法如下：由图5可知，与CLK1相邻的前一时钟边沿为CLK3n(下降沿工作时钟)，时间间隔δ，此时校准系数λ＝1；与CLK1相邻的前两个时钟边沿为CLK2n(下降沿工作时钟)，时间间隔2δ，因此校准系数λ＝2，其他时钟边沿同理，即可得到细时间校准系数λ可由公式(8)表示(选择条件为首个时钟编号)，由于该实例中在TIME_HOLD信号到达后的首个时钟编号分别为CLK3和CLK2，因此细时间校准值可由公式(9)表示。

最终各回波的测量值可由公式(6)表示。

本发明中的时间数字转换方法一方面可以实现对多回波时间数据的测量，另一方面通过对传统的相控时钟架构实现方式进行改进，引入时间校准模块，将原来的多组计数器压缩为单个，在保证计时性能的同时，极大地降低了硬件资源使用率，具有良好的使用效益。

以上，仅为本申请较佳的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应该以权利要求的保护范围为准。

Claims (9)

1.基于FPGA的多回波及低资源消耗的时间数字转换方法，其特征在于，包括：

获取开始信号和停止信号；

基于所述开始信号和停止信号，获取单路回波信号；

将FPGA板载的***时钟进行倍频和相移，获取多路子时钟信号；

基于所述单路回波信号和多路所述子时钟信号，获取多路同步信号；

基于多路所述子时钟信号和多路所述同步信号，获取首个子时钟编号；

利用多路所述子时钟信号中的任意一路子时钟信号进行粗计时驱动，获取各个回波的粗时间值；

基于所述首个子时钟编号、进行粗计时驱动的任意一路子时钟信号和剩余子时钟信号，获取细时间校准值；

利用各个所述回波的粗时间值和细时间校准值，获取各个回波的计时数据。

2.如权利要求1所述的基于FPGA的多回波及低资源消耗的时间数字转换方法，其特征在于，获取所述单路回波信号包括：

将所述开始信号和所述停止信号通过异或门进行整合，获得所述单路回波信号。

3.如权利要求1所述的基于FPGA的多回波及低资源消耗的时间数字转换方法，其特征在于，基于所述单路回波信号和多路所述子时钟信号，获取多路所述同步信号包括：

将所述单路回波信号分别在多路所述子时钟信号的上升沿和下降沿进行同步，获取多路所述同步信号。

4.如权利要求3所述的基于FPGA的多回波及低资源消耗的时间数字转换方法，其特征在于，多路所述同步信号的特征包括：

多路所述同步信号中每一路同步信号的上升沿与对应多路所述子时钟信号中每一路子时钟信号的上升沿或下降沿重合；

多路所述同步信号中每一路同步信号的下降沿与所述单路回波信号的下降沿重合。

5.如权利要求1所述的基于FPGA的多回波及低资源消耗的时间数字转换方法，其特征在于，获取所述首个子时钟编号的方法包括：

利用多路所述子时钟信号驱动的触发器对多路所述同步信号中每一路同步信号状态进行捕获，获取多路所述同步信号状态的编码；

基于多路所述同步信号状态的编码，获取所述首个子时钟编号。

6.如权利要求5所述的基于FPGA的多回波及低资源消耗的时间数字转换方法，其特征在于，基于多路所述同步信号状态的编码，获取所述首个子时钟编号的方法包括：

基于多路所述同步信号状态的编码，判断每一路所述同步信号状态的编码中高低电平的个数，获取多路所述同步信号的到达顺序；

基于多路所述同步信号的到达顺序，获取所述首个子时钟编号。

7.如权利要求1所述的基于FPGA的多回波及低资源消耗的时间数字转换方法，其特征在于，基于所述首个子时钟编号、进行粗计时驱动的任意一路子时钟信号和剩余子时钟信号，获取细时间校准值的方法包括：

获取进行粗计时驱动的所述任意一路子时钟信号和所述剩余子时钟信号的相位关系；

基于所述相位关系和首个所述子时钟编号，获取多路所述子时钟信号的上升沿和下降沿的细时间校准系数；

基于所述细时间校准系数和***分辨率，获取开始信号脉冲的细时间校准值和停止信号脉冲的细时间校准值。

8.如权利要求7所述的基于FPGA的多回波及低资源消耗的时间数字转换方法，其特征在于，所述细时间校准值包括：

q＝λ×δ

其中，q为细时间校准值，λ为各个子时钟信号的上升沿时钟或下降沿时钟的细时间校准系数，δ为***分辨率。

9.如权利要求8所述的基于FPGA的多回波及低资源消耗的时间数字转换方法，其特征在于，各个所述回波的计时数据具体包括：

t_n＝p_n+q₀-q_n

其中，t_n为第n个回波的计时数据，p_n为当前第n个回波的粗时间值，q₀为针对开始信号脉冲的细时间校准值，q_n为针对第n个停止信号脉冲的细时间校准值。

Images