CN116338424A - 芯片测试方法及装置、终端设备、计算机可读存储介质 - Google Patents
芯片测试方法及装置、终端设备、计算机可读存储介质 Download PDFInfo
- Publication number
- CN116338424A CN116338424A CN202310019853.9A CN202310019853A CN116338424A CN 116338424 A CN116338424 A CN 116338424A CN 202310019853 A CN202310019853 A CN 202310019853A CN 116338424 A CN116338424 A CN 116338424A
- Authority
- CN
- China
- Prior art keywords
- test
- failure
- chip
- chips
- probe
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2894—Aspects of quality control [QC]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
本发明公开了一种芯片测试方法及装置、终端设备、计算机可读存储介质,所述芯片测试方法包括:获取每一探针在上一次测试过程中所测试的多个测试芯片的第一测试结果,所述第一测试结果包括失效和未失效,所述多个测试芯片位于同一晶圆;根据所述第一测试结果确定所述多个测试芯片的第一失效程度;在所述第一失效程度达到失效门限阈值时,对第一失效测试芯片重新进行测试,所述第一失效测试芯片为所述第一测试结果为失效的测试芯片。使用上述技术方案能够提高芯片测试的效率。
Description
技术领域
本发明涉及芯片测试技术领域,更具体地,其涉及一种芯片测试方法及装置、终端设备、计算机可读存储介质。
背景技术
为了保证晶圆(wafer)上各个芯片的质量以及确定制作过程中可能存在的问题,需要在出厂前对芯片进行参数测量和功能测试,以检验芯片的功能完整性。芯片测试过程中可能因为探针本身问题(例如探针针尖玷污),导致晶圆上的芯片良率过低。
当晶圆上的芯片良率过低时,需要对良率过低的原因进行分析,确定良率损失来源。现有技术通常是通过人工筛查良率过低的原因,从而在确定原因后继续进行芯片测试。
但是,通过人工进行问题筛查十分依赖技术人员的经验,且需要耗费很长的时间,导致芯片测试的效率低下。
发明内容
本发明解决的技术问题是如何进行芯片测试,以提高芯片测试的效率。
为解决上述技术问题,本发明提供一种芯片测试方法,所述芯片测试方法包括:获取每一探针在上一次测试过程中所测试的多个测试芯片的第一测试结果,所述第一测试结果包括失效和未失效,所述多个测试芯片位于同一晶圆;根据所述第一测试结果确定所述多个测试芯片的第一失效程度;在所述第一失效程度达到失效门限阈值时,对第一失效测试芯片重新进行测试,所述第一失效测试芯片为所述第一测试结果为失效的测试芯片。
可选地,所述第一失效程度为连续失效数,所述根据所述第一测试结果确定所述多个测试芯片的失效程度包括:确定所述多个测试芯片的连续失效数,所述连续失效数表示测试顺序连续的所述第一失效测试芯片的最大数量。
可选地,所述确定所述多个测试芯片的连续失效数包括:若当前测试芯片的所述第一测试结果为失效,判断前一测试芯片的所述第一测试结果是否为失效;若前一测试芯片的所述第一测试结果为失效,所述连续失效数加1,否则,将所述连续失效数设置为1。
可选地,所述第一失效程度为失效率,所述根据所述第一测试结果确定所述多个测试芯片的失效程度包括:确定所述多个测试芯片的失效率,所述失效率表示所述第一失效测试芯片占所述测试芯片的比例。
可选地,所述对第一失效测试芯片重新进行测试之前包括:记录在所述上一次测试过程中对所述第一失效测试芯片进行测试的探针在探针卡中的位置以及所述第一失效测试芯片在所述晶圆中的位置。
可选地,所述对第一失效测试芯片重新进行测试包括:确定在所述上一次测试过程中对所述第一失效测试芯片进行测试的探针;利用所述探针对所述第一失效测试芯片重新进行测试。
可选地,所述芯片测试方法还包括:获取在重新测试过程中所测试的多个第一失效测试芯片的第二测试结果;根据所述第二测试结果确定第二失效程度;若所述第二失效程度达到所述失效门限阈值,则生成测试报告,所述测试报告包括对第二失效测试芯片重新进行测试的所述探针在探针卡中的位置及各个第二失效测试芯片在晶圆中的位置,所述第二失效测试芯片为重新测试过程中第二测试结果为失效的测试芯片。
本发明还公开一种芯片测试装置,所述芯片测试装置包括:获取模块,用于获取每一探针在上一次测试过程中所测试的多个测试芯片的第一测试结果,所述第一测试结果包括失效和未失效,所述多个测试芯片位于同一晶圆;确定模块,用于根据所述第一测试结果确定所述多个测试芯片的第一失效程度;测试模块,用于在所述失效程度达到失效门限阈值时,对第一失效测试芯片重新进行测试,所述第一失效测试芯片为所述第一测试结果为失效的测试芯片。
本发明还公开一种终端设备,包括存储器和处理器,所述存储器上存储有可在处理器上运行的计算机程序,所述计算机程序被处理器运行时执行上述任一种所述芯片测试方法的步骤。
本发明还公开一种计算机可读存储介质,其上存储有计算机程序,所述计算机可读存储介质为非易失性存储介质或非瞬态存储介质,所述计算机程序被处理器运行时执行上述任一种所述芯片测试方法的步骤。
与现有技术相比,本发明的技术方案具有以下有益效果:
本发明提出一种芯片测试方法,通过获取每一探针在上一次测试过程中所测试的位于同一晶圆上的多个测试芯片的第一测试结果,以根据第一测试结果确定多个测试芯片的第一失效程度,在失效程度达到失效门限阈值时,对第一失效测试芯片重新进行测试,第一失效测试芯片为第一测试结果为失效的测试芯片。本发明技术方案通过多个测试芯片的测试结果确定多个测试芯片的第一失效程度,以判断多个测试芯片是否符合良率要求。在第一失效程度达到失效门限阈值时,对第一测试结果为失效的测试芯片重新进行测试,而并非由技术人员直接进行良率损失来源的判断。在多个测试芯片的第一失效程度达到失效门限阈值时对测试芯片进行重新测试,可以对第一失效测试芯片的测试结果进行复核,确保测试芯片的测试结果正确。可以节省技术人员在测试芯片出现问题时进行问题筛查的时间,保证芯片测试过程不会中断,提高芯片的测试效率。
进一步地,确定在上一次测试过程中对第一失效测试芯片进行测试的探针,利用所述探针对第一失效测试芯片重新进行测试,以获取重新测试过程中所测试的多个第一失效测试芯片的第二测试结果。每一探针对晶圆上固定位置的多个测试芯片进行测试,在确定测试芯片的第一测试结果后,为了验证第一失效测试芯片的第一测试结果的准确性,可以利用对第一失效测试芯片进行测试的探针重新对其对应的第一失效测试芯片进行测试,以确保第一失效测试芯片的第一测试结果准确。若第二失效程度达到失效门限阈值,则生成测试报告,以便于技术人员更快地确定第二失效测试芯片在晶圆中的位置,以及确定用于测试第二失效测试芯片的探针在探针卡中的位置,提升技术人员的使用体验。
附图说明
图1是本发明实施例提供的一种芯片测试方法的整体流程图;
图2是本发明实施例提供的一种芯片测试方法的使用场景的示意图;
图3是本发明实施例提供的一种芯片测试装置的结构示意图。
具体实施方式
如背景技术中所述,芯片测试过程中可能因为探针本身问题(例如探针针尖玷污),导致晶圆上的芯片良率过低。当晶圆上的芯片良率过低时,需要对良率过低的原因进行分析,确定良率损失来源。现有技术通常是通过人工筛查良率过低的原因,从而在确定原因后继续进行芯片测试。但是,通过人工进行问题筛查十分依赖技术人员的经验,且需要耗费很长的时间,导致芯片测试的效率低下。
本发明中,通过获取每一探针在上一次测试过程中所测试的位于同一晶圆上的多个测试芯片的第一测试结果,以根据第一测试结果确定多个测试芯片的第一失效程度,在失效程度达到失效门限阈值时,对第一失效测试芯片重新进行测试,第一失效测试芯片为第一测试结果为失效的测试芯片。本发明技术方案通过多个测试芯片的测试结果确定多个测试芯片的第一失效程度,以判断多个测试芯片是否符合良率要求。在第一失效程度达到失效门限阈值时,对第一测试结果为失效的测试芯片重新进行测试,而并非由技术人员直接进行良率损失来源的判断。在多个测试芯片的第一失效程度达到失效门限阈值时对测试芯片进行重新测试,可以对第一失效测试芯片的测试结果进行复核,确保测试芯片的测试结果正确。可以节省技术人员在测试芯片出现问题时进行问题筛查的时间,保证芯片测试过程不会中断,提高芯片的测试效率。
进一步地,确定在上一次测试过程中对第一失效测试芯片进行测试的探针,利用所述探针对第一失效测试芯片重新进行测试,以获取重新测试过程中所测试的多个第一失效测试芯片的第二测试结果。每一探针对晶圆上固定位置的多个测试芯片进行测试,在确定测试芯片的第一测试结果后,为了验证第一失效测试芯片的第一测试结果的准确性,可以利用对第一失效测试芯片进行测试的探针重新对其对应的第一失效测试芯片进行测试,以确保第一失效测试芯片的第一测试结果准确。若第二失效程度达到失效门限阈值,则生成测试报告,以便于技术人员更快地确定第二失效测试芯片在晶圆中的位置,以及确定用于测试第二失效测试芯片的探针在探针卡中的位置,提升技术人员的使用体验。
为使本发明的上述目的、特征和优点能够更为明显易懂,下面结合附图对本发明的具体实施例做详细的说明。显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
图1是本发明实施例提供的一种芯片测试方法的整体流程图。
在具体实施中,下述步骤101至步骤103所记载的芯片测试方法可以用于终端设备中。上述步骤具体可以由终端设备来执行,也可以由终端设备中具有数据处理功能的芯片所执行,也可以由终端设备中包含有数据处理功能的芯片的芯片模组来执行。
具体地,如图1所示,芯片测试方法可以包括以下步骤:
在步骤101中,获取每一探针在上一次测试过程中所测试的多个测试芯片的第一测试结果;
在步骤102中,根据所述第一测试结果确定所述多个测试芯片的第一失效程度;
在步骤103中,在所述第一失效程度达到失效门限阈值时,对第一失效测试芯片重新进行测试。
本实施例中,多个测试芯片位于同一晶圆。以晶圆为单位对测试芯片进行测试,可以确保各个测试芯片的制作条件相同,避免不同晶圆上测试芯片的制作过程的差异导致的测试芯片质量不同。
在步骤101的具体实施方式中,终端设备获取每一探针在上一次测试过程中所测试的多个测试芯片的第一测试结果。在实际测试过程中,测试卡上具有多个探针,每一探针会对晶圆上对应位置的测试芯片进行测试。探针卡每进行一次向下接触(touchdown),探针会与其位置对应的测试芯片进行电接触,以将测试信号传输至测试芯片中,完成对测试芯片的测试。在探针卡进行一次touchdown后,可以移动晶圆的位置,使探针卡中的每一探针的位置对应于晶圆上的其他测试芯片,以对其他测试芯片进行下一次测试。
在探针卡上的探针对晶圆上的所有测试芯片完成测试后,获取每一探针测试的多个测试芯片的第一测试结果,第一测试结果包括失效和未失效。第一测试结果为失效表示测试芯片的功能未达到标准,而第一测试结果为未失效表示测试芯片的功能可以正常运行。
在步骤102的具体实施方式中,根据第一测试结果确定多个测试芯片的第一失效程度。第一失效程度表示晶圆上多个测试芯片的功能未达到标准的程度。
具体地,第一失效程度可以根据多个测试芯片的连续失效数和/或多个测试芯片的失效率确定。
在一个具体的实施例中,第一失效程度可以为测试芯片的连续失效数。每一探针会对晶圆上的多个测试芯片进行测试,若探针出现针尖玷污等情况,会导致该探针所测试的测试顺序连续的多个测试芯片的第一测试结果为失效。可以确定多个测试芯片的连续失效数,若连续失效数达到失效门限阈值时,则表示需要对第一失效测试芯片重新进行测试,第一失效测试芯片为第一测试结果为失效的测试芯片。
连续失效数表示测试顺序连续的第一失效测试芯片的最大数量。若当前测试芯片的第一测试结果为失效,判断前一测试芯片的第一测试结果是否为失效;若前一测试芯片的第一测试结果为失效,连续失效数加1,否则,将连续失效数设置为1。例如,探针A对测试芯片1至测试芯片6分别进行测试,测试芯片1至测试芯片6的测试顺序连续。其中,测试芯片3的第一测试结果为未失效,而其他测试芯片的第一测试结果为失效。具体地,确定测试芯片1的第一测试结果为失效,此时连续失效数为1;确定测试芯片2的第一测试结果为失效,且测试芯片1的第一测试结果也为失效,此时连续失效数为2;测试芯片3的第一测试结果为未失效,终止计算连续失效数,此时连续失效数为2。同理,测试芯片4至测试芯片6连续失效,将测试顺序连续的第一失效测试芯片的最大数量作为连续失效数,也即确定探针A对应的多个测试芯片的连续失效数为3。
在另一个具体的实施例中,第一失效程度可以是多个测试芯片的失效率,失效率表示第一失效测试芯片占测试芯片的比例。例如,探针A对测试芯片1至测试芯片6分别进行测试。其中,测试芯片1、测试芯片3和测试芯片5的第一测试结果为失效,而其他测试芯片的第一测试结果为未失效,则探针A对应的多个测试芯片的失效率为50%。
需要说明的是,可以将多个测试芯片的连续失效数或失效率作为第一失效程度,也可以将多个测试芯片的连续失效数和失效率共同作为第一失效程度,第一失效程度的判断标准可以根据实际情况进行选择,本申请对此不作限制。
在具体实施方式中,可以记录在上一次测试过程中对第一失效测试芯片进行测试的探针在探针卡中的位置以及第一失效测试芯片在晶圆中的位置,以便于对第一失效测试芯片进行重新测试。
在步骤103的具体实施方式中,判断第一失效程度是否达到失效门限阈值。具体地,若使用连续失效数作为第一失效程度,可以判断连续失效数是否达到失效门限阈值。此时,失效门限阈值为预设的正整数。例如,可以将探针卡touchdown的次数的预设比例作为失效门限阈值。若使用失效率作为第一失效程度,可以判断失效率是否达到失效门限阈值。此时,失效门限阈值为预设比例。
在具体实施方式中,可以将连续失效数和失效率共同作为第一失效程度,可以在连续失效数和失效率都达到失效门限阈值时确定对第一失效测试芯片重新进行测试。
在一个非限制性的实施例中,若探针对应的多个测试芯片的第一失效程度达到失效门限阈值,确定在上一次测试过程中对第一失效测试芯片进行测试的探针,以利用该探针对第一失效测试芯片重新进行测试。
进一步地,获取在重新测试过程中所测试的多个第一失效测试芯片的第二测试结果,并根据第二测试结果确定第二失效程度。若第二失效程度达到失效门限阈值,则表示第二失效测试芯片及其对应的探针大概率存在问题,可以停止进行重新测试并生成测试报告,以便于技术人员根据测试报告进行问题分析,第二失效测试芯片为重新测试过程中第二测试结果为失效的测试芯片。具体地,测试报告可以包括对第二失效测试芯片重新进行测试的探针在探针卡中的位置及各个第二失效测试芯片在晶圆中的位置。利用测试报告,技术人员能够快速定位到第二失效测试芯片及其对应的探针的具***置,提高问题筛查的效率。
在一个非限制性的实施例中,可以在第二失效程度达到失效门限阈值时对第二失效测试芯片重新进行测试,并在下一次重新测试得到的失效程度达到失效门限阈值时继续重新测试,直到达到重新测试的结束条件时生成测试报告。
需要说明的是,重新测试的结束条件可以根据实际情况进行选择,本申请对此不作限制。
现结合图2对第一失效测试芯片的重新测试过程进行详细说明。
如图2所示,晶圆上包括测试芯片C1至测试芯片C8共八个测试芯片,探针卡上包括探针P1和探针P2。探针P1和探针P2分别与测试芯片C1和测试芯片C2位置对应,在探针卡进行一次touchdown后,探针卡完成对测试芯片C1和测试芯片C2的测试。进一步地,探针P1依次对测试芯片C3、测试芯片C7和测试芯片C5进行测试,探针P2依次对测试芯片C4、测试芯片C8和测试芯片C6进行测试,以得到各个测试芯片的第一测试结果。其中,测试芯片C1、测试芯片C2、测试芯片C3和测试芯片C6的第一测试结果为失效,其他测试芯片的第一测试结果为未失效。将测试芯片C1、测试芯片C2、测试芯片C3和测试芯片C6作为第一失效测试芯片。
在第一失效程度为连续失效数,且失效门限阈值为2时,探针P1对应的第一失效测试芯片C1和第一失效测试芯片C3为连续失效的测试芯片,达到失效门限阈值,需要利用探针P1对第一失效测试芯片C1和第一失效测试芯片C3重新进行测试。而探针P2对应的第一失效测试芯片的连续失效数为1,未达到失效门限阈值,不需要对第一失效测试芯片进行重新测试。
在第一失效程度为失效率,且失效门限阈值为50%时,探针P1对应的第一失效测试芯片的失效率为50%,探针P2对应的第一失效测试芯片的失效率为50%,均达到失效门限阈值。需要利用探针P1对第一失效测试芯片C1和第一失效测试芯片C3重新进行测试,以及利用探针P2对第一失效测试芯片C2和第一失效测试芯片C6重新进行测试。
在本实施例中,将连续失效数和失效率共同作为第一失效程度。
在具体实施方式中,利用探针P1对第一失效测试芯片C1和第一失效测试芯片C3重新进行测试,以及利用探针P2对第一失效测试芯片C2和第一失效测试芯片C6重新进行测试,以得到各个第一失效测试芯片的第二测试结果。此时,第一失效测试芯片C1和第一失效测试芯片C3的第二测试结果为失效,第一失效测试芯片C2和第一失效测试芯片C6的第二测试结果为未失效,将第一失效测试芯片C1和第一失效测试芯片C3作为第二失效测试芯片。
根据各个第一失效测试芯片的第二测试结果确定第二失效程度,确定第二失效程度的步骤可参考确定第一失效程度的步骤,此处不再赘述。探针P1对应的第二失效测试芯片C1和第二失效测试芯片C3达到失效门限阈值,可以生成测试报告。测试报告可以包括第二失效测试芯片C1和第二失效测试芯片C3在晶圆中的位置。例如,将晶圆左上角的测试芯片作为原点,则第二失效测试芯片C1的坐标为(0,0),第二失效测试芯片C3的坐标为(2,0)。测试报告还可以包括第二失效测试芯片对应的探针P1在探针卡中的位置。例如,将探针卡左上角的探针作为原点(探针卡中的探针可以为阵列排序),则探针P1的坐标为(0,0)。技术人员可以根据测试报告快速定位出现问题的探针以及第二失效测试芯片的位置,以便于技术人员进行问题分析,大大提高技术人员的业务效率。
在本实施例中,利用对第一失效测试芯片进行测试的探针重新对其对应的第一失效测试芯片进行测试,可以保证第一失效测试芯片的第一测试结果准确。且对第一失效测试芯片的测试结果进行复核,可以节省技术人员在测试芯片出现问题时进行问题筛查的时间,确保芯片测试过程的连续性,提高芯片的测试效率。并在第二失效程度达到失效门限阈值时生成测试报告,技术人员可以根据测试报告更快地确定第二失效测试芯片及其对应的探针的位置,加快测试问题筛查的效率,提升用户的使用体验。
如图3所示,本发明实施例还公开了一种芯片测试装置。芯片测试装置30包括:
获取模块301,用于获取每一探针在上一次测试过程中所测试的多个测试芯片的第一测试结果,所述第一测试结果包括失效和未失效,所述多个测试芯片位于同一晶圆;
确定模块302,用于根据所述第一测试结果确定所述多个测试芯片的第一失效程度;
测试模块303,用于在所述失效程度达到失效门限阈值时,对第一失效测试芯片重新进行测试,所述第一失效测试芯片为所述第一测试结果为失效的测试芯片。
在具体实施中,上述芯片测试装置可以对应于终端设备中具有数据处理功能的芯片,例如SOC(System-On-a-Chip,片上***)、基带芯片等;或者对应于终端设备中包括具有数据处理功能的芯片模组;或者对应于具有数据处理功能芯片的芯片模组,或者对应于终端设备。
关于所述芯片测试装置30的工作原理、工作方式的更多内容,可以参照图1和图2中的相关描述,这里不再赘述。
关于上述实施例中描述的各个装置、产品包含的各个模块/单元,其可以是软件模块/单元,也可以是硬件模块/单元,或者也可以部分是软件模块/单元,部分是硬件模块/单元。例如,对于应用于或集成于芯片的各个装置、产品,其包含的各个模块/单元可以都采用电路等硬件的方式实现,或者,至少部分模块/单元可以采用软件程序的方式实现,该软件程序运行于芯片内部集成的处理器,剩余的(如果有)部分模块/单元可以采用电路等硬件方式实现;对于应用于或集成于芯片模组的各个装置、产品,其包含的各个模块/单元可以都采用电路等硬件的方式实现,不同的模块/单元可以位于芯片模组的同一组件(例如芯片、电路模块等)或者不同组件中,或者,至少部分模块/单元可以采用软件程序的方式实现,该软件程序运行于芯片模组内部集成的处理器,剩余的(如果有)部分模块/单元可以采用电路等硬件方式实现;对于应用于或集成于终端的各个装置、产品,其包含的各个模块/单元可以都采用电路等硬件的方式实现,不同的模块/单元可以位于终端内同一组件(例如,芯片、电路模块等)或者不同组件中,或者,至少部分模块/单元可以采用软件程序的方式实现,该软件程序运行于终端内部集成的处理器,剩余的(如果有)部分模块/单元可以采用电路等硬件方式实现。
本发明实施例还公开了一种存储介质,所述计算机可读存储介质为非易失性存储介质或非瞬态存储介质,所述存储介质为计算机可读存储介质,其上存储有计算机程序,所述计算机程序运行时可以执行图1和图2中所示方法的步骤。所述存储介质可以包括ROM、RAM、磁盘或光盘等。所述存储介质还可以包括非挥发性存储器(non-volatile)或者非瞬态(non-transitory)存储器等。
本发明实施例还公开了一种终端设备,所述终端设备可以包括存储器和处理器,所述存储器上存储有可在所述处理器上运行的计算机程序,所述处理器运行所述计算机程序时可以执行图1和图2中所示方法的步骤。
本申请实施例中出现的“多个”是指两个或两个以上。
本申请实施例中出现的第一、第二等描述,仅作示意与区分描述对象之用,没有次序之分,也不表示本申请实施例中对设备个数的特别限定,不能构成对本申请实施例的任何限制。
应理解,本申请实施例中,所述处理器可以为中央处理单元(central processingunit,简称CPU),该处理器还可以是其他通用处理器、数字信号处理器(digital signalprocessor,简称DSP)、专用集成电路(application specific integrated circuit,简称ASIC)、现成可编程门阵列(field programmable gate array,简称FPGA)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件等。通用处理器可以是微处理器或者该处理器也可以是任何常规的处理器等。
还应理解,本申请实施例中的存储器可以是易失性存储器或非易失性存储器,或可包括易失性和非易失性存储器两者。其中,非易失性存储器可以是只读存储器(read-only memory,简称ROM)、可编程只读存储器(programmable ROM,简称PROM)、可擦除可编程只读存储器(erasable PROM,简称EPROM)、电可擦除可编程只读存储器(electricallyEPROM,简称EEPROM)或闪存。易失性存储器可以是随机存取存储器(random accessmemory,简称RAM),其用作外部高速缓存。通过示例性但不是限制性说明,许多形式的随机存取存储器(random access memory,简称RAM)可用,例如静态随机存取存储器(staticRAM,简称SRAM)、动态随机存取存储器(DRAM)、同步动态随机存取存储器(synchronousDRAM,简称SDRAM)、双倍数据速率同步动态随机存取存储器(double data rate SDRAM,简称DDR SDRAM)、增强型同步动态随机存取存储器(enhanced SDRAM,简称ESDRAM)、同步连接动态随机存取存储器(synchlink DRAM,简称SLDRAM)和直接内存总线随机存取存储器(direct rambus RAM,简称DR RAM)。
上述实施例,可以全部或部分地通过软件、硬件、固件或其他任意组合来实现。当使用软件实现时,上述实施例可以全部或部分地以计算机程序产品的形式实现。所述计算机程序产品包括一个或多个计算机指令或计算机程序。在计算机上加载或执行所述计算机指令或计算机程序时,全部或部分地产生按照本申请实施例所述的流程或功能。所述计算机可以为通用计算机、专用计算机、计算机网络、或者其他可编程装置。所述计算机指令可以存储在计算机可读存储介质中,或者从一个计算机可读存储介质向另一个计算机可读存储介质传输,例如,所述计算机指令可以从一个网站站点、计算机、服务器或数据中心通过有线或无线方式向另一个网站站点、计算机、服务器或数据中心进行传输。所述计算机可读存储介质可以是计算机能够存取的任何可用介质或者是包含一个或多个可用介质集合的服务器、数据中心等数据存储设备。所述可用介质可以是磁性介质(例如,软盘、硬盘、磁带)、光介质(例如,DVD)、或者半导体介质。半导体介质可以是固态硬盘。
应理解,在本申请的各种实施例中,上述各过程的序号的大小并不意味着执行顺序的先后,各过程的执行顺序应以其功能和内在逻辑确定,而不应对本申请实施例的实施过程构成任何限定。
在本申请所提供的几个实施例中,应该理解到,所揭露的方法、装置和***,可以通过其它的方式实现。例如,以上所描述的装置实施例仅仅是示意性的;例如,所述单元的划分,仅仅为一种逻辑功能划分,实际实现时可以有另外的划分方式;例如多个单元或组件可以结合或者可以集成到另一个***,或一些特征可以忽略,或不执行。另一点,所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口,装置或单元的间接耦合或通信连接,可以是电性,机械或其它的形式。
所述作为分离部件说明的单元可以是或者也可以不是物理上分开的,作为单元显示的部件可以是或者也可以不是物理单元,即可以位于一个地方,或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
另外,在本发明各个实施例中的各功能单元可以集成在一个处理单元中,也可以是各个单元单独物理包括,也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现,也可以采用硬件加软件功能单元的形式实现。
上述以软件功能单元的形式实现的集成的单元,可以存储在一个计算机可读取存储介质中。上述软件功能单元存储在一个存储介质中,包括若干指令用以使得一台计算机设备(可以是个人计算机,服务器,或者网络设备等)执行本发明各个实施例所述方法的部分步骤。而前述的存储介质包括:U盘、移动硬盘、只读存储器(Read-Only Memory,简称ROM)、随机存取存储器(Random Access Memory,简称RAM)、磁碟或者光盘等各种可以存储程序代码的介质。
虽然本发明披露如上,但本发明并非限定于此。任何本领域技术人员,在不脱离本发明的精神和范围内,均可作各种更动与修改,因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (10)
1.一种芯片测试方法,其特征在于,包括:
获取每一探针在上一次测试过程中所测试的多个测试芯片的第一测试结果,所述第一测试结果包括失效和未失效,所述多个测试芯片位于同一晶圆;
根据所述第一测试结果确定所述多个测试芯片的第一失效程度;
在所述第一失效程度达到失效门限阈值时,对第一失效测试芯片重新进行测试,所述第一失效测试芯片为所述第一测试结果为失效的测试芯片。
2.根据权利要求1所述的芯片测试方法,其特征在于,所述第一失效程度为连续失效数,所述根据所述第一测试结果确定所述多个测试芯片的失效程度包括:
确定所述多个测试芯片的连续失效数,所述连续失效数表示测试顺序连续的所述第一失效测试芯片的最大数量。
3.根据权利要求2所述的芯片测试方法,其特征在于,所述确定所述多个测试芯片的连续失效数包括:
若当前测试芯片的所述第一测试结果为失效,判断前一测试芯片的所述第一测试结果是否为失效;
若前一测试芯片的所述第一测试结果为失效,所述连续失效数加1,否则,将所述连续失效数设置为1。
4.根据权利要求1所述的芯片测试方法,其特征在于,所述第一失效程度为失效率,所述根据所述第一测试结果确定所述多个测试芯片的失效程度包括:
确定所述多个测试芯片的失效率,所述失效率表示所述第一失效测试芯片占所述测试芯片的比例。
5.根据权利要求1所述的芯片测试方法,其特征在于,所述对失效测试芯片重新进行测试之前包括:
记录在所述上一次测试过程中对所述第一失效测试芯片进行测试的探针在探针卡中的位置以及所述第一失效测试芯片在所述晶圆中的位置。
6.根据权利要求1所述的芯片测试方法,其特征在于,所述对第一失效测试芯片重新进行测试包括:
确定在所述上一次测试过程中对所述第一失效测试芯片进行测试的探针;
利用所述探针对所述第一失效测试芯片重新进行测试。
7.根据权利要求1所述的芯片测试方法,其特征在于,还包括:
获取在重新测试过程中所测试的多个第一失效测试芯片的第二测试结果;
根据所述第二测试结果确定第二失效程度;
若所述第二失效程度达到所述失效门限阈值,则生成测试报告,所述测试报告包括对第二失效测试芯片重新进行测试的所述探针在探针卡中的位置及各个第二失效测试芯片在晶圆中的位置,所述第二失效测试芯片为重新测试过程中第二测试结果为失效的测试芯片。
8.一种芯片测试装置,其特征在于,包括:
获取模块,用于获取每一探针在上一次测试过程中所测试的多个测试芯片的第一测试结果,所述第一测试结果包括失效和未失效,所述多个测试芯片位于同一晶圆;
确定模块,用于根据所述第一测试结果确定所述多个测试芯片的第一失效程度;
测试模块,用于在所述失效程度达到失效门限阈值时,对第一失效测试芯片重新进行测试,所述第一失效测试芯片为所述第一测试结果为失效的测试芯片。
9.一种终端设备,包括存储器和处理器,所述存储器上存储有可在所述处理器上运行的计算机程序,其特征在于,所述处理器运行所述计算机程序时执行权利要求1至7中任一项所述芯片测试方法的步骤。
10.一种计算机可读存储介质,其上存储有计算机程序,其特征在于,所述计算机可读存储介质为非易失性存储介质或非瞬态存储介质,所述计算机程序被处理器运行时执行权利要求1至7中任一项所述芯片测试方法的步骤。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310019853.9A CN116338424A (zh) | 2023-01-06 | 2023-01-06 | 芯片测试方法及装置、终端设备、计算机可读存储介质 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310019853.9A CN116338424A (zh) | 2023-01-06 | 2023-01-06 | 芯片测试方法及装置、终端设备、计算机可读存储介质 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN116338424A true CN116338424A (zh) | 2023-06-27 |
Family
ID=86891955
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202310019853.9A Pending CN116338424A (zh) | 2023-01-06 | 2023-01-06 | 芯片测试方法及装置、终端设备、计算机可读存储介质 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN116338424A (zh) |
-
2023
- 2023-01-06 CN CN202310019853.9A patent/CN116338424A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10451653B2 (en) | Controlling a per-pin measurement unit | |
CN111965530A (zh) | 一种基于jtag的fpga芯片自动化测试方法 | |
US20220253375A1 (en) | Systems and methods for device testing to avoid resource conflicts for a large number of test scenarios | |
CN112526319B (zh) | 芯片测试方法、装置、处理器芯片及服务器 | |
KR970706506A (ko) | 자동 웨이퍼 레벨 검사 및 신뢰도 데이터 분석을 위한 방법 및 장치(method and apparatus for automated wafer level testing and reliability data analysis) | |
US20140282327A1 (en) | Cutter in diagnosis (cid) a method to improve the throughput of the yield ramp up process | |
CN103839592A (zh) | 用于嵌入式快闪存储器的内建自测试方法及装置 | |
CN104793118A (zh) | 设定测试针压的方法 | |
US20100145646A1 (en) | Predicting Wafer Failure Using Learned Probability | |
CN116338424A (zh) | 芯片测试方法及装置、终端设备、计算机可读存储介质 | |
US20140281719A1 (en) | Explaining excluding a test from a test suite | |
CN102128991B (zh) | 一种老化测试装置及测试方法 | |
US8397113B2 (en) | Method and system for identifying power defects using test pattern switching activity | |
US9983258B2 (en) | ATE digital channel for RF frequency/power measurement | |
CN105118795A (zh) | 一种晶片测试方法 | |
US10908980B2 (en) | Method and system for detecting faulty devices | |
US7290189B2 (en) | Compilation of calibration information for plural testflows | |
TWI612318B (zh) | 用以控制測試器之半導體檢驗裝置 | |
US9103877B2 (en) | Apparatus and method for IDDQ tests | |
CN113094258A (zh) | 精准测试方法、装置、计算机设备及介质 | |
CN109901650B (zh) | 一种内嵌flash芯片的基准源修调方法 | |
US9141499B2 (en) | Semiconductor inspection apparatus and semiconductor inspection method | |
US20240234188A1 (en) | Wafer yield analysis method and apparatus based on wafer map | |
JP7042542B2 (ja) | Mosfetのテスト方法 | |
CN117310454B (zh) | 芯片测试方法及相关装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |