CN116314343A - 一种金属氧化物薄膜晶体管及其制备方法 - Google Patents

一种金属氧化物薄膜晶体管及其制备方法 Download PDF

Info

Publication number
CN116314343A
CN116314343A CN202310275243.5A CN202310275243A CN116314343A CN 116314343 A CN116314343 A CN 116314343A CN 202310275243 A CN202310275243 A CN 202310275243A CN 116314343 A CN116314343 A CN 116314343A
Authority
CN
China
Prior art keywords
layer
thin film
metal oxide
film transistor
oxide thin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310275243.5A
Other languages
English (en)
Inventor
徐华
徐苗
李民
李洪濛
邹建华
陶洪
王磊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guangzhou New Vision Opto Electronic Technology Co ltd
Original Assignee
Guangzhou New Vision Opto Electronic Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guangzhou New Vision Opto Electronic Technology Co ltd filed Critical Guangzhou New Vision Opto Electronic Technology Co ltd
Priority to CN202310275243.5A priority Critical patent/CN116314343A/zh
Publication of CN116314343A publication Critical patent/CN116314343A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78609—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing leakage current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明提供一种金属氧化物薄膜晶体管及其制备方法，所述金属氧化物薄膜晶体管的有源层上依次设置有沟道保护层和牺牲层；所述牺牲层为非晶形态的氧化物薄膜、氮化物薄膜、氮氧化物薄膜、氟化物薄膜或硫化物薄膜中的任意一种或至少两种的组合；制备方法中有源层、沟道保护层、牺牲层可连续沉积，而且可以实现一道刻蚀图形化，操作简单，制备成本低，实现了短沟道器件的制备，具有大规模工业化推广应用前景。

Description

一种金属氧化物薄膜晶体管及其制备方法
技术领域
本发明涉及显示技术领域，尤其涉及一种金属氧化物薄膜晶体管及其制备方法。
背景技术
近年来，新型显示产业发展日新月异，对于大尺寸、高分辨率显示的高需求日益提升。作为显示产业核心技术的薄膜晶体管(Thin Film Transistor，TFT)背板技术，也在经历着深刻的变革。
金属氧化物(Metal Oxide，MO)TFT技术因兼具多晶硅TFT和非晶硅TFT的优点，被认为是下一代显示技术中最具潜力的器件。尤其在TFT面板的制备方面，金属氧化物TFT的制备工艺与现有的非晶硅TFT生产工艺因为类似的器件结构并可以低温制备而相互兼容，即可以采用工艺简单、成本较低的背沟道刻蚀(Back Channel Etch,BCE)工艺。但金属氧化物薄膜化学稳定性相对较差，容易受水、氧、等离子体等的影响。其作为有源层材料时，极易受刻蚀液、工艺流程等影响。特别是在湿法刻蚀源漏电极的工艺过程中，金属氧化物沟道层直接暴露于刻蚀液中，造成制备的器件均匀性、可靠性较差。
另外，由于源漏电极金属层是在有源层上直接沉积形成，不可避免造成部分金属原子向有源层“扩散”或“注入”形成界面层，而在源漏电极的刻蚀过程中，“扩散”或“注入”到有源层的金属原子无法被清理干净，从而造成器件阈值电压较负及器件均匀性较差，而且影响器件的可靠性。
当使用能刻蚀有源层的刻蚀液进行源漏电极刻蚀时，虽然有源层中的金属原子会被清理干净，但是有源层也损伤严重，亦会造成器件均匀性及可靠性的退化。
发明内容
鉴于现有技术中存在的问题，本发明提供一种金属氧化物薄膜晶体管及其制备方法，通过在有源层上增设沟道保护层和牺牲层，有效阻止源电极和漏电极溅射过程中金属原子向有源层的“扩散”或“注入”，而且牺牲层可以在源电极和漏电极刻蚀或其他后续工艺中被刻蚀干净，不会对器件的整体性能造成影响；所述制备方法工艺简单、兼容性强，所制备的器件均匀性明显改善、稳定性大幅提升，而且可制备得到性能优异的短沟道器件。
为达此目的，本发明采用以下技术方案：
第一方面，本发明提供一种金属氧化物薄膜晶体管，所述金属氧化物薄膜晶体管的有源层上依次设置有沟道保护层和牺牲层；所述牺牲层为非晶形态的氧化物薄膜、氮化物薄膜、氮氧化物薄膜、氟化物薄膜或硫化物薄膜中的任意一种或至少两种的组合。
本发明所述的金属氧化物薄膜晶体管在有源层上增设沟道保护层和牺牲层，牺牲层可以有效阻止源电极和漏电极溅射过程中金属原子向有源层的“扩散”或“注入”，之后在源电极和漏电极刻蚀或其他后续工艺中，被完全刻蚀干净，从而避免了金属原子对器件造成的影响；沟道保护层可以有效抵抗牺牲层刻蚀液和源漏电极刻蚀液的影响。本发明所述牺牲层为非晶形态的氧化物薄膜、氮化物薄膜、氮氧化物薄膜、氟化物薄膜或硫化物薄膜中的任意一种或至少两种的组合，容易被刻蚀去除，而且氧化物薄膜、氮化物薄膜、氮氧化物薄膜、氟化物薄膜或硫化物薄膜可以采用磁控溅射，化学气相沉积或溶液法制备，制作工艺简单多样、兼容性强。关键的，本发明所述金属氧化物薄膜晶体管的有源层未受源漏电极沉积的影响，也未经刻蚀液的侵蚀，可以保持其本征特性。因此，该发明方案能有效改善大面积器件均匀性较差的问题，而且器件稳定性大幅提升。此外，本发明的沟道保护层薄膜具有较高的氧结合能、化学特性稳定性，能有效抵抗氢离子的影响，以及后续钝化层沉积过程中相关等离子体基元的影响，能有效抑制高载流子浓度区域的形成，从而避免了有效沟长度的缩短现象，解决了短沟道器件制备难题。
本发明所述沟道保护层是由金属氧化物半导体薄膜(AO)x(BO)y(ReO)z构成，其中x+y+z＝1,0≤z≤0.1。其中元素A包括In，Ga或Sn中的任意一种或至少两种的组合，其中典型但非限制性的组合包括In和Ga的组合，Sn和In的组合或Sn、In和Ga三者的组合；元素B包括Zn、Si、Al、Ti、Mg、Zr、Hf、Ta、Bi或Nb中的任意一种或至少两种的组合，其中典型但非限制性的组合包括Zn和Si的组合，Al和Ti的组合，Mg和Zr的组合或Hf、Ta、Bi和Nb的组合；元素Re包括Ce、Pr、Tb、Dy或Yb中的中的任意一种或至少两种的组合，其中典型但非限制性的组合包括Ce和Pr的组合，Tb和Dy的组合，Yb和Ce的组合或Pr、Tb和Dy的组合。
优选地，所述沟道保护层为稀土掺杂的化合物薄膜，所述稀土离子同时含有两种价态。包括氧化铈、氧化镨、氧化铽及氧化镱掺杂的氧化物薄膜，以及镨和铽的化合物(如硼化物、硅化物、氮化物、硫化物、氟化物、氯化物等)掺杂的薄膜等。一方面，稀土氧化物对氧的束缚能较高，能有效控制薄膜中载流子浓度；另一方面，双价态的稀土化合物中的稀土离子能形成光生载流子的转换中心，其能屏蔽光照对有源层的影响；再者，该双价态的稀土离子能“钝化”氢相关离子基元的影响，也即稀土离子和氢基团的结合能较强，抑制了氢的扩散。因此，该保护层薄膜有利于实现短沟道的器件。
更优选地，所述沟道保护层为氧化锡掺杂的薄膜，其中锡原子在所有金属原子中的占比>20％，例如可以是20.5％、21％、25％、30％、40％或60％等，但并不仅限于所列举的数值，该数值范围内其他未列举的数值同样适用。
优选地，所述沟道保护层为结晶形态的薄膜，不易受刻蚀液和等离子体的影响。
优选地，所述沟道保护层的厚度为5～60nm，例如可以是5nm、10nm、20nm、30nm、40nm、50nm或60nm等，但并不仅限于所列举的数值，该数值范围内其他未列举的数值同样适用。
本发明优选所述沟道保护层的厚度为5～60nm，当沟道保护层的厚度小于5nm，由于薄膜未能形成致密的连续薄膜，不能较好地抵抗酸液的侵蚀；当沟道保护层的厚度大于60nm，较厚的薄膜容易造成源漏电极和有源层不能形成良好的欧姆接触，进而影响器件性能。
更优选地，所述沟道保护层采用原子层沉积方式制作的结晶薄膜，包括氧化物薄膜和氮化物薄膜，及其叠设的多层结构薄膜。如：氧化锡、氧化锌、氧化铟、氧化铟锌、氧化镓锌、氧化锡锌、氧化铝锌、氮化铝、氮化钛、以及稀土掺杂的氧化物等。所制作的薄膜厚度优选为5～20nm，例如可以是5nm、10nm、15nm、20nm等。因为该方式制作的薄膜致密度高、结晶性好。特别的，器件有源层在结合该方式制作的保护层薄膜后，能有效控制载流子浓度分布，有利于实现短沟道器件的制作。
优选地，所述沟道保护层采用磁控溅射方式制作，溅射气氛中的氧含量为20％以上，例如可以是20.5％、25％、30％、40％、50％或80％等，但并不仅限于所列举的数值，该数值范围内其他未列举的数值同样适用，优选为50％以上。
本发明优选所述沟道保护层溅射气氛中的氧含量为20％以上，其化学稳定性好，能有效抵抗钝化层沉积过程中的氢及后续制备工序的影响。
本发明所述沟道保护层具有抗刻蚀的特点，可以抵抗稀硫酸，稀盐酸，磷酸，冰醋酸或硝酸等混合酸或含双氧水基铜酸的刻蚀，刻蚀速率小于0.01nm/s。
本发明所述牺牲层为非晶形态的AmBn化合物薄膜，m+n＝1。其中A为In、Ga、Zn、B、Si、Al、Ti、Mg、Mo、Zr、V、Hf、Ta、Nb中的任意一种或至少两种的组合，B为O、S、F、N中的任意一种或至少两种的组合。
本发明所述牺牲层为非晶形态的氧化物薄膜、氮化物薄膜、氮氧化物薄膜、氟化物薄膜或硫化物薄膜中的任意一种或至少两种的组合，其中典型但非限制性的组合包括氧化物薄膜和氮氧化物薄膜的组合，硫化物薄膜和氧化物薄膜的组合或氮氧化物薄膜、硫化物薄膜和氧化物薄膜三者的组合。
优选地，本发明的牺牲层为非晶形态的氧化物薄膜，包括氧化锌基薄膜、氧化钛基薄膜、氧化钼基薄膜、氧化钒基薄膜等。如：氧化锌、氧化铝锌、氧化铟锌、氧化钛、氧化钼、氧化钒等。
优选地，本发明的牺牲层为非晶形态的氮化物薄膜，包括氮化锌、氮化铝、氮化钛、氮化锆、氮化硼等。
优选地，本发明的牺牲层为非晶形态的氮氧化物薄膜，包括氮氧化锌、氮氧化钼、氮氧化钛、氮氧化铌等
优选地，本发明的牺牲层为非晶形态的氟化物薄膜，包括氟化铝、氟化锌、氟化钼、氟化钛、氟化铌等
优选地，本发明的牺牲层为非晶形态的硫化物薄膜，包括硫化锌、硫化钼、硫化钒等。
优选地，所述牺牲层的厚度为6～30nm，例如可以是6nm、8nm、10nm、15nm、20nm或30nm等，但并不仅限于所列举的数值，该数值范围内其他未列举的数值同样适用。
本发明优选所述牺牲层的厚度为6～30nm，当所述牺牲层的厚度小于6nm时，由于牺牲层薄膜太薄，在源漏电极层溅射时无法有效抵挡金属原子的“注入”或“扩散”，使得金属原子进入沟道保护层，从而影响器件性能；当所述牺牲层的厚度大于30nm时，由于牺牲层较厚，易造成源漏电极无法和有源层形成良好的欧姆接触，从而影响器件性能。
优选地，所述有源层的厚度为2～100nm，例如可以是2nm、5nm、10nm、30nm、50nm、80nm或100nm等，但并不仅限于所列举的数值，该数值范围内其他未列举的数值同样适用，优选为5～50nm，更优选为10～40nm。
优选地，所述有源层为单层结构或叠层结构。
本发明所述叠层结构可以是两层、三层、四层、五层或六层等。
优选地，所述金属氧化物薄膜晶体管从下至上依次包括基板、栅极、栅极绝缘层、有源层、沟道保护层和牺牲层；所述金属氧化物薄膜晶体管还包括覆盖在牺牲层上，并且与有源层两端电性连接的源电极和漏电极；所述金属氧化物薄膜晶体管还包括覆盖在源电极、漏电极和沟道保护层上的钝化层。
优选地，所述金属氧化物薄膜晶体管中沟道保护层替代有源层。
本发明中所述金属氧化物薄膜晶体管中沟道保护层可以替代有源层，因为本发明中所述的沟道保护层本身即为一种氧化物材料，通过合适的成分配置其亦可表现出良好的半导体特性。
优选地，所述金属氧化物薄膜晶体管从下至上依次包括基板、栅极、栅极绝缘层、沟道保护层和牺牲层；所述金属氧化物薄膜晶体管还包括覆盖在牺牲层上，并且与沟道保护层两端电性连接的源电极和漏电极；所述金属氧化物薄膜晶体管还包括覆盖在源电极、漏电极和沟道保护层上的钝化层。
第二方面，本发明还提供一种如第一方面所述的金属氧化物薄膜晶体管的制备方法，所述制备方法包括在有源层上依次沉积沟道保护层和牺牲层，并在同一道刻蚀工艺中完成图形化。
优选地，所述制备方法包括如下步骤：
(1)在基板上形成栅极并图形化；
(2)在栅极上覆盖栅极绝缘层并图形化；
(3)在栅极绝缘层上依次沉积有源层、沟道保护层和牺牲层，并在同一道刻蚀工艺中完成图形化；
(4)在牺牲层上形成与有源层两端电性连接的源电极和漏电极后，进行刻蚀；在源漏电极刻蚀的过程中，未被源漏电极保护的牺牲层同时被刻蚀；
(5)在源电极、漏电极和沟道保护层上形成钝化层。
本发明所述的金属氧化物薄膜晶体管的制备方法中有源层、沟道保护层、牺牲层可连续沉积，而且可以实现一道刻蚀图形化，未明显增加制备工序的复杂度和成本，适合大规模推广应用。
优选地，步骤(4)所述刻蚀中，牺牲层薄膜刻蚀速率与保护层薄膜刻蚀速率的比值>20:1，例如可以是21:1、23:1、25:1、50:1、100:1或1000:1等，但并不仅限于所列举的数值，该数值范围内其他未列举的数值同样适用。
更优选地，在进行步骤(5)之前，增加一道刻蚀工序刻蚀牺牲层。
当本发明中的牺牲层没有在源漏电极的刻蚀过程中被完全刻蚀掉时，在进行步骤(5)之前，增加一道刻蚀工序刻蚀牺牲层；当牺牲层在源漏电极的刻蚀过程中被完全刻蚀掉时，可以不增加该刻蚀工序。
优选地，所述刻蚀牺牲层中，牺牲层薄膜刻蚀速率与保护层薄膜刻蚀速率的比值>20:1，例如可以是21:1、23:1、25:1、50:1、100:1或1000:1等，但并不仅限于所列举的数值，该数值范围内其他未列举的数值同样适用。
优选地，所述刻蚀牺牲层之后，进行气氛热处理或等离子体处理，主要作用是对有源层进行修复和调节，该步骤可以根据实际情况决定是否进行。
优选地，所述气氛热处理的气源包括空气、氧气、氮气、臭氧或氩气中的任意一种或至少两种的组合，其中典型但非限制性的组合包括空气和氧气的组合，氮气和臭氧的组合或氩气、空气和氮气三者的组合。
优选地，所述气氛热处理的温度为200℃～450℃，例如可以是200℃、250℃、300℃、350℃、400℃或450℃等，但并不仅限于所列举的数值，该数值范围内其他未列举的数值同样适用。
优选地，所述气氛热处理的时间为30～120min，例如可以是30min、50min、80min、100min、110min或120min等，但并不仅限于所列举的数值，该数值范围内其他未列举的数值同样适用。
优选地，所述等离子体处理的气源包括氩气、一氧化二氮、氧气、臭氧、氟化硫、氟化碳或、氮气中的任意一种或至少两种的其组合，其中典型但非限制性的组合包括氩气和一氧化二氮的组合，氧气和臭氧的组合，氟化硫和氟化碳的组合或氮气、臭氧和氟化硫三者的组合。
优选地，所述等离子体处理的时间为5～300s，例如可以是5s、20s、40s、90s、100s、120s或300s等，但并不仅限于所列举的数值，该数值范围内其他未列举的数值同样适用。
本发明中形成有源层的金属氧化物半导体采用真空磁控溅射工艺，可选单靶材溅射或多靶材共溅射，优选为单靶材溅射。因为单靶材溅射可以提供重复性更好、更稳定的薄膜，而且薄膜的微观结构更易控制；而不至于像共溅射薄膜中，溅射粒子在重新组合的过程中会受到更多因素的干扰。
本发明中有源层的图形化工艺采用光刻工艺并结合湿法刻蚀的方式进行。湿法刻蚀采用的刻蚀液包括：磷酸、硝酸和冰醋酸的混合液，商用的草酸基刻蚀液，稀盐酸刻蚀液以及氢氟酸等刻蚀液。
本发明中源漏电极的制备方法可以是溅射法、热蒸发和其他的沉积方式，优选溅射沉积方式，因为该方式制备的薄膜和基板的粘附性好、均匀性优异、可以大面积制备。源漏电极的图形化工序采用光刻工艺并结合湿法刻蚀方式进行。湿法刻蚀采用的刻蚀液包括：磷酸、硝酸和冰醋酸的混合液或者基于双氧水的混合液。
本发明中湿法刻蚀的刻蚀液可以是基于工业界常规金属的刻蚀液(如：双氧水基刻蚀液、铝酸刻蚀液)。一方面，因为本发明的沟道保护层能有效抵抗湿法双氧水基刻蚀液的刻蚀，其和金属(如钼、钼合金、钼/铜、钼/铜/钼等)具有很高的刻蚀选择比，该沟道保护层基本不受刻蚀液的影响，所制备的器件性能优异，稳定性好。另一方面，本发明的沟道保护层能有效抵抗铝酸刻蚀液的刻蚀，其和金属(如钼/铝、钼/铝/钼等)具有很高的刻蚀选择比，该沟道保护层基本不受刻蚀液的影响，所制备的器件性能优异，稳定性好。
真空磁控溅射工艺制备的薄膜由于有高能等离子体的参与，所沉积薄膜的速率一般也较快；薄膜在沉积过程中没有足够的时间执行弛豫过程，这会造成一定比例的错位和应力残留于薄膜中。这需要后期的加热退火处理，而继续达到所需的相对稳态，改善薄膜的性能。
本发明退火处理大都设置在有源层沉积后以及钝化层沉积后。一方面在有源层沉积后进行退火处理，可以有效改善有源层中的原位缺陷，提高有源层抵抗后续工艺中可能的损伤的能力。另一方面，在后续的钝化层沉积过程中，由于等离子体的参与和活性基团的改性作用，这需要一个“激活”的过程，进一步消除界面态和一些施主掺杂等效应。可以采用加热处理，可以采用等离子体处理界面(如栅绝缘层/半导体界面，有源层/钝化层界面等)。
通过上述的处理工艺可以有效改善器件的性能，提高器件的稳定性。
作为本发明优选的技术方案，所述制备方法包括如下步骤：
(1)在基板上形成栅极并图形化；栅极的制备方法为溅射沉积；
(2)在栅极上覆盖栅极绝缘层并图形化；
(3)在栅极绝缘层上依次沉积有源层、沟道保护层和牺牲层，并在同一道刻蚀工艺中完成图形化；沉积有源层的方法为单靶材溅射；有源层的图形化工艺采用光刻工艺并结合湿法刻蚀的方式；
(4)在牺牲层上形成与有源层两端电性连接的源电极和漏电极后，进行刻蚀；所述刻蚀中，牺牲层薄膜刻蚀速率与保护层薄膜刻蚀速率的比值>20:1；源电极和漏电极的制备方法为溅射沉积；源漏电极的图形化工序采用光刻工艺并结合湿法刻蚀方式；
(5)牺牲层刻蚀干净后，在源电极、漏电极和沟道保护层上形成钝化层。
与现有技术相比，本发明至少具有以下有益效果：
(1)本发明提供的金属氧化物薄膜晶体管的沟道保护层可以有效阻隔刻蚀液和钝化层沉积过程中等离子体的影响；牺牲层可以有效阻止源漏电极溅射过程中金属原子向有源层的“扩散”或“注入”，在源漏电极刻蚀或后续工艺中，该未被源漏电极层覆盖的牺牲层区域会被完全刻蚀干净，从而避免了金属原子对器件造成影响；
(2)本发明引入的牺牲层，避免了金属薄膜沉积过程种金属原子对沟道保护层和有源层的“轰击”影响，有效抑制了沟道保护层和有源层中高氧空位浓度区域的形成，从而避免了有效沟道长度的缩短，有利于实现短沟道器件的制备；另外，本发明采用的沟道保护层薄膜对氧的束缚能较高，能有效控制薄膜中载流子浓度；而且，能形成光生载流子的转换中心，其能屏蔽光照对有源层的影响；再者，其和氢基团的结合能较强，抑制了氢的扩散。因此，该保护层薄膜亦有利于实现短沟道的器件。
(3)本发明提供的金属氧化物薄膜晶体管的制备方法中有源层、沟道保护层、牺牲层可连续沉积，而且可以实现一道刻蚀图形化，操作简单，制备成本低，具有大规模工业化推广应用前景。
附图说明
图1是本发明实施例1中金属氧化物薄膜晶体管的截面示意图。
图2是本发明实施例1中金属氧化物薄膜晶体管的制备方法流程示意图。
图3是本发明实施例4中金属氧化物薄膜晶体管的截面示意图。
图4是本发明实施例1中金属氧化物薄膜晶体管的均匀性图。
图5是本发明对比例1中金属氧化物薄膜晶体管的均匀性图。
图6是本发明实施例1中金属氧化物薄膜晶体管的正向热偏压稳定性图。
图7是本发明对比例1中金属氧化物薄膜晶体管的正向热偏压稳定性图。
图8是实施例1中金属氧化物薄膜晶体管在不同沟道长度下的器件转移特性曲线。
图9是对比例1中金属氧化物薄膜晶体管在不同沟道长度下的器件转移特性曲线。
图10是本发明实施例1中金属氧化物薄膜晶体管沟道保护层/钝化层界面处各元素随着刻蚀时间的百分比谱图。
图11是本发明对比例2中金属氧化物薄膜晶体管沟道保护层/钝化层界面处各元素随着刻蚀时间的百分比谱图。
图12是本发明对比例2中金属氧化物薄膜晶体管沟道保护层/钝化层界面处的Mo元素图谱。
具体实施方式
下面结合附图并通过具体实施方式来进一步说明本发明的技术方案。
下面对本发明进一步详细说明。但下述的实例仅仅是本发明的简易例子，并不代表或限制本发明的权利保护范围，本发明的保护范围以权利要求书为准。
实施例1
本实施例提供一种金属氧化物薄膜晶体管，其截面示意图如图1所示。
所述金属氧化物薄膜晶体管从下至上依次包括基板01、栅极02、栅极绝缘层03、有源层04-1、沟道保护层04-2和牺牲层04-3；所述金属氧化物薄膜晶体管还包括覆盖在牺牲层04-3上，并且与有源层04-1两端电性连接的源电极05-1和漏电极05-2；所述金属氧化物薄膜晶体管还包括覆盖在源电极05-1、漏电极05-2和沟道保护层04-2上的钝化层06。
本实施例还提供上述金属氧化物薄膜晶体管的制备方法，其流程示意图如图2所示。
所述制备方法包括如下步骤：
(1)在基板上形成栅极并图形化；
(2)在栅极上覆盖栅极绝缘层并图形化；
(3)在栅极绝缘层上依次沉积有源层、沟道保护层和牺牲层，并在同一道刻蚀工艺中完成图形化；
(4)在牺牲层上形成与有源层两端电性连接的源电极和漏电极后，进行刻蚀；所述刻蚀中，牺牲层薄膜刻蚀速率与保护层薄膜刻蚀速率的比值为21:1；在源漏电极刻蚀的过程中，未被源漏电极保护的牺牲层同时被刻蚀；
(5)把基板在铝酸刻蚀液中刻蚀10s，进一步刻蚀牺牲层，牺牲层刻蚀干净后，在源电极、漏电极和沟道保护层上形成钝化层；所述刻蚀牺牲层中，牺牲层薄膜刻蚀速率与保护层薄膜刻蚀速率的比值为100:1。
本实施例中的基板为硬质玻璃基板；
栅极为磁控溅射方式制备的200nm厚的金属钼(Mo)电极，采用湿法刻蚀图形化；
栅极绝缘层为采用化学气相沉积方式制备的氮化硅(SiNx，300nm)和氧化硅(SiOx，100nm)的叠层结构，其中氮化硅和金属栅电极接触；通过干法刻蚀图形化；
有源层为稀土氧化镨掺杂的氧化铟镓锌薄膜(Pr:IGZO)，其中Pr:In:Ga:Zn＝0.05:2:0.5:1mol，厚度为20nm；
沟道保护层为氧化镨掺杂的氧化铟锡锌薄膜(Pr:ITZO)，其中Pr:In:Sn:Zn＝0.05:2:2:1mol，厚度为10nm；所述沟道保护层为结晶形态的薄膜；所述沟道保护层溅射时溅射气氛中的氧含量为22％；
牺牲层为氧化铟锌薄膜，其中In:Zn＝1:2mol，厚度为30nm；所述牺牲层为非晶形态的氧化物薄膜；
其中，有源层、沟道保护层和牺牲层均采用磁控溅射方式连续制备，经350℃烘箱在空气气氛下退火60分钟后，利用草酸刻蚀液一道刻蚀图形化；具体步骤为：首先在退火后的薄膜上涂布光刻胶(如瑞红304正性光刻胶)，经90℃前烘后利用掩模版通过曝光机进行紫外光照射，这里有掩模版遮挡的区域未被紫外光照射，而未被掩模版遮挡的区域照射紫外光。上述基板在显影液中喷淋40s，被紫外光照射区域的光刻胶被溶解，基板进一步在120℃热台上后烘两分钟，从而在薄膜上形成所需光刻胶图案。该基板在草酸刻蚀液中浸泡刻蚀60s，刻蚀出所需要的图案，进一步在去胶液中处理5分钟，清洗后获得所需基板。
源漏电极为钼铜钼(Mo/Cu/Mo)的叠层结构，其厚度分别为30/300/30nm；源漏电极的图形化工序采用光刻工艺并结合湿法刻蚀方式进行，其刻蚀液为双氧水基的无氟铜酸刻蚀液。在刻蚀完源漏电极后无需去胶处理，接着把基板在铝酸刻蚀液中刻蚀10s，进一步完成牺牲层的刻蚀。
钝化层为采用化学气相沉积制备的氧化硅薄膜，厚度为400nm；钝化层在沉积完后经300℃烘箱在空气气氛下退火60分钟后，利用干法刻蚀图形化。
实施例2
本实施例提供一种金属氧化物薄膜晶体管，其截面示意图如图1所示。
所述金属氧化物薄膜晶体管从下至上依次包括基板、栅极、栅极绝缘层、有源层、沟道保护层和牺牲层；所述金属氧化物薄膜晶体管还包括覆盖在牺牲层上，并且与有源层两端电性连接的源电极和漏电极；所述金属氧化物薄膜晶体管还包括覆盖在源电极、漏电极和沟道保护层上的钝化层。
本实施例还提供上述金属氧化物薄膜晶体管的制备方法，所述制备方法包括如下步骤：
(1)在基板上形成栅极并图形化；
(2)在栅极上覆盖栅极绝缘层并图形化；
(3)在栅极绝缘层上依次沉积有源层、沟道保护层和牺牲层，并在同一道刻蚀工艺中完成图形化；
(4)在牺牲层上形成与有源层两端电性连接的源电极和漏电极后，进行刻蚀；所述刻蚀中，牺牲层薄膜刻蚀速率与保护层薄膜刻蚀速率的比值为1000:1；在源漏电极刻蚀的过程中，未被源漏电极保护的牺牲层同时被刻蚀；
(5)在源电极、漏电极和沟道保护层上形成钝化层。
本实施例中的基板为硬质玻璃基板；
栅极为磁控溅射方式制备的金属钼铝钼(Mo/Al/Mo,30/300/30nm)电极，采用湿法刻蚀图形化；
栅极绝缘层为采用化学气相沉积方式制备的氮化硅(SiNx，300nm)和氧化硅(SiOx，50nm)的叠层结构，其中氮化硅和金属栅电极接触；通过干法刻蚀图形化；
有源层为稀土氧化铽掺杂的氧化铟镓薄膜(Tb:IGO)，Tb:In:Ga＝0.05:4:1mol，厚度为10nm；
沟道保护层为氧化铽掺杂的氧化铟锡锌薄膜(Tb:ITZO)，Tb:In:Sn:Zn＝0.05:2:1:1mol，厚度为20nm；所述沟道保护层为结晶形态的薄膜；所述沟道保护层溅射时溅射气氛中的氧含量为50％；
牺牲层为氮氧化锌薄膜(ZnON)，厚度为20nm；所述牺牲层为非晶形态的氮氧化物薄膜；
其中，有源层、沟道保护层和牺牲层均采用磁控溅射方式连续制备，经350℃烘箱在空气气氛下退火60分钟后，利用草酸刻蚀液一道刻蚀图形化；具体步骤与实施例1相同。
源漏电极为Mo/Al/Mo的叠层结构，其厚度分别为30/300/30nm；源漏电极的图形化工序采用光刻工艺并结合湿法刻蚀方式进行，其刻蚀液为磷酸、硝酸和冰醋酸的混合液。在刻蚀源漏电极的过程中，器件的牺牲层直接被该刻蚀液刻蚀完全，无需新增刻蚀过程。
钝化层为采用化学气相沉积制备的氧化硅和氮化硅的叠层薄膜，厚度分别为300nm和100nm；钝化层在沉积完氧化硅后经300℃烘箱在空气气氛下退火60分钟后再沉积氮化硅，利用干法刻蚀图形化。
实施例3
本实施例提供一种金属氧化物薄膜晶体管，所述金属氧化物薄膜晶体管从下至上依次包括基板、栅极、栅极绝缘层、有源层、沟道保护层和牺牲层；所述金属氧化物薄膜晶体管还包括覆盖在牺牲层上，并且与有源层两端电性连接的源电极和漏电极；所述金属氧化物薄膜晶体管还包括覆盖在源电极、漏电极和沟道保护层上的钝化层。
本实施例还提供上述金属氧化物薄膜晶体管的制备方法，所述制备方法包括如下步骤：
(1)在基板上形成栅极并图形化；
(2)在栅极上覆盖栅极绝缘层并图形化；
(3)在栅极绝缘层上依次沉积有源层、沟道保护层和牺牲层，并在同一道刻蚀工艺中完成图形化；
(4)在牺牲层上形成与有源层两端电性连接的源电极和漏电极后，进行刻蚀；所述刻蚀中，牺牲层薄膜刻蚀速率与保护层薄膜刻蚀速率的比值>20:1；在源漏电极刻蚀的过程中，未被源漏电极保护的牺牲层同时被刻蚀；
(5)在源电极、漏电极和沟道保护层上形成钝化层。
本实施例中的基板为硬质玻璃基板；
栅极为磁控溅射方式制备的金属钼钛合金/铜/钼钛合金(MoTi/Cu/MoTi,30/300/50nm)电极，采用湿法刻蚀图形化；
栅极绝缘层为采用化学气相沉积方式制备的氮化硅(SiNx，300nm)和氧化硅(SiOx，100nm)的叠层结构，其中氮化硅和金属栅电极接触；通过干法刻蚀图形化；
有源层为稀土氧化铽掺杂的氧化铟镓锡薄膜(Tb:IGZO)，其中Tb:In:Ga:Zn＝0.05:4:1:2mol，厚度为20nm；
沟道保护层为采用溶液法制备的氧化铽掺杂氧化锡锌薄膜(Tb:ZTO)，其中Tb:Sn:Zn＝0.01:1:1mol，；厚度为5nm；所述沟道保护层为结晶形态的薄膜；
牺牲层为化学气相沉积法制备的硫化钼薄膜(MoS2)，厚度为6nm；所述牺牲层为非晶形态的硫化物薄膜；
其中，有源层采用磁控溅射方式连续制备、沟道保护层采用溶液法方式制备、牺牲层采用化学气相沉积方式制备；上述叠层薄膜结合氩气等离子体处理，并利用草酸刻蚀液一道刻蚀图形化；其它相关步骤与实施例1相同。
源漏电极为MoTi/Cu/MoTi的叠层结构，其厚度分别为30/300/50nm；源漏电极的图形化工序采用光刻工艺并结合湿法刻蚀方式进行，其刻蚀液采用含氟的双氧水基刻蚀液。在刻蚀源漏电极的过程中，器件的牺牲层被部分刻蚀。
在沉积钝化层之前，基板在氮气(N2)和氟化硫(SF6)的混合等离子体中处理20s，然后再进行钝化层的制作。
钝化层为采用化学气相沉积制备的氧化硅和氮化硅的叠层薄膜，厚度分别为300nm和100nm；
钝化层在沉积完氧化硅后经300℃烘箱在空气气氛下退火60分钟后再沉积氮化硅，利用干法刻蚀图形化。
实施例4
本实施例提供一种金属氧化物薄膜晶体管，所述金属氧化物薄膜晶体管除了沟道保护层替代有源层外，其余均与实施例2相同，其截面示意图如图3所示。
所述金属氧化物薄膜晶体管从下至上依次包括基板、栅极、栅极绝缘层、沟道保护层和牺牲层；所述金属氧化物薄膜晶体管还包括覆盖在牺牲层上，并且与沟道保护层两端电性连接的源电极和漏电极；所述金属氧化物薄膜晶体管还包括覆盖在源电极、漏电极和沟道保护层上的钝化层。
实施例5
本实施例提供一种金属氧化物薄膜晶体管，所述金属氧化物薄膜晶体管的有源层为双叠层结构，其余均与实施例1相同。
具体的，和栅极绝缘层氧化硅接触的底层有源层为氧化铟镓锌薄膜(IGZO)，其中In:Ga:Zn＝1:1:1mol，厚度为10nm；覆盖其上的上层有源层为氧化镨掺杂的氧化铟镓锌薄膜(Pr:IGZO)，其中Pr:In:Ga:Zn＝0.05:3:0.5:1mol，厚度为20nm。
实施例6
本实施例提供一种金属氧化物薄膜晶体管，所述金属氧化物薄膜晶体管的有源层为三叠层结构，其余均与实施例1相同。
具体的，和栅极绝缘层氧化硅接触的底层有源层为氧化铟镓锌薄膜(IGZO)，其中In:Ga:Zn＝1:1:1mol，厚度为10nm；中间夹层的有源层为氧化镨掺杂的氧化铟镓锌薄膜(Pr:IGZO)，其中Pr:In:Ga:Zn＝0.05:4:0.5:1mol，厚度为10nm；覆盖其上的顶层有源层为氧化铟镓锌薄膜(IGZO)，其中In:Ga:Zn＝1:1:1mol，厚度为10nm。
实施例7
本实施例提供一种金属氧化物薄膜晶体管，所述金属氧化物薄膜晶体管除了沟道保护层的厚度为60nm外，其余均与实施例1相同。
实施例8
本实施例提供一种金属氧化物薄膜晶体管，所述金属氧化物薄膜晶体管除了沟道保护层为原子层沉积方式制作的5nm厚度的氧化锡锌薄膜外，其余均与实施例1相同。
实施例9
本实施例提供一种金属氧化物薄膜晶体管，所述金属氧化物薄膜晶体管除了沟道保护层的厚度为3nm外，其余均与实施例1相同。
实施例10
本实施例提供一种金属氧化物薄膜晶体管，所述金属氧化物薄膜晶体管除了沟道保护层的厚度为70nm外，其余均与实施例1相同。
实施例11
本实施例提供一种金属氧化物薄膜晶体管，所述金属氧化物薄膜晶体管除了牺牲层的厚度为3nm外，其余均与实施例1相同。
实施例12
本实施例提供一种金属氧化物薄膜晶体管，所述金属氧化物薄膜晶体管除了牺牲层的厚度为40nm外，其余均与实施例1相同。
实施例13
本实施例提供一种金属氧化物薄膜晶体管的制备方法，所述制备方法除了步骤(4)所述刻蚀中，牺牲层薄膜刻蚀速率与保护层薄膜刻蚀速率的比值为15:1外，其余均与实施例1相同。
对比例1
本对比例提供一种金属氧化物薄膜晶体管，所述金属氧化物薄膜晶体管的有源层上不设置沟道保护层和牺牲层，因而在源漏电极图案化的时候仅有源漏电极刻蚀的过程，无后续铝酸处理的过程，其余均与实施例1相同。
实施例1中金属氧化物薄膜晶体管的均匀性图如图4所示，对比例1中金属氧化物薄膜晶体管的均匀性图如图5所示。通过对比可以看出，实施例1中金属氧化物薄膜晶体管的器件均匀性明显优于对比例1，而且器件的磁滞现象不明显。
实施例1中金属氧化物薄膜晶体管的正向热偏压稳定性图如图6所示，对比例1中金属氧化物薄膜晶体管的正向热偏压稳定性图如图7所示。通过对比可以看出，实施例1中金属氧化物薄膜晶体管的阈值电压漂移量为0.5V，而对比例1的阈值电压漂移量为4.2V，可见，在增加保护层和牺牲层后器件的稳定性明显改善。
实施例1中金属氧化物薄膜晶体管在不同沟道长度下的器件转移特性曲线如图8所示，对比例1中金属氧化物薄膜晶体管在不同沟道长度下的器件转移特性曲线如图9所示。可以看出，对比例1中随着沟道长度的减小，器件阈值电压负向偏移，当L＝1.5μm时，器件处于“导通”状态，失去开关特性；而实施例1随着沟道长度的减小，器件阈值电压未有明显的负向偏移现象，能实现较短沟道(L＝1.5μm)器件的制备。
对比例2
本对比例提供一种金属氧化物薄膜晶体管，所述金属氧化物薄膜晶体管的有源层上不设置牺牲层外，其余均与实施例1相同，所制备的器件性能参数列于表1。
为认证源漏电极金属在溅射沉积时会有向底下金属氧化物层“注入”或“扩散”金属原子的现象，我们采用飞行时间二次离子质谱(TOF-SIMS)进行相关实验，分别观察设置牺牲层和不设置牺牲层时沟道保护层和钝化层界面的元素分布特性。
由图10可知，设置有牺牲层器件的沟道保护层和钝化层的界面未观察到明显的钼元素信号谱，而对比例2中未设置牺牲层的器件在界面处有较明显的钼元素信号谱，具体如图11所示。需要说明的是，如图12所示，虽然该界面处的钼元素含量较少，但该界面处的峰位谱图和钼元素有较好的匹配，其进一步指认该界面有钼元素的存在。
以上可知，金属源漏电极金属在溅射沉积时会有向底下薄膜功能层“注入”或“扩散”金属原子的现象，但是通过设置牺牲层可以解决该界面层的影响。因此，这证实了对比例1源漏电极金属原子在沉积过程中可能通过“扩散”或“注入”残留在和其接触的薄膜中，进而影响器件的均匀性和稳定性等特性。
采用半导体参数分析仪，测定上述实施例和对比例中金属氧化物薄膜晶体管的性能参数，包括其阈值电压、场效应迁移率、热偏压稳定性等。
在未特别注明的情况下，所述器件的沟道宽度(W)和沟道长度(L)统一为W/L＝10/5μm。器件阈值电压取值转移曲线中(Vds＝10V)源漏电流为1nA时对应的栅源电压(Vgs)，器件场效应迁移率对应于饱和迁移率的最大值；
器件的均匀性是评估驱动背板性能的一个重要参数，决定了其所能对应的应用产品。本发明采用标准偏差的方式对器件的阈值电压(Vth)进行评估，从而反映出背板器件的均匀性。其中，Vth标准偏差σ的计算方式为：
Figure BDA0004135949060000221
其中，n为器件Vth个数，
Figure BDA0004135949060000222
为Vth的平均值。本发明中基板的对应面积统一为200mm*200mm，各实施例制作基板的Vth标准偏差σ如表1所示。
热偏压稳定性(PBTS)的测试方式为，首先把基片置于60℃的测试机台的热板上，保持一定时间待基片的温度达到60℃并稳定后测试器件的初始转移特性；随后在栅源电极两端加上30V的正向偏压，保持源漏电极电压为0V，持续3600s后再次测试器件的转移特性曲线；通过提取两次转移特性曲线中的阈值电压参数的差值得到阈值电压的漂移量，从而获得器件的PBTS特性。
各实施例和对比例中器件参数的结果如表1所示。
表1各实施例相关参数表
Figure BDA0004135949060000223
/>
Figure BDA0004135949060000231
从表1可以看出：
实施例1～8中，金属氧化物薄膜晶体管器件性能相对较好，器件阈值电压均匀性好、稳定性较优，短沟道(L＝1.5μm)器件性能正常，其和长沟道(L＝5μm)器件的阈值电压相保持一致。
针对沟道保护层而言，当沟道保护层的厚度较薄(实施例9，沟道保护层为3nm)时，沟道保护层薄膜未能形成连续的薄膜，在刻蚀牺牲层的过程中有源层受到刻蚀液的影响使得器件的阈值电压正向偏移，器件均匀性退化、器件迁移率下降、稳定性退化，而且短沟道器件的阈值电压偏负；当沟道保护层的厚度较厚(实施例10，沟道保护层为70nm)时，由于沟道保护层也是具有一定载流子浓度的薄膜材料，造成器件的绝对载流子数过高，使得器件阈值电压严重偏负，短沟道器件处于“导通”状态，器件失去“开关”特性。
另外，针对牺牲层而言，较薄的牺牲层(实施例11，牺牲层为3nm)由于未能形成有效的阻隔金属原子的“注入”或“扩散”的功能层，使得器件的阈值电压相对负偏，器件均匀性退化，稳定性退化，短沟道器件处于“导通”状态；当牺牲层的厚度较厚(实施例12，牺牲层为40nm)时，由于通常牺牲层的载流子浓度偏低，造成源漏电极无法和有源层形成良好的欧姆接触，致使器件的迁移率严重下降。
在牺牲层和沟道保护层的刻蚀选择比方面，当刻蚀选择比相对较低(实施例13，刻蚀选择比为15:1)，也即牺牲的刻蚀过程中，也会对保护层有一定的刻蚀效果，从而容易造成器件阈值电压正偏，器件均匀性退化，迁移率下降，稳定性退化，短沟道器件偏负。
为了更好地验证本发明方案的有效性，我们设置的两个关键的对比例1和2。从表1可以看出，当器件未设置有沟道保护层和牺牲层(对比例1)时，器件有源层由于在源漏电极的沉积过程中有金属原子的“注入”或“扩散”的现象，而且在刻蚀电极的过程中有源层易受刻蚀液的影响，造成器件阈值电压正偏，迁移率严重下降，稳定性退化，短沟道器件阈值电压负偏，而且器件的均匀性也有一定程度的退化。另外，当器件未设置牺牲层(对比例2)时，器件沟道保护层由于在源漏电极的沉积过程中有金属原子的“注入”或“扩散”的现象，器件的阈值电压负偏，迁移率下降，稳定性退化，短沟道器件无法制作成功。因此，这进一步证明了本发明方案在器件均匀性、稳定性，以及短沟道器件实现等方面的优越性。
申请人声明，以上所述仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，所属技术领域的技术人员应该明了，任何属于本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，均落在本发明的保护范围和公开范围之内。

Claims (10)

1.一种金属氧化物薄膜晶体管，其特征在于，所述金属氧化物薄膜晶体管的有源层上依次设置有沟道保护层和牺牲层；所述牺牲层为非晶形态的氧化物薄膜、氮化物薄膜、氮氧化物薄膜、氟化物薄膜或硫化物薄膜中的任意一种或至少两种的组合。
2.根据权利要求1所述的金属氧化物薄膜晶体管，其特征在于，所述沟道保护层为结晶形态的薄膜；
优选地，所述沟道保护层的厚度为5～60nm。
3.根据权利要求1或2所述的金属氧化物薄膜晶体管，其特征在于，所述沟道保护层为氧化锡掺杂的薄膜，其中锡原子在所有金属原子中的占比>20％；
优选地，所述沟道保护层采用磁控溅射方式制备，其溅射气氛中的氧含量为20％以上，优选为50％以上。
4.根据权利要求1～3任一项所述的金属氧化物薄膜晶体管，其特征在于，所述牺牲层的厚度为6～30nm。
5.根据权利要求1～4任一项所述的金属氧化物薄膜晶体管，其特征在于，所述有源层为单层结构或叠层结构。
6.根据权利要求1～5任一项所述的金属氧化物薄膜晶体管，其特征在于，所述金属氧化物薄膜晶体管从下至上依次包括基板、栅极、栅极绝缘层、有源层、沟道保护层和牺牲层；所述金属氧化物薄膜晶体管还包括覆盖在牺牲层上，并且与有源层两端电性连接的源电极和漏电极；所述金属氧化物薄膜晶体管还包括覆盖在源电极、漏电极和沟道保护层上的钝化层。
7.根据权利要求1～6任一项所述的金属氧化物薄膜晶体管，其特征在于，所述金属氧化物薄膜晶体管中沟道保护层替代有源层；
优选地，所述金属氧化物薄膜晶体管从下至上依次包括基板、栅极、栅极绝缘层、沟道保护层和牺牲层；所述金属氧化物薄膜晶体管还包括覆盖在牺牲层上，并且与沟道保护层两端电性连接的源电极和漏电极；所述金属氧化物薄膜晶体管还包括覆盖在源电极、漏电极和沟道保护层上的钝化层。
8.一种权利要求1～7任一项所述的金属氧化物薄膜晶体管的制备方法，其特征在于，所述制备方法包括在有源层上依次沉积沟道保护层和牺牲层，并在同一道刻蚀工艺中完成图形化。
9.根据权利要求8所述的制备方法，其特征在于，所述制备方法包括如下步骤：
(1)在基板上形成栅极并图形化；
(2)在栅极上覆盖栅极绝缘层并图形化；
(3)在栅极绝缘层上依次沉积有源层、沟道保护层和牺牲层，并在同一道刻蚀工艺中完成图形化；
(4)在牺牲层上形成与有源层两端电性连接的源电极和漏电极后，进行刻蚀；在源漏电极刻蚀的过程中，未被源漏电极保护的牺牲层同时被刻蚀；
(5)在源电极、漏电极和沟道保护层上形成钝化层。
10.根据权利要求8或9所述的制备方法，其特征在于，步骤(4)所述刻蚀中，牺牲层薄膜刻蚀速率与保护层薄膜刻蚀速率的比值>20:1；
优选地，在进行步骤(5)之前，增加一道刻蚀工序刻蚀牺牲层；
优选地，所述刻蚀牺牲层中，牺牲层薄膜刻蚀速率与保护层薄膜刻蚀速率的比值>20:1；
优选地，所述刻蚀牺牲层之后，进行气氛热处理或等离子体处理；
优选地，所述等离子体处理的气源包括氩气、一氧化二氮、氧气、臭氧、氟化硫、氟化碳或氮气中的任意一种或至少两种的组合。
CN202310275243.5A 2023-03-21 2023-03-21 一种金属氧化物薄膜晶体管及其制备方法 Pending CN116314343A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310275243.5A CN116314343A (zh) 2023-03-21 2023-03-21 一种金属氧化物薄膜晶体管及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310275243.5A CN116314343A (zh) 2023-03-21 2023-03-21 一种金属氧化物薄膜晶体管及其制备方法

Publications (1)

Publication Number Publication Date
CN116314343A true CN116314343A (zh) 2023-06-23

Family

ID=86777623

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310275243.5A Pending CN116314343A (zh) 2023-03-21 2023-03-21 一种金属氧化物薄膜晶体管及其制备方法

Country Status (1)

Country Link
CN (1) CN116314343A (zh)

Similar Documents

Publication Publication Date Title
KR101509663B1 (ko) 산화물 반도체층 형성 방법 및 이를 이용한 반도체 소자제조방법
US11677031B2 (en) Oxide semiconductor thin-film and thin-film transistor consisted thereof
JP5099740B2 (ja) 薄膜トランジスタ
US9660103B2 (en) Thin film transistor and method for manufacturing same
CN103222061B (zh) 布线构造
CN110867458B (zh) 金属氧化物半导体薄膜晶体管阵列基板及制作方法
CN102157564B (zh) 顶栅金属氧化物薄膜晶体管的制备方法
CN104885229A (zh) 薄膜晶体管及其制造方法
JP2007220816A (ja) 薄膜トランジスタ及びその製法
JP5437776B2 (ja) 酸化物半導体を用いた薄膜トランジスタおよびその製造方法
KR20170037647A (ko) 박막 트랜지스터
US8361897B2 (en) Method for depositing a thin film electrode and thin film stack
CN102738243B (zh) 晶体管、阵列基板及其制造方法、液晶面板和显示装置
US20150011047A1 (en) Method for fabricating igzo layer and tft
CN107369719B (zh) 一种氧化物薄膜晶体管纯铜复合结构源漏电极及其制备方法
CN109638070B (zh) 氧化物半导体材料、薄膜晶体管及制备方法和显示面板
TWI449127B (zh) A wiring structure, a display device, and a semiconductor device
CN116314343A (zh) 一种金属氧化物薄膜晶体管及其制备方法
WO2011001704A1 (ja) 薄膜トランジスタおよびその製造方法
CN110190066A (zh) 阵列基板和阵列基板的制备方法
JP7462438B2 (ja) 酸化物半導体薄膜及びそれを用いた薄膜トランジスタ、並びにそれらを形成するためのスパッタリングターゲット
KR101275801B1 (ko) 산화물 반도체 타겟
CN111048523A (zh) 阵列基板及其制备方法
CN118173613A (zh) 一种高迁移率高稳定性的氧化物薄膜晶体管及其制备方法
CN117199083A (zh) 薄膜晶体管阵列驱动背板及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination