CN116306474A - 一种片上网络的通路验证方法、装置、设备、存储介质 - Google Patents

一种片上网络的通路验证方法、装置、设备、存储介质 Download PDF

Info

Publication number
CN116306474A
CN116306474A CN202310091520.7A CN202310091520A CN116306474A CN 116306474 A CN116306474 A CN 116306474A CN 202310091520 A CN202310091520 A CN 202310091520A CN 116306474 A CN116306474 A CN 116306474A
Authority
CN
China
Prior art keywords
verification
network
chip
path
target
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310091520.7A
Other languages
English (en)
Inventor
李熙华
邵海波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shandong Yunhai Guochuang Cloud Computing Equipment Industry Innovation Center Co Ltd
Original Assignee
Shandong Yunhai Guochuang Cloud Computing Equipment Industry Innovation Center Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shandong Yunhai Guochuang Cloud Computing Equipment Industry Innovation Center Co Ltd filed Critical Shandong Yunhai Guochuang Cloud Computing Equipment Industry Innovation Center Co Ltd
Priority to CN202310091520.7A priority Critical patent/CN116306474A/zh
Publication of CN116306474A publication Critical patent/CN116306474A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7807—System on chip, i.e. computer system on a single chip; System in package, i.e. computer system on one or more chips in a single package
    • G06F15/7825—Globally asynchronous, locally synchronous, e.g. network on chip
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2115/00—Details relating to the type of the circuit
    • G06F2115/08—Intellectual property [IP] blocks or IP cores
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • Computing Systems (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

本申请公开了一种片上网络的通路验证方法、装置、设备、存储介质，涉及集成电路技术领域，包括：提取待验证片上网络的架构信息，基于架构信息生成相应的验证环境；通过图形用户界面从验证环境中选择目标通路并确定目标通路参数；基于目标通路、目标通路参数、业务场景运行对应的测试用例，并获取相应的运行结果，完成片上网络的通路验证。可见，面对不同片上网络只需要填写不同的架构信息文件就可以生成对应的验证环境，不需要针对每个片上网络单独产生验证环境进行验证，减少验证工程师重复性工作量和验证周期；提供了直观的图形用户界面便于验证工程师任意选择验证通路及通路参数，操作方便，实现通路验证多样性。

Description

一种片上网络的通路验证方法、装置、设备、存储介质
技术领域
本发明涉及集成电路技术领域，特别涉及一种片上网络的通路验证方法、装置、设备、存储介质。
背景技术
随着集成电路的发展，SoC(片上***)也朝着大规模、高集成度、高复杂度、高性能、低功耗的方向愈演愈烈。并且为了高效地实现任务的处理，SoC上众多IP对所处理的数据都提出了高带宽、低延迟等高性能指标。此时，片上互联往往会成为整个SoC性能突破的关键。NoC(Network on Chip，片上网络)作为一种总线互联架构，用于连接多个主机和从机而实现整个***的高性能通信。其高度可配置的结构化的分层组织，借鉴了通用网络的一些概念，为***提供了一种高效、高灵活度和可扩展的解决方案。片上网络解决方案如今是SoC互联的主要发展方向。
为了满足SoC的性能需求，片上网络的应用越来越多。各厂商所提供的片上网络作为一个成熟通用IP(知识产权核)，自身功能庞大，且已经经过了充分验证。因此，在SoC中，片上网络的验证工作最主要的就是如何快速地实现其全通路的验证工作。当前SoC中片上网络的通路验证所面临的挑战是：通路类型的多样性，其中，通路指主机通过NoC访问从机所经历的路径。通路类型的多样性要求验证工程师在验证时，需要根据每一条主机-从机的通路特性进行不同测试。但是随着主机和从机个数、协议类型的增加，如何保证每条通路的验证的完备性是一个需要验证工程师考虑的问题。除此之外，若某一个主机或主机的特性更改，则与其相关的所有通路验证都需要进行更改。在项目初期，更改必不可少，但这无疑增加了验证工程师的重复工作。因此，通路类型的多样性带来的问题非常多，给验证工程师带来的挑战也非常大。面对众多不同的NoC，如果每个都要单独搭建验证环境并开发测试用例进行验证，验证工程师的工作量无疑是巨大的。
综上，如何找到NoC中的通用性，把验证工作也变得通用起来，快速完成多个NoC的验证是本领域有待解决的技术问题。
发明内容
有鉴于此，本发明的目的在于提供一种片上网络的通路验证方法、装置、设备、存储介质，能够找到NoC中的通用性，把验证工作也变得通用起来，快速完成多个NoC的验证。其具体方案如下：
第一方面，本申请公开了一种片上网络的通路验证方法，包括：
提取待验证片上网络的架构信息，基于所述架构信息生成相应的验证环境；
通过图形用户界面从所述验证环境中选择目标通路并确定目标通路参数；
基于所述目标通路、所述目标通路参数、业务场景运行对应的测试用例，并获取相应的运行结果，完成片上网络的通路验证。
可选的，所述提取待验证片上网络的架构信息之前，还包括：
填写包含与所述主机对接的接口单元与所述从机对接的接口单元的个数、名称、接口协议、通路参数的待验证片上网络的信息文件。
可选的，所述提取待验证片上网络的架构信息，基于所述架构信息生成相应的验证环境，包括：
提取待验证片上网络的架构信息，以生成用于配置验证环境的配置信息；
基于所述配置信息生成相应的验证环境。
可选的，所述基于所述架构信息生成相应的验证环境，包括：
利用验证IP核模拟待验证片上网络所连接的主机和从机的传输行为，并产生相应的通路，以生成相应的验证环境；其中，所述通路用于所述主机与从机通过所述待验证片上网络、通路协议和通路参数进行数据传输。
可选的，所述通过图形用户界面从所述验证环境中选择目标通路并确定目标通路参数，包括：
通过图形用户界面从所述验证环境中选择预设数量个目标通路，并对所述目标通路指定对应的通路参数和/或默认随机通路参数；
将所述通路参数和/或所述默认随机通路参数确定为目标通路参数。
可选的，所述基于所述目标通路、所述目标通路参数、业务场景运行对应的测试用例，并获取相应的运行结果之后，还包括：
根据运行结果，生成包含波形文件、日志文件、用例回归结果、覆盖率文件的仿真报告。
可选的，所述根据所述运行结果，生成包含波形文件、日志文件、用例回归结果、覆盖率文件的仿真报告之后，还包括：
判断所述仿真报告的仿真结果是否满足预设仿真目标，若未满足，则执行通过图形用户界面从所述验证环境中选择目标通路并确定目标通路参数步骤。
第二方面，本申请公开了一种片上网络的通路验证装置，包括：
环境生成模块，用于提取待验证片上网络的架构信息，基于所述架构信息生成相应的验证环境；
参数确定模块，用于通过图形用户界面从所述验证环境中选择目标通路并确定目标通路参数；
通路验证模块，用于基于所述目标通路、所述目标通路参数、业务场景运行对应的测试用例，并获取相应的运行结果，完成片上网络的通路验证。
第三方面，本申请公开了一种电子设备，包括：
存储器，用于保存计算机程序；
处理器，用于执行所述计算机程序，以实现前述公开的片上网络的通路验证方法的步骤。
第四方面，本申请公开了一种计算机可读存储介质，用于存储计算机程序；其中，所述计算机程序被处理器执行时实现前述公开的片上网络的通路验证方法的步骤。
由此可见，本申请公开了一种片上网络的通路验证方法，包括：提取待验证片上网络的架构信息，基于所述架构信息生成相应的验证环境；通过图形用户界面从所述验证环境中选择目标通路并确定目标通路参数；基于所述目标通路、所述目标通路参数、业务场景运行对应的测试用例，并获取相应的运行结果，完成片上网络的通路验证。可见，面对不同片上网络只需要填写不同的架构信息文件就可以生成对应的验证环境，不需要针对每个片上网络单独产生验证环境进行验证，减少验证工程师重复性工作量和验证周期；提供了直观的图形用户界面便于验证工程师任意选择验证通路及通路参数，操作方便，实现通路验证多样性。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1为本申请公开的一种片上网络的通路验证方法流程图；
图2为本申请公开的一种片上网络的验证环境示例图；
图3为本申请公开的一种具体的片上网络的通路验证方法流程图；
图4为本申请公开的另一种具体的片上网络的通路验证方法流程图；
图5为本申请公开的一种片上网络的功能模块流程图；
图6为本申请公开的一种片上网络的通路验证装置结构示意图；
图7为本申请公开的一种电子设备结构图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
随着集成电路的发展，SoC也朝着大规模、高集成度、高复杂度、高性能、低功耗的方向愈演愈烈。并且为了高效地实现任务的处理，SoC上众多IP对所处理的数据都提出了高带宽、低延迟等高性能指标。此时，片上互联往往会成为整个SoC性能突破的关键。NoC作为一种总线互联架构，用于连接多个主机和从机而实现整个***的高性能通信。其高度可配置的结构化的分层组织，借鉴了通用网络的一些概念，为***提供了一种高效、高灵活度和可扩展的解决方案。片上网络解决方案如今是SoC互联的主要发展方向。
为了满足SoC的性能需求，片上网络的应用越来越多。各厂商所提供的片上网络作为一个成熟通用IP，自身功能庞大，且已经经过了充分验证。因此，在SoC中，片上网络的验证工作最主要的就是如何快速地实现其全通路的验证工作。当前SoC中片上网络的通路验证所面临的挑战是：通路类型的多样性，其中，通路指主机通过NoC访问从机所经历的路径。通路类型的多样性要求验证工程师在验证时，需要根据每一条主机-从机的通路特性进行不同测试。NoC存在各种各样的变化，变化来自3点：一个SoC中存在多个不同NoC；一个SoC的不同版本使得NoC可能变化；不同项目中的NoC；随着主机和从机个数、协议类型的增加，如何保证每条通路的验证的完备性是一个需要验证工程师考虑的问题。除此之外，若某一个主机或主机的特性更改，则与其相关的所有通路验证都需要进行更改。在项目初期，更改必不可少，但这无疑增加了验证工程师的重复工作。不同因此，通路类型的多样性带来的问题非常多，给验证工程师带来的挑战也非常大。面对众多不同的NoC，如果每个都要单独搭建验证环境并开发测试用例进行验证，验证工程师的工作量无疑是巨大的。
为此，本申请公开了一种片上网络的通路验证方案，能够找到NoC中的通用性，把验证工作也变得通用起来，快速完成多个NoC的验证是本领域有待解决的技术问题。
参照图1所示，本发明实施例公开了一种片上网络的通路验证方法，包括：
步骤S11：提取待验证片上网络的架构信息，基于所述架构信息生成相应的验证环境。
本实施例中，提取待验证片上网络的架构信息，以生成用于配置验证环境的配置信息；基于所述配置信息生成相应的验证环境。具体的，利用验证IP核模拟待验证片上网络所连接的主机和从机的传输行为，并产生相应的通路，以生成相应的验证环境；其中，所述通路用于所述主机与从机通过所述待验证片上网络、通路协议和通路参数进行数据传输。根据提取的架构信息产生NoC的验证环境，下图2为一个验证环境的示例图。验证环境将VIP(验证IP)集成进来模拟各Master(主机)和Slave(从机)的行为，同时还产生每条通路的base sequence。每条通路的base sequence会根据所在通路的Master和Slave协议和协议参数，在各种参数的随机范围内随机地发送n笔传输。其中，各种参数也都可以在由验证工程师来指定，来发送特定的传输。
本实施例中，所述提取待验证片上网络的架构信息之前，还包括：填写包含与所述主机对接的接口单元与所述从机对接的接口单元的个数、名称、接口协议、通路参数的待验证片上网络的信息文件。可以理解的是，对于一个SoC，往往由多个子***组成，相应的也存在多个NoC。NoC负责SoC上各个IP的连接和通信，它的功能和性能对整个SoC至关重要。以全球领先的互联IP公司Arteris推出的NoC IP为例进行介绍。填写架构信息：架构工程师填写NoC的架构信息，包括该NoC所有Initiator NIU(Arteris定义的与主机对接的NIU)和Target NIU(Arteris定义的与从机对接的NIU)的：
1)个数
2)名称；
3)接口协议及协议参数，如AXI(片内总线)的地址位宽、数据位宽、ID位宽、支持的突发类型、突发大小范围、突发长度范围等；
4)地址映射关系。
由于主机协议的多样性，NoC支持多种协议，如ARM AMBA(高级微控制器总线架构)系列的AXI、AHB(高级高性能总线)、APB(***总线)等。一个NoC可以连接多个主机，每个主机都可以采用不同的接口协议，每种协议涉及的参数也多种多样，因此可以发出的访问也多种多样。比如，使用AHB作为接口协议的主机只能发地址对齐的访问，而使用AXI作为接口协议的主机可以发地址非对齐的访问。一个接口协议为AXI的主机，可以发出FIXED、INCR、WRAP 3种类型的突发，针对不同的突发类型，突发长度、地址等参数又各自不同。即使相同协议，参数不同，其访问也不同。比如，两个接口协议都为AXI的主机，主机1的数据位宽为64比特，主机2的数据位宽为32比特，那主机1和主机2发出的突发大小也不同。从机协议的多样性：同样地，一个NoC可以连接多个从机，每个从机都可以采用不同的接口协议，每种协议涉及的参数也多种多样，因此可以接收的访问也多种多样。比如，接口协议为AHB的从机只能接收地址对齐的访问，而接口协议为AXI的从机可以接收地址非对齐的访问。然后，基于上述的架构信息生成对应的验证环境，生成的验证环境中，需要支持NoC所支持的部分协议，所述协议具体可以包括但不限于：AXI协议、AHB协议、NSP(Arteris NoC Socket)协议等。这样一来，通过预先对所有的主从协议以及相关的参数进行架构信息的填写，面对不同NoC只需要填写不同的架构信息文件就可以生成对应的验证环境，不需要针对每个NoC单独产生验证环境进行验证，减少验证工程师重复性工作量和验证周期。
本实施例中，由于验证环境是基于提取的架构信息自动产生的，因此，验证环境的更新操作也是基于提取的新的架构信息进行的，也即，当填写的架构信息发生变化时，验证环境也会基于提取的变化后的架构信息进而自动化更新。
步骤S12：通过图形用户界面从所述验证环境中选择目标通路并确定目标通路参数。
本实施例中，通过GUI(图形化用户界面)界面中展示的验证环境的各个通路的base sequence，选择目标通路，并确定相应的目标通路参数以及定制测试用例对目标通路参数进行验证。
步骤S13：基于所述目标通路、所述目标通路参数、业务场景运行对应的测试用例，并获取相应的运行结果，完成片上网络的通路验证。
本实施例中，根据确定的目标通路、目标通路参数以及业务场景，运行对应的测试用例，其中，业务场景也属于通路类型的一种，生成的测试用例的类型可以为AHB Master支持发出INCR类型的访问。在***中，场景不同，访问也可能不同。比如，一个接口协议为AXI的CPU作为主机访问三个接口协议同为AXI的从机，从机1是一个基于FIFO存储的器件，从机2是基于一片静态存储单元的器件，从机3也是基于一片连续静态存储单元的器件。那么通常情况下主机将以突发类型为FIXED、数据位宽大小为FIFO数据位宽的突发传输来访问从机1。如果主机访问从机2时关闭了Cache(高速缓冲存储器)，那么通常情况下以突发类型为INCR、大小为RAM数据位宽的突发访问从机2；如果主机访问从机3时***打开了Cache，当访问发生了需要进行Cache替换的操作时，那么可能会以突发类型为WRAP、突发长度为一个Cacheline(缓存行)大小的突发传输来访问从机3。因此，选择测试用例验证目标通路的过程中，还需要关注特定的业务场景，例如：主机1和主机2同时访问从机1时的性能，主机以某种特定的协议参数访问从机等。通过提取架构工程师填写的架构信息，实现了NoC通路验证的自动化，也即根据架构信息自动化产生验证环境，采用GUI界面展示各个通路及参数的方式，验证工程师可以方便、直观地对这些特定场景进行验证。
由此可见，本申请公开了一种片上网络的通路验证方法，包括：提取待验证片上网络的架构信息，基于所述架构信息生成相应的验证环境；通过图形用户界面从所述验证环境中选择目标通路并确定目标通路参数；基于所述目标通路、所述目标通路参数、业务场景运行对应的测试用例，并获取相应的运行结果，完成片上网络的通路验证。可见，面对不同片上网络只需要填写不同的架构信息文件就可以生成对应的验证环境，不需要针对每个片上网络单独产生验证环境进行验证，减少验证工程师重复性工作量和验证周期；提供了直观的图形用户界面便于验证工程师任意选择验证通路及通路参数，操作方便，实现通路验证多样性。
参照图3所示，本发明实施例公开了一种具体的片上网络的通路验证方法，相对于上一实施例，本实施例对技术方案作了进一步的说明和优化。具体的：
步骤S21：提取待验证片上网络的架构信息，基于所述架构信息生成相应的验证环境。
步骤S22：通过图形用户界面从所述验证环境中选择预设数量个目标通路，并对所述目标通路指定对应的通路参数和/或默认随机通路参数；将所述通路参数和/或所述默认随机通路参数确定为目标通路参数。
本实施例中，根据验证环境所产生的各通路的base sequence，通过GUI界面会向验证工程师展示各个通路及参数，以便验证工程师需要从展示的各个通路和参数中逐项选择目标通路或者输入相关参数等，需要注意的是，验证工程师可通过人机交互接口直接输入相应指令进行选择操作或者输入操作，也可通过鼠标或者键盘等外部设备辅助选择或者输入，具体的相关选择或者输入的参数内容如下：
1)选择想要验证的一条或多条通路；
2)为所选通路指定参数，如果不指定参数，默认为在所支持的参数的合理范围内随机自动选择，以此针对指定参数进行验证；
3)为当前测试用例定制化用例名，定制化运行选项，如覆盖率等；
步骤S23：基于所述目标通路、所述目标通路参数、业务场景运行对应的测试用例，并获取相应的运行结果，完成片上网络的通路验证。
由此可见，通过提供的直观的GUI界面便于验证工程师任意选择验证通路及通路参数，操作方便，实现通路测试用例的可配置化，进而实现通路验证多样性。
参照图4所示，本发明实施例公开了一种具体的片上网络的通路验证方法，相对于上一实施例，本实施例对技术方案作了进一步的说明和优化。具体的：
步骤S31：提取待验证片上网络的架构信息，基于所述架构信息生成相应的验证环境。
步骤S32：通过图形用户界面从所述验证环境中选择目标通路并确定目标通路参数。
步骤S33：基于所述目标通路、所述目标通路参数、业务场景运行对应的测试用例，并获取相应的运行结果，完成片上网络的通路验证。
其中，步骤S31、S32、S33中更加详细的处理过程请参照前述公开的实施例内容，在此不再进行赘述。
步骤S34：根据所述运行结果，生成包含波形文件、日志文件、用例回归结果、覆盖率文件的仿真报告。
本实施例中，根据运行结果产生各类仿真报告文件的功能，比如波形文件、日志文件、回归结果文件、HTML报告文件；然后将仿真报告进行展示，具体的，通过view将测试用例的仿真波形文件以波形的形式展示给验证工程师；view log实现展示日志文件的功能；view regression summary实现展示回归结果文件的功能；view html report实现展示HTML报告文件的功能，将测试用例的HTML报告文件以HTML的形式展示给验证工程师。
步骤S35：判断所述仿真报告的仿真结果是否满足预设仿真目标，若未满足，则执行通过图形用户界面从所述验证环境中选择目标通路并确定目标通路参数步骤。
本是实施例中，当仿真报告中的仿真结果不符合验证工程师所发布的预设仿真目标时，或者验证工程师想要验证其他通路时，可重新选择通路，则会再次自动化运行相应测试用例并产生仿真报告，直到验证工程师完成既定目标。针对不同的NoC，只需要架构工程师提供相应的架构信息，验证工程师就可以快速得到不同NoC的验证环境及快速实现通路的验证。本发明使用简单，可复用性高，仿真结果直观，避免验证工程师面对不同NoC的重复性验证工作。
参照图5所示，通路验证包括4个功能模块：cfg_gen，env_gen，tc_run，report_gen。
1.cfg_gen配置信息产生模块，负责填写架构信息，提取架构信息以及生成验证环境，具体包含3部分：arc_info、extract info、cfg class。其中，rc_info为架构工程师填写的NoC的架构信息文件；extract info实现提取rc_info的功能；cfg class为最终生成的用于生成验证环境的配置类文件。
2.env_gen验证环境产生模块，负责根据配置信息产生或者更新UVM(通用验证方法学)验证环境，只包含1个子模块：uvm env gen，根据生成的cfg class实现产生UVM验证环境的功能。
3.tc_run测试用例运行模块，负责采用GUI的形式，根据验证工程师选择的通路及场景，自动化地运行对应测试用例，具体包含3个子模块：tc select、comp/run argmodify、run tcs。其中，tc select实现根据验证工程师通过GUI选择的数据通路来产生相应测试用例的功能；comp/run arg modify实现根据验证工程师通过GUI选择的编译或仿真选项修改编译或仿真命令的功能，比如：添加覆盖率、调GUI界面进行仿真、修改TCL文件等；run tcs实现测试用例自动化仿真的功能。
4.report_gen仿真报告产生模块，负责根据测试用例的运行结果，产生相应的波形文件、日志文件、用例回归结果、覆盖率文件，并可以选择以多种形式进行报告，具体包含5个子模块：post process、view waveform、view log、view regression summary、viewhtml report。其中，post process为后处理模块，实现产生各类仿真报告文件的功能，比如波形文件、日志文件、回归结果文件、HTML报告文件；view实现展示波形文件的功能，将测试用例的仿真波形文件以波形的形式展示给验证工程师；view log实现展示日志文件的功能；view regression summary实现展示回归结果文件的功能；view html report实现展示HTML报告文件的功能，将测试用例的HTML报告文件以HTML的形式展示给验证工程师。
由此可见，自动生成多种类型的仿真报告，显示清晰直观，便于验证工程师进行后续调试及分析。通过以上三点可以实现一个针对NoC的自动化快速的通路验证流程，整个发明自动化程度高、复用性强。
参照图6所示，本发明实施例公开了一种片上网络的通路验证装置，包括：
环境生成模块11，用于提取待验证片上网络的架构信息，基于所述架构信息生成相应的验证环境；
参数确定模块12，用于通过图形用户界面从所述验证环境中选择目标通路并确定目标通路参数；
通路验证模块13，用于基于所述目标通路、所述目标通路参数、业务场景运行对应的测试用例，并获取相应的运行结果，完成片上网络的通路验证。
由此可见，本申请公开了一种片上网络的通路验证方法，包括：提取待验证片上网络的架构信息，基于所述架构信息生成相应的验证环境；通过图形用户界面从所述验证环境中选择目标通路并确定目标通路参数；基于所述目标通路、所述目标通路参数、业务场景运行对应的测试用例，并获取相应的运行结果，完成片上网络的通路验证。可见，面对不同片上网络只需要填写不同的架构信息文件就可以生成对应的验证环境，不需要针对每个片上网络单独产生验证环境进行验证，减少验证工程师重复性工作量和验证周期；提供了直观的图形用户界面便于验证工程师任意选择验证通路及通路参数，操作方便，实现通路验证多样性。
在一些具体实施方式中，所述片上网络的通路验证装置，具体可以包括：
信息文件生成单元，用于填写包含与所述主机对接的接口单元与所述从机对接的接口单元的个数、名称、接口协议、通路参数的待验证片上网络的信息文件。
在一些具体实施方式中，所述环境生成模块11，具体可以包括：
信息获取单元，用于提取待验证片上网络的架构信息，以生成用于配置验证环境的配置信息；
基于所述配置信息生成相应的验证环境。
在一些具体实施方式中，所述环境生成模块11，具体可以包括：
环境生成单元，用于利用验证IP核模拟待验证片上网络所连接的主机和从机的传输行为，并产生相应的通路，以生成相应的验证环境；其中，所述通路用于所述主机与从机通过所述待验证片上网络、通路协议和通路参数进行数据传输。
在一些具体实施方式中，所述参数确定模块12，具体可以包括：
参数确定单元，用于通过图形用户界面从所述验证环境中选择预设数量个目标通路，并对所述目标通路指定对应的通路参数和/或默认随机通路参数；将所述通路参数和/或所述默认随机通路参数确定为目标通路参数。
在一些具体实施方式中，所述片上网络的通路验证装置，具体可以包括：
报告生成单元，用于根据运行结果，生成包含波形文件、日志文件、用例回归结果、覆盖率文件的仿真报告。
在一些具体实施方式中，所述片上网络的通路验证装置，具体可以包括：
结果判断单元，用于判断所述仿真报告的仿真结果是否满足预设仿真目标，若未满足，则执行通过图形用户界面从所述验证环境中选择目标通路并确定目标通路参数步骤。
进一步的，本申请实施例还公开了一种电子设备，图7是根据一示例性实施例示出的电子设备20结构图，图中的内容不能认为是对本申请的使用范围的任何限制。
图7为本申请实施例提供的一种电子设备20的结构示意图。该电子设备20，具体可以包括：至少一个处理器21、至少一个存储器22、电源23、通信接口24、输入输出接口25和通信总线26。其中，所述存储器22用于存储计算机程序，所述计算机程序由所述处理器21加载并执行，以实现前述任一实施例公开的片上网络的通路验证方法中的相关步骤。另外，本实施例中的电子设备20具体可以为电子计算机。
本实施例中，电源23用于为电子设备20上的各硬件设备提供工作电压；通信接口24能够为电子设备20创建与外界设备之间的数据传输通道，其所遵循的通信协议是能够适用于本申请技术方案的任意通信协议，在此不对其进行具体限定；输入输出接口25，用于获取外界输入数据或向外界输出数据，其具体的接口类型可以根据具体应用需要进行选取，在此不进行具体限定。
其中，处理器21可以包括一个或多个处理核心，比如4核心处理器、8核心处理器等。处理器21可以采用DSP(Digital Signal Processing，数字信号处理)、FPGA(Field－Programmable Gate Array，现场可编程门阵列)、PLA(Programmable Logic Array，可编程逻辑阵列)中的至少一种硬件形式来实现。处理器21也可以包括主处理器和协处理器，主处理器是用于对在唤醒状态下的数据进行处理的处理器，也称CPU(Central ProcessingUnit，中央处理器)；协处理器是用于对在待机状态下的数据进行处理的低功耗处理器。在一些实施例中，处理器21可以在集成有GPU(Graphics Processing Unit，图像处理器)，GPU用于负责显示屏所需要显示的内容的渲染和绘制。一些实施例中，处理器21还可以包括AI(Artificial Intelligence，人工智能)处理器，该AI处理器用于处理有关机器学习的计算操作。
另外，存储器22作为资源存储的载体，可以是只读存储器、随机存储器、磁盘或者光盘等，其上所存储的资源可以包括操作***221、计算机程序222等，存储方式可以是短暂存储或者永久存储。
其中，操作***221用于管理与控制电子设备20上的各硬件设备以及计算机程序222，以实现处理器21对存储器22中海量数据223的运算与处理，其可以是Windows Server、Netware、Unix、Linux等。计算机程序222除了包括能够用于完成前述任一实施例公开的由电子设备20执行的片上网络的通路验证方法的计算机程序之外，还可以进一步包括能够用于完成其他特定工作的计算机程序。数据223除了可以包括电子设备接收到的由外部设备传输进来的数据，也可以包括由自身输入输出接口25采集到的数据等。
进一步的，本申请还公开了一种计算机可读存储介质，用于存储计算机程序；其中，所述计算机程序被处理器执行时实现前述公开的片上网络的通路验证方法。关于该方法的具体步骤可以参考前述实施例中公开的相应内容，在此不再进行赘述。
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其它实施例的不同之处，各个实施例之间相同或相似部分互相参见即可。对于实施例公开的装置而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。
专业人员还可以进一步意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、计算机软件或者二者的结合来实现，为了清楚地说明硬件和软件的可互换性，在上述说明中已经按照功能一般性地描述了各示例的组成及步骤。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本申请的范围。结合本文中所公开的实施例描述的方法或算法的步骤可以直接用硬件、处理器执行的软件模块，或者二者的结合来实施。软件模块可以置于随机存储器(RAM)、内存、只读存储器(ROM)、电可编程ROM、电可擦除可编程ROM、寄存器、硬盘、可移动磁盘、CD-ROM、或技术领域内所公知的任意其它形式的存储介质中。
最后，还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
以上对本发明所提供的一种片上网络的通路验证方法、装置、设备、存储介质进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。

Claims (10)

1.一种片上网络的通路验证方法，其特征在于，包括：
提取待验证片上网络的架构信息，基于所述架构信息生成相应的验证环境；
通过图形用户界面从所述验证环境中选择目标通路并确定目标通路参数；
基于所述目标通路、所述目标通路参数、业务场景运行对应的测试用例，并获取相应的运行结果，完成片上网络的通路验证。
2.根据权利要求1所述的片上网络的通路验证方法，其特征在于，所述提取待验证片上网络的架构信息之前，还包括：
填写包含与所述主机对接的接口单元与所述从机对接的接口单元的个数、名称、接口协议、通路参数的待验证片上网络的信息文件。
3.根据权利要求1所述的片上网络的通路验证方法，其特征在于，所述提取待验证片上网络的架构信息，基于所述架构信息生成相应的验证环境，包括：
提取待验证片上网络的架构信息，以生成用于配置验证环境的配置信息；
基于所述配置信息生成相应的验证环境。
4.根据权利要求1所述的片上网络的通路验证方法，其特征在于，所述基于所述架构信息生成相应的验证环境，包括：
利用验证IP核模拟待验证片上网络所连接的主机和从机的传输行为，并产生相应的通路，以生成相应的验证环境；其中，所述通路用于所述主机与从机通过所述待验证片上网络、通路协议和通路参数进行数据传输。
5.根据权利要求1所述的片上网络的通路验证方法，其特征在于，所述通过图形用户界面从所述验证环境中选择目标通路并确定目标通路参数，包括：
通过图形用户界面从所述验证环境中选择预设数量个目标通路，并对所述目标通路指定对应的通路参数和/或默认随机通路参数；
将所述通路参数和/或所述默认随机通路参数确定为目标通路参数。
6.根据权利要求1至5任一项所述的片上网络的通路验证方法，其特征在于，所述基于所述目标通路、所述目标通路参数、业务场景运行对应的测试用例，并获取相应的运行结果之后，还包括：
根据运行结果，生成包含波形文件、日志文件、用例回归结果、覆盖率文件的仿真报告。
7.根据权利要求6所述的片上网络的通路验证方法，其特征在于，所述根据所述运行结果，生成包含波形文件、日志文件、用例回归结果、覆盖率文件的仿真报告之后，还包括：
判断所述仿真报告的仿真结果是否满足预设仿真目标，若未满足，则执行通过图形用户界面从所述验证环境中选择目标通路并确定目标通路参数步骤。
8.一种片上网络的通路验证装置，其特征在于，包括：
环境生成模块，用于提取待验证片上网络的架构信息，基于所述架构信息生成相应的验证环境；
参数确定模块，用于通过图形用户界面从所述验证环境中选择目标通路并确定目标通路参数；
通路验证模块，用于基于所述目标通路、所述目标通路参数、业务场景运行对应的测试用例，并获取相应的运行结果，完成片上网络的通路验证。
9.一种电子设备，其特征在于，包括：
存储器，用于保存计算机程序；
处理器，用于执行所述计算机程序，以实现如权利要求1至7任一项所述的片上网络的通路验证方法的步骤。
10.一种计算机可读存储介质，其特征在于，用于存储计算机程序；其中，所述计算机程序被处理器执行时实现如权利要求1至7任一项所述的片上网络的通路验证方法的步骤。
CN202310091520.7A 2023-02-03 2023-02-03 一种片上网络的通路验证方法、装置、设备、存储介质 Pending CN116306474A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310091520.7A CN116306474A (zh) 2023-02-03 2023-02-03 一种片上网络的通路验证方法、装置、设备、存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310091520.7A CN116306474A (zh) 2023-02-03 2023-02-03 一种片上网络的通路验证方法、装置、设备、存储介质

Publications (1)

Publication Number Publication Date
CN116306474A true CN116306474A (zh) 2023-06-23

Family

ID=86819534

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310091520.7A Pending CN116306474A (zh) 2023-02-03 2023-02-03 一种片上网络的通路验证方法、装置、设备、存储介质

Country Status (1)

Country Link
CN (1) CN116306474A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117194388A (zh) * 2023-11-02 2023-12-08 摩尔线程智能科技(北京)有限责任公司 数据管理方法、装置、电子设备及存储介质

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117194388A (zh) * 2023-11-02 2023-12-08 摩尔线程智能科技(北京)有限责任公司 数据管理方法、装置、电子设备及存储介质
CN117194388B (zh) * 2023-11-02 2024-02-06 摩尔线程智能科技(北京)有限责任公司 数据管理方法、装置、电子设备及存储介质

Similar Documents

Publication Publication Date Title
CN113312879B (zh) 芯片电路功能验证***、方法、设备及存储介质
CN109039824B (zh) 一种车载终端无线远程通信协议自动化测试***及方法
US6173438B1 (en) Embedded graphical programming system
US20160014012A1 (en) Network Development and Testing as a Cloud Service
JP2017506843A (ja) 可視化されたネットワーク運用及び保守のための方法及び装置
CN112286746B (zh) 针对axi从设备接口的通用验证平台及方法
US20190278697A1 (en) Representing a test execution of a software application using extended reality
CN111859834B (zh) 一种基于uvm的验证平台开发方法、***、终端及存储介质
CN111209203B (zh) 一种基于源代码的模型验证方法
CN113657069B (zh) 片上***soc仿真验证方法、装置、验证服务器及存储介质
CN116306474A (zh) 一种片上网络的通路验证方法、装置、设备、存储介质
JP2018524652A (ja) エミュレーションのための効率的波形生成
CN106815150B (zh) 服务端接口测试***及方法
JP2009031933A (ja) スケーラブル再構成可能型プロトタイプシステムと方法
CN111625949A (zh) 一种仿真引擎***、仿真处理方法、设备和介质
CN113595817A (zh) 一种lin通信故障注入方法、***及存储介质
WO2020000949A1 (zh) 一种pcie链路的驱动***及驱动调试***
CN114625592A (zh) 一种fpga原型验证快速调试的方法、***、设备和存储介质
EP3528126B1 (en) Representing a test execution of a software application using extended reality
Lee et al. Collecting big data from automotive ECUs beyond the CAN bandwidth for fault visualization
US8046201B1 (en) Communication system for use with a block diagram environment
WO2005054883A1 (ja) 制御装置の検査装置、パターン信号作成装置及び検査プログラム生成装置
Vaish et al. Uniform debugging interface for simulators
CN114169287B (zh) 生成验证环境的连接示意图的方法、电子设备及存储介质
CN110334015B (zh) 一种白盒测试方法、装置、设备及介质

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination