CN116230693A - 衬底隔离结构及其形成方法 - Google Patents

衬底隔离结构及其形成方法 Download PDF

Info

Publication number
CN116230693A
CN116230693A CN202111463890.6A CN202111463890A CN116230693A CN 116230693 A CN116230693 A CN 116230693A CN 202111463890 A CN202111463890 A CN 202111463890A CN 116230693 A CN116230693 A CN 116230693A
Authority
CN
China
Prior art keywords
region
metal layer
isolation structure
metal layers
substrate isolation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111463890.6A
Other languages
English (en)
Inventor
王晓东
刘凌
王西宁
钱蔚宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN202111463890.6A priority Critical patent/CN116230693A/zh
Publication of CN116230693A publication Critical patent/CN116230693A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/34—Special means for preventing or reducing unwanted electric or magnetic effects, e.g. no-load losses, reactive currents, harmonics, oscillations, leakage fields
    • H01F27/36—Electric or magnetic shields or screens
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/10—Inductors

Landscapes

  • Power Engineering (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Coils Or Transformers For Communication (AREA)

Abstract

衬底隔离结构及其形成方法，其中一种衬底隔离结构，包括：衬底，所述衬底包括若干环形区域，所述若干环形区域同心排布，所述环形区域包括若干彼此之间相互隔离的扇形区域，所述扇形区域在第二方向上阻断；位于环形区域上的若干第二金属层，所述第二金属层沿第二方向排列且平行于第一方向；位于所述第二金属层上的若干第三金属层，所述若干第三金属层连接位于同一环形区域内第二方向上相邻的第二金属层，所述第一方向和所述第二方向不同。从而，确保了结构碎片化，减小了衬底隔离结构在同方向上等效导体的长度，抑制衬底涡流的形成，增大了电感品质因数Q。

Description

衬底隔离结构及其形成方法
技术领域
本发明涉及半导体制造领域，尤其涉及衬底隔离结构及其形成方法。
背景技术
射频集成电路中电感的品质因数Q对射频电路的性能起到了至关重要的作用。电感通常由线圈、衬底隔离结构、保护环三部分组成。其中衬底隔离结构要通过接地屏蔽线圈感应电场，避免垂直电场进入衬底形成位移电流。另外，衬底隔离结构也要避免大面积单一方向导体结构，使衬底隔离结构尽量碎片化，避免感应电场的感应磁场在衬底隔离结构的导体中形成衬底涡流。抑制位移电流和衬底涡流的形成，可以提高电感的品质因数Q。
在现有技术中，衬底隔离结构的单元结构中的有源区、多晶硅层等遵循了碎片化的要求。但为了接地，需要通过金属层连接衬底隔离结构的各单元结构。
然而，在上述方法中，金属层的连接会导致大面积等效长导体，使得衬底涡流效应增加，从而降低电感品质因数Q。
发明内容
本发明解决的技术问题是提供一种衬底隔离结构，在衬底隔离结构接地的同时，确保了衬底隔离结构碎片化，减小了衬底隔离结构在同方向上等效导体的长度，因此抑制衬底涡流的形成，增大了电感品质因数Q。
为解决上述技术问题，本发明的技术方案提供一种衬底隔离结构，包括：衬底，所述衬底包括若干环形区域，所述若干环形区域同心排布，所述环形区域包括若干彼此之间相互隔离的扇形区域，所述扇形区域在第二方向上阻断；位于环形区域上的若干第二金属层，所述第二金属层沿第二方向排列且平行于第一方向；位于所述第二金属层上的若干第三金属层，所述若干第三金属层连接位于同一环形区域内第二方向上相邻的第二金属层，所述第一方向和所述第二方向不同。
可选的，所述环形区域的形状为八边形，所述环形区域的两平行边的最大距离为：30微米～300微米，各环形区域的间距为：2微米～10微米。
可选的，各环形区域包括：第一区、第二区、第三区，各所述第一区与第二方向平行，各所述第二区与第一方向平行，各所述第三区位于第一区和第二区之间。
可选的，各第一区上的所述第二金属层在第二方向上的间距为：0.2微米～0.5微米。
可选的，所述若干第二金属层中包括接地线，所述接地线接地，且所述接地线与所述环形区域沿第一方向的对称轴重叠。
可选的，各第二区上的所述第二金属层在第二方向上的行数为：1行～3行，各行的间距为：0.2微米～0.5微米；各第二区上的所述第二金属层在第一方向上的列数为2列，各列的间距为：0.5微米～10微米。
可选的，各第三区上的所述第二金属层在第二方向上的间距为:0.2微米～0.5微米；各第三区上的所述第二金属层在第一方向上的位移为：0.2微米～0.5微米。
可选的，各环形区域上还包括：位于第二金属层下的若干有源区，所述有源区沿第二方向排列且平行于第一方向；位于各有源区上的若干栅极层，各所述栅极层沿第一方向排列；位于栅极层上的若干第一金属层，各所述第一金属层沿第一方向排列，各栅极层和各第一金属层在第三方向的投影不重叠，所述第三方向垂直于所述有源区平面；所述第一金属层、所述第二金属层和所述第三金属层之间具有导电插塞。
可选的，所述第二金属层的长度为其所在区的有源区长度的0.75倍～1.5倍，所述第二金属层的宽度为其所在区的有源区宽度的0.75倍～1.2倍，所述第二金属层的厚度为：30纳米至300纳米。
可选的，位于第一区上的各有源区的长度为：0.5微米～1.5微米，位于各第一区上的各有源区的宽度为：30纳米～1微米，位于各第一区上的各有源区的厚度为：50纳米～200纳米。
可选的，位于各第二区上的各有源区在第一方向上的长度为：0.3微米～0.5微米，位于各第二区上的各有源区在第二方向上的长度为：30纳米～1微米，位于各第二区上的各有源区的厚度为：50纳米～200纳米。
可选的，位于各第三区上的各有源区的长度为：0.5微米～1.5微米，位于各第三区上的各有源区的宽度为：30纳米～1微米，位于各第三区上的各有源区的厚度为：50纳米～200纳米。
可选的，各所述栅极层的宽度为：30纳米～150纳米，各所述栅极层的高度为：0.3微米～1.2微米，各有源区上的各所述栅极层在第一方向的间距为：30纳米～150纳米。
可选的，各所述第一金属层的宽度为：20纳米～150纳米，各所述第一金属层的长度为其所在区的有源区的宽度，各所述第一金属层的厚度为：30纳米～150纳米，各有源区上的各所述第一金属层的间距为：50纳米～200纳米。
可选的，各第一区上的所述第三金属层连接该第一区上的所有第二金属层、以及与该第一区相邻第三区上的一个相邻第二金属层；所述第一区上的所述第三金属层的个数为1个。
可选的，各第三区上的所述第三金属层连接该第三区上的相邻第二金属层、以及与该第三区相邻第二区的一个相邻第二金属层。
可选的，各第二区上的所述第三金属层连接该第二区上的第二方向上的相邻第二金属层；各第二区上连接相邻两个第二金属层的第三金属层的个数为：1个～3个。
可选的，位于第一区上第三金属层与位于第一区上的第二金属层宽度相同；位于第二区上第三金属层与位于第二区上的第二金属层宽度相同；位于第三区上第三金属层与位于第三区上的第二金属层宽度相同。
相应的，本发明的技术方案提供一种衬底隔离结构形成方法，包括：提供衬底，所述衬底包括若干环形区域，所述若干环形区域同心排布；在环形区域上形成若干第二金属层，所述第二金属层沿第二方向排列且平行于第一方向；在所述第二金属层上形成若干第三金属层，所述若干第三金属层连接位于同一环形区域上第二方向上相邻的第二金属层，所述第一方向和所述第二方向不同。
与现有技术相比，本发明的技术方案具有以下有益效果：
本发明技术方案提供的一种衬底隔离结构中，若干第二金属层在若干环形区域上沿第二方向排列且平行于第一方向，因此避免了在第一方向上形成大面积长导体结构的问题，本发明的衬底隔离结构确保了结构碎片化，减小了衬底隔离结构在同方向上等效导体的长度，抑制衬底涡流的形成，增大了电感品质因数Q。
附图说明
图1至图3为一种衬底隔离结构的示意图；
图4至图10为本发明一实施例中的一种衬底隔离结构的示意图。
具体实施方式
如背景技术所述，虽然衬底隔离结构中的有源区、多晶硅层等遵循了碎片化的要求。但为了接地，需要通过金属层连接衬底隔离结构的各单元结构。金属层的连接会导致大面积等效长导体，使得衬底涡流效应增加，从而降低电感品质因数Q。以下结合图1至图3进行详细说明。
图1至图3为一种衬底隔离结构的示意图。
请参考图1，图1为一种衬底隔离结构中有源区的排布示意图。所述衬底隔离结构为八边形，所述衬底隔离结构包括若干有源区100，所述有源区100沿第二方向Y排列且平行于第一方向X。
请参考图2和图3，图2为一种衬底隔离结构中第二金属层和第三金属层的排布示意图，图3为图2的局部放大示意图。所述衬底隔离结构还包括：位于各有源区100上的栅极层103、位于栅极层103上的第一金属层104、位于第一金属层104上的若干第二金属层101和位于第二金属层101上的第三金属层102；所述第一金属层104、所述第二金属层101、所述第三金属层102之间均具有导电插塞；所述第二金属层101沿第二方向Y排列，且连接沿第一方向X同一行的若干有源区100；所述第三金属层102与所述衬底隔离结构沿第二方向Y的对称轴重叠且接地。
由于第二金属层101连接了沿第一方向X同一行的若干有源区100，会导致大面积等效长导体105，从而引起衬底涡流效应增加，降低电感品质因数Q。
为解决所述技术问题，本发明实施例提供了一种衬底隔离结构中，若干第二金属层在若干环形区域上沿第二方向排列且平行于第一方向。因此避免了在第一方向上形成大面积长导体结构的问题，本发明的衬底隔离结构确保了结构碎片化，减小了衬底隔离结构在同方向上等效导体的长度，抑制衬底涡流的形成，增大了电感品质因数Q。
为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图4至图10为本发明一实施例中的一种衬底隔离结构的示意图。
请参考图4，图4为所述衬底隔离结构中第二金属层和第三金属层的排布示意图。所述衬底隔离结构包括：衬底，衬底包括若干环形区域，所述若干环形区域同心排布，所述环形区域包括若干彼此之间相互隔离的扇形区域，所述扇形区域在第二方向Y上阻断；位于环形区域上的若干第二金属层201，所述第二金属层201沿第二方向Y排列且平行于第一方向X；位于所述第二金属层201上的若干第三金属层202，所述若干第三金属层202连接位于同一环形区域内第二方向Y上相邻的第二金属层201，所述第一方向X和所述第二方向Y不同。
电感通常由线圈、衬底隔离结构和保护环三部分组成，其中衬底隔离结构的主要作用包括：通过衬底隔离结构接地，可以屏蔽线圈感应电场，避免垂直电场进入衬底形成位移电流；通过碎片化的衬底隔离结构，可以避免感应电场的感应磁场在衬底隔离结构的导体中形成衬底涡流。所述衬底涡流是迅速变化的磁场在衬底内引起的感生电流，其流动的路线呈漩涡形。
在本实施例中，所述环形区域的形状为八边形，所述环形区域的两平行边的最大距离为：30微米～300微米，各环形区域的间距e为：2微米～10微米。
请继续参考图4，各环形区域包括：第一区210、第二区220、第三区230，各所述第一区210与第二方向Y平行，各所述第二区220与第一方向X平行，各所述第三区230位于第一区210和第二区之间220。
在本实施例中，所述扇形区域包括：第一区210、第二区220、第三区230。
请参考图4和图5，图5为图4中区域A的放大示意图。各第一区210上的所述第二金属层201在第二方向Y上的间距d1为：0.2微米～0.5微米。
请参考图4和图6，图6为图4中区域B的放大示意图。各第二区220上的所述第二金属层201在第二方向Y上的行数为：1行～3行，各行的间距d2为：0.2微米～0.5微米；各第二区220上的所述第二金属层201在第一方向X上的列数为2列，各列的间距d3为：0.5微米～10微米。
在本实施例中，所述扇形区域在第二方向Y上阻断，也就是表示各所述第二区220上的2列所述第二金属层201具有间距d3。
请参考图4和图7，图7为图4中区域C的放大示意图。各第三区230上的所述第二金属层201在第二方向Y上的间距d4为：0.2微米～0.5微米；各第三区230上的所述第二金属层201在第一方向X上的位移d5为：0.2微米～0.5微米。
由于所述第二金属层201位于各环形区域内沿第二方向Y排列且平行于第一方向X，并且，所述各环形区域具有间距e、各第一区210上的所述第二金属层201在第二方向Y上具有间距d1、各第二区220上的所述第二金属层201在第二方向Y上具有间距d2、各第二区220上的所述第二金属层201在第一方向X上具有间距d3、各第三区230上的所述第二金属层201在第二方向Y上具有间距d4、各第三区230上的所述第二金属层201在第一方向X上具有位移d5，因此避免了在第一方向X上形成大面积长导体结构的问题，确保了结构碎片化，减小了衬底隔离结构在同方向上等效导体的长度，抑制衬底涡流的形成，增大了电感品质因数Q。所述电感品质因数Q是衡量电感器件的主要参数，是指电感在某一频率的交流电压下工作时，所呈现的感抗与其等效损耗电阻之比。电感品质因数Q的值越高，其损耗越小，效率越高。
请继续参考图4，所述若干第二金属层201中包括接地线211，所述接地线211接地，且所述接地线211与所述环形区域沿第一方向X的对称轴重叠。
衬底隔离结构通过接地线211接地，可以屏蔽线圈感应电场，避免垂直电场进入衬底形成位移电流。
在本实施例中，各环形区域上还包括：位于第二金属层下的若干有源区203，所述有源区203沿第二方向Y排列且平行于第一方向X。请参考图8，图8为所述衬底隔离结构中有源区的排布示意图。
在本实施例中，所述第二金属层201的长度为其所在区的有源区203长度的0.75倍～1.5倍，所述第二金属层201的宽度为其所在区的有源区203宽度的0.75倍～1.2倍，所述第二金属层201的厚度为：30纳米至300纳米。
在本实施例中，位于第一区210上的各有源区203的长度为：0.5微米～1.5微米，位于各第一区210上的各有源区203的宽度为：30纳米～1微米，位于各第一区210上的各有源区203的厚度为：50纳米～200纳米。
在本实施例中，位于各第二区220上的各有源区203在第一方向X上的长度为：0.3微米～0.5微米，位于各第二区220上的各有源区203在第二方向Y上的长度为：30纳米～1微米，位于各第二区220上的各有源区203的厚度为：50纳米～200纳米。
在本实施例中，位于各第三区230上的各有源区203的长度为：0.5微米～1.5微米，位于各第三区230上的各有源区203的宽度为：30纳米～1微米，位于各第三区230上的各有源区203的厚度为：50纳米～200纳米。
请参考图9和图10，图9和图10为任一有源区203上的结构示意图。所述衬底隔离结构还包括：位于各有源区203上的若干栅极层204，各所述栅极层204沿第一方向X排列；位于栅极层204上的若干第一金属层205，各所述第一金属层205沿第一方向X排列，各栅极层204和各第一金属层205在第三方向的投影不重叠，所述第三方向垂直于所述有源区平面；所述第一金属层205、所述第二金属层201和所述第三金属层202之间具有导电插塞。
在本实施例中，所述有源区可以为平面衬底的有源区，也可以为鳍式衬底的鳍部。
在本实施例中，所述栅极层204、所述第一金属层205和所述第二金属层201的作用是为了与衬底上其他区域器件(例如鳍式场效应管)的制程相适应。
在本实施例中，各所述栅极层204的宽度为：30纳米～150纳米，各所述栅极层204的高度为：0.3微米～1.2微米，各有源区203上的各所述栅极层204在第一方向X的间距d6为：30纳米～150纳米。
在本实施例中，各所述第一金属层205的宽度为：20纳米～150纳米，各所述第一金属层205的长度为其所在区的有源区203的宽度，各所述第一金属层205的厚度为：30纳米～150纳米，各有源区203上的各所述第一金属层205的间距d7为：50纳米～200纳米。
请继续参考图4和图5，各第一区210上的所述第三金属层202连接该第一区210上的所有第二金属层201、以及与该第一区210相邻第三区230上的一个相邻第二金属层201；所述第一区210上的所述第三金属层202的个数为1个。
请继续参考图4和图7，各第三区230上的所述第三金属层202连接该第三区230上的相邻第二金属层202、以及与该第三区230相邻第二区220的一个相邻第二金属层201。
请继续参考图4和图6，各第二区220上的所述第三金属层202连接该第二区220上的第二方向Y上的相邻第二金属层201；各第二区220上连接相邻两个第二金属层201的第三金属层202的个数为：1个～3个。
在本实施例中，位于第一区210上第三金属层202与位于第一区210上的第二金属层201宽度相同；位于第二区220上第三金属层202与位于第二区220上的第二金属层201宽度相同；位于第三区230上第三金属层202与位于第三区230上的第二金属层201宽度相同。
所述第三金属层202的作用是连接各环形区域内的各第二金属层201，通过第二金属层201中的接地线211接地，使所述衬底隔离结构接地。接地的衬底隔离结构可以屏蔽线圈感应电场，避免垂直电场进入衬底形成位移电流。
相应的，本发明实施例还提供一种衬底隔离结构的形成方法，请继续参考图4，包括：提供衬底，所述衬底包括若干环形区域，所述若干环形区域同心排布；在环形区域上形成若干第二金属层201，所述第二金属层201沿第二方向Y排列且平行于第一方向X；在所述第二金属层201上形成若干第三金属层202，所述若干第三金属层202连接位于同一环形区域上第二方向Y上相邻的第二金属层201，所述第一方向X和所述第二方向Y不同。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (19)

1.一种衬底隔离结构，其特征在于，包括：
衬底，所述衬底包括若干环形区域，所述若干环形区域同心排布，所述环形区域包括若干彼此之间相互隔离的扇形区域，所述扇形区域在第二方向上阻断；
位于环形区域上的若干第二金属层，所述第二金属层沿第二方向排列且平行于第一方向；
位于所述第二金属层上的若干第三金属层，所述若干第三金属层连接位于同一环形区域内第二方向上相邻的第二金属层，所述第一方向和所述第二方向不同。
2.如权利要求1所述的一种衬底隔离结构，其特征在于，所述环形区域的形状为八边形，所述环形区域的两平行边的最大距离为：30微米～300微米，各环形区域的间距为：2微米～10微米。
3.如权利要求1所述的一种衬底隔离结构，其特征在于，各环形区域包括：第一区、第二区、第三区，各所述第一区与第二方向平行，各所述第二区与第一方向平行，各所述第三区位于第一区和第二区之间。
4.如权利要求3所述的一种衬底隔离结构，其特征在于，各第一区上的所述第二金属层在第二方向上的间距为：0.2微米～0.5微米。
5.如权利要求3所述的一种衬底隔离结构，其特征在于，所述若干第二金属层中包括接地线，所述接地线接地，且所述接地线与所述环形区域沿第一方向的对称轴重叠。
6.如权利要求3所述的一种衬底隔离结构，其特征在于，各第二区上的所述第二金属层在第二方向上的行数为：1行～3行，各行的间距为：0.2微米～0.5微米；各第二区上的所述第二金属层在第一方向上的列数为2列，各列的间距为：0.5微米～10微米。
7.如权利要求3所述的一种衬底隔离结构，其特征在于，各第三区上的所述第二金属层在第二方向上的间距为:0.2微米～0.5微米；各第三区上的所述第二金属层在第一方向上的位移为：0.2微米～0.5微米。
8.如权利要求3所述的一种衬底隔离结构，其特征在于，各环形区域上还包括：位于第二金属层下的若干有源区，所述有源区沿第二方向排列且平行于第一方向；位于各有源区上的若干栅极层，各所述栅极层沿第一方向排列；位于栅极层上的若干第一金属层，各所述第一金属层沿第一方向排列，各栅极层和各第一金属层在第三方向的投影不重叠，所述第三方向垂直于所述有源区平面；所述第一金属层、所述第二金属层和所述第三金属层之间具有导电插塞。
9.如权利要求8所述的一种衬底隔离结构，其特征在于，所述第二金属层的长度为其所在区的有源区长度的0.75倍～1.5倍，所述第二金属层的宽度为其所在区的有源区宽度的0.75倍～1.2倍，所述第二金属层的厚度为：30纳米至300纳米。
10.如权利要求8所述的一种衬底隔离结构，其特征在于，位于第一区上的各有源区的长度为：0.5微米～1.5微米，位于各第一区上的各有源区的宽度为：30纳米～1微米，位于各第一区上的各有源区的厚度为：50纳米～200纳米。
11.如权利要求8所述的一种衬底隔离结构，其特征在于，位于各第二区上的各有源区在第一方向上的长度为：0.3微米～0.5微米，位于各第二区上的各有源区在第二方向上的长度为：30纳米～1微米，位于各第二区上的各有源区的厚度为：50纳米～200纳米。
12.如权利要求8所述的一种衬底隔离结构，其特征在于，位于各第三区上的各有源区的长度为：0.5微米～1.5微米，位于各第三区上的各有源区的宽度为：30纳米～1微米，位于各第三区上的各有源区的厚度为：50纳米～200纳米。
13.如权利要求8所述的一种衬底隔离结构，其特征在于，各所述栅极层的宽度为：30纳米～150纳米，各所述栅极层的高度为：0.3微米～1.2微米，各有源区上的各所述栅极层在第一方向的间距为：30纳米～150纳米。
14.如权利要求8所述的一种衬底隔离结构，其特征在于，各所述第一金属层的宽度为：20纳米～150纳米，各所述第一金属层的长度为其所在区的有源区的宽度，各所述第一金属层的厚度为：30纳米～150纳米，各有源区上的各所述第一金属层的间距为：50纳米～200纳米。
15.如权利要求3所述的一种衬底隔离结构，其特征在于，各第一区上的所述第三金属层连接该第一区上的所有第二金属层、以及与该第一区相邻第三区上的一个相邻第二金属层；所述第一区上的所述第三金属层的个数为1个。
16.如权利要求3所述的一种衬底隔离结构，其特征在于，各第三区上的所述第三金属层连接该第三区上的相邻第二金属层、以及与该第三区相邻第二区的一个相邻第二金属层。
17.如权利要求3所述的一种衬底隔离结构，其特征在于，各第二区上的所述第三金属层连接该第二区上的第二方向上的相邻第二金属层；各第二区上连接相邻两个第二金属层的第三金属层的个数为：1个～3个。
18.如权利要求3所述的一种衬底隔离结构，其特征在于，位于第一区上第三金属层与位于第一区上的第二金属层宽度相同；位于第二区上第三金属层与位于第二区上的第二金属层宽度相同；位于第三区上第三金属层与位于第三区上的第二金属层宽度相同。
19.一种衬底隔离结构形成方法，其特征在于，包括：
提供衬底，所述衬底包括若干环形区域，所述若干环形区域同心排布；
在环形区域上形成若干第二金属层，所述第二金属层沿第二方向排列且平行于第一方向；
在所述第二金属层上形成若干第三金属层，所述若干第三金属层连接位于同一环形区域上第二方向上相邻的第二金属层，所述第一方向和所述第二方向不同。
CN202111463890.6A 2021-12-02 2021-12-02 衬底隔离结构及其形成方法 Pending CN116230693A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111463890.6A CN116230693A (zh) 2021-12-02 2021-12-02 衬底隔离结构及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111463890.6A CN116230693A (zh) 2021-12-02 2021-12-02 衬底隔离结构及其形成方法

Publications (1)

Publication Number Publication Date
CN116230693A true CN116230693A (zh) 2023-06-06

Family

ID=86582936

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111463890.6A Pending CN116230693A (zh) 2021-12-02 2021-12-02 衬底隔离结构及其形成方法

Country Status (1)

Country Link
CN (1) CN116230693A (zh)

Similar Documents

Publication Publication Date Title
CN1826670B (zh) 用于具有最小图案密度要求的半导体技术的电感和电容元件
US9209130B2 (en) Semiconductor device having ground shield structure and fabrication method thereof
CN105575959B (zh) 集成电路装置
CN102832193B (zh) 具有缠绕的导体的集成电路电感器
US8987839B2 (en) Ground shield structure and semiconductor device
EP2912705B1 (en) Inductor structure with pre-defined current return
US8003529B2 (en) Method of fabrication an integrated circuit
JP7220743B2 (ja) 絶縁型部品およびモジュール
CN107293393A (zh) 片上变压器巴伦
US20080029854A1 (en) Conductive shielding pattern and semiconductor structure with inductor device
CN116230693A (zh) 衬底隔离结构及其形成方法
CN112086429B (zh) 电感结构及其形成方法
TWI574375B (zh) 積體電路裝置
CN109950228B (zh) 一种芯片及设备
JP2010114283A (ja) スパイラルインダクタ
KR20100078877A (ko) 반도체 소자 및 그 형성 방법
JP2004095777A (ja) インダクタ素子
CN116417439A (zh) 电感结构及电感结构的形成方法
CN110610924B (zh) 半导体器件及其形成方法、半导体结构
JP2006100307A (ja) ダミー配線を配置した半導体装置とダミーパターンの作成方法
CN118366959A (zh) 半导体器件及形成方法、半导体结构
CN117673029A (zh) 接地屏蔽结构和半导体器件
WO2002049110A1 (en) Shielded inductor
CN118366956A (zh) 半导体器件及其形成方法
CN117542637A (zh) 衬底屏蔽结构及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination