CN116227395B - 数字芯片的仿真测试方法、装置及电子设备 - Google Patents
数字芯片的仿真测试方法、装置及电子设备 Download PDFInfo
- Publication number
- CN116227395B CN116227395B CN202211676853.8A CN202211676853A CN116227395B CN 116227395 B CN116227395 B CN 116227395B CN 202211676853 A CN202211676853 A CN 202211676853A CN 116227395 B CN116227395 B CN 116227395B
- Authority
- CN
- China
- Prior art keywords
- executed
- tree model
- test
- test case
- simulation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004088 simulation Methods 0.000 title claims abstract description 146
- 238000010998 test method Methods 0.000 title abstract description 25
- 238000012360 testing method Methods 0.000 claims abstract description 230
- 238000013142 basic testing Methods 0.000 claims abstract description 101
- 238000013461 design Methods 0.000 claims abstract description 47
- 238000000034 method Methods 0.000 claims abstract description 46
- 238000012795 verification Methods 0.000 claims abstract description 41
- 238000012545 processing Methods 0.000 claims abstract description 40
- 230000008569 process Effects 0.000 claims abstract description 26
- 238000009795 derivation Methods 0.000 claims abstract description 14
- 230000006870 function Effects 0.000 claims description 28
- 239000000758 substrate Substances 0.000 claims 1
- 230000005540 biological transmission Effects 0.000 description 11
- 238000010586 diagram Methods 0.000 description 8
- 238000004590 computer program Methods 0.000 description 5
- 230000003287 optical effect Effects 0.000 description 5
- 238000003491 array Methods 0.000 description 3
- 238000012546 transfer Methods 0.000 description 3
- 230000005284 excitation Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 238000004891 communication Methods 0.000 description 1
- 238000001212 derivatisation Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000013307 optical fiber Substances 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/32—Circuit design at the digital level
- G06F30/33—Design verification, e.g. functional simulation or model checking
- G06F30/3308—Design verification, e.g. functional simulation or model checking using simulation
- G06F30/331—Design verification, e.g. functional simulation or model checking using simulation with hardware acceleration, e.g. by using field programmable gate array [FPGA] or emulation
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Management, Administration, Business Operations System, And Electronic Commerce (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
本申请提出一种数字芯片的仿真测试方法、装置及电子设备，其中，方法包括：接收仿真测试请求，其中，仿真测试请求包括：验证环境、芯片设计模块以及仿真配置信息，仿真配置信息包括：待执行路径、单条基本测试用例的执行次数；根据待执行路径以及存储的树模型，确定树模型中的待执行子树；根据执行次数对待执行子树中的基本测试用例进行测试用例衍生处理，得到测试用例树；将测试用例树中的衍生测试用例通过进程池发送至硬件加速器，以使硬件加速器在验证环境下采用衍生测试用例对芯片设计模块进行仿真处理，从而实现了以子树作为单位，基于应用场景选择合适的测试用例树实现仿真测试，提高了数字芯片仿真测试的灵活性。
Description
技术领域
本申请涉及芯片仿真技术领域，尤其涉及一种数字芯片的仿真测试方法、装置及电子设备。
背景技术
在数字芯片仿真过程中，运行仿真需要具备四要素：芯片设计模块、验证环境、硬件加速器、仿真传送***，仿真传送***向硬件加速器发送芯片设计模块、验证环境以及仿真命令，以实现数字芯片的仿真。
相关技术的仿真传送***仅提供几种固定仿真模式，难以满足数字芯片仿真测试的需求。
发明内容
本申请旨在至少在一定程度上解决相关技术中的技术问题之一。
本申请提出一种数字芯片的仿真测试方法，以实现实现了以子树作为单位，基于应用场景选择合适的测试用例树实现仿真测试，提高了数字芯片仿真测试的灵活性。
本申请第一方面实施例提出了一种数字芯片的仿真测试方法，包括：接收仿真测试请求，其中，所述仿真测试请求包括：验证环境、芯片设计模块以及仿真配置信息，所述仿真配置信息包括：待执行路径、单条基本测试用例的执行次数；根据所述待执行路径以及存储的树模型，确定所述树模型中的待执行子树；根据所述执行次数对所述待执行子树中的基本测试用例进行测试用例衍生处理，得到测试用例树；将所述测试用例树中的衍生测试用例通过进程池发送至硬件加速器，以使硬件加速器在所述验证环境下采用所述衍生测试用例对所述芯片设计模块进行仿真处理。
本申请实施例的数字芯片的仿真测试方法，通过接收仿真测试请求，根据仿真测试请求中的待执行路径以及存储的树模型，确定树模型中的待执行子树，进而基本测试用例进行测试用例衍生处理，得到测试用例树，将衍生测试用例发送至硬件加速器，以使硬件加速器在验证环境下采用衍生测试用例进行仿真处理，从而实现了以子树作为单位，基于应用场景选择合适的测试用例树实现仿真测试，提高了数字芯片仿真测试的灵活性。
可选地，所述待执行路径包括：按顺序排列的至少一个节点，所述根据所述待执
行路径以及存储的树模型，确定所述树模型中的待执行子树，包括：根据所述待执行5路径查询所述树模型，获取所述树模型中至少一个所述节点之间的链接关系；根据至
少一个所述节点，以及至少一个所述节点之间的链接关系，确定所述待执行子树。
可选地，所述待执行路径中排序在最前的节点，为所述待执行子树的根节点；所述根节点为所述树模型的以下节点中的任意一种：所述树模型的根组件、调度选项、测试用例组、基本测试用例；所述根节点的数量为至少一个。
可选地，所述根据所述执行次数对所述待执行子树中的基本测试用例进行测试用
例衍生处理，得到测试用例树，包括：遍历所述待执行子树，获取所述待执行子树中的基本测试用例；根据所述执行次数对所述基本测试用例进行衍生处理，获取所述基本测试用例对应的执行次数个衍生测试用例；将所述基本测试用例对应的执行次数个衍生测试用例，添加到所述待执行子树中，得到所述测试用例树。
可选地，所述树模型包括：根组件、调度选项、测试用例组以及基本测试用例；
其中，所述根组件与至少一个所述调度选项链接，每个所述调度选项与至少一个所述测试用例组链接，所述测试用例组与至少一个基本测试用例链接；所述调度选项，为链接的测试用例组仿真测试所需的仿真参数。
可选地，所述芯片设计模块的数量为多个，每个芯片功能模块对应一个测试用例组；所述芯片设计模块中的芯片功能点的数量为多个，每个芯片功能点对应一个基本
测试用例。
可选地，所述方法还包括：接收树模型更新请求，其中，所述树模型更新请求包括：所述树模型中待更新的节点，和/或，所述树模型中待更新的节点链接信息；根据
所述树模型中待更新的节点，对所述树模型进行节点更新处理；和/或，根据所述树模型中待更新的节点链接关系，对所述树模型进行节点链接关系更新处理。
本申请第二方面实施例提出了一种数字芯片的仿真测试装置，包括：第一接收模块，用于接收仿真测试请求，其中，所述仿真测试请求包括：验证环境、芯片设计模块以及仿真配置信息，所述仿真配置信息包括：待执行路径、单条基本测试用例的执
行次数；确定模块，用于根据所述待执行路径以及存储的树模型，确定所述树模型中的待执行子树；处理模块，用于根据所述执行次数对所述待执行子树中的基本测试用
例进行测试用例衍生处理，得到测试用例树；发送模块，用于将所述测试用例树中的衍生测试用例通过进程池发送至硬件加速器，以使硬件加速器在所述验证环境下采用所述衍生测试用例对所述芯片设计模块进行仿真处理。
本申请实施例的数字芯片的仿真测试装置，通过接收仿真测试请求，根据仿真测试请求中的待执行路径以及存储的树模型，确定树模型中的待执行子树，进而基本测试用例进行测试用例衍生处理，得到测试用例树，将衍生测试用例发送至硬件加速器，以使硬件加速器在验证环境下采用衍生测试用例进行仿真处理，从而实现了以子树作为单位，基于应用场景选择合适的测试用例树实现仿真测试，提高了数字芯片仿真测试的灵活性。
本申请第三方面实施例提出了一种电子设备，包括：至少一个处理器；以及与所述至少一个处理器通信连接的存储器；其中，所述存储器存储有可被所述至少一个处理器执行的指令，所述指令被所述至少一个处理器执行，以使所述至少一个处理器能够执行本申请第一方面实施例提出的数字芯片的仿真测试方法。
本申请第四方面实施例提出了一种存储有计算机指令的非瞬时计算机可读存储介质，所述计算机指令用于使所述计算机执行本申请第一方面实施例提出的数字芯片的仿真测试方法。
本申请第五方面实施例提出了一种计算机程序产品，当所述计算机程序产品中的指令处理器执行时，执行本申请第一方面实施例提出的数字芯片的仿真测试方法。
本申请附加的方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本申请的实践了解到。
附图说明
本申请上述的和/或附加的方面和优点从下面结合附图对实施例的描述中将变得明显和容易理解，其中：
图1为本申请实施例一所提供的数字芯片的仿真测试方法的流程示意图；
图2为本申请实施例二所提供的数字芯片的仿真测试方法的流程示意图；
图3为本申请实施例的仿真传送***的结构示意图；
图4为芯片设计模块与基本测试用例的对应关系图；
图5为本申请实施例三所提供的数字芯片的仿真测试装置的结构示意图；
图6是根据一示例性实施例示出的一种用于数字芯片的仿真测试方法的电子设备的框图。
具体实施方式
下面详细描述本申请的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，旨在用于解释本申请，而不能理解为对本申请的限制。
在数字芯片仿真过程中，运行仿真需要具备四要素：芯片设计模块、验证环境、硬件加速器、仿真传送***，仿真传送***向硬件加速器发送芯片设计模块、验证环境以及仿真命令，以实现数字芯片的仿真。相关技术的仿真传送***仅提供几种固定仿真模式，难以满足数字芯片仿真测试的需求。
针对上述问题，本申请提出数字芯片的仿真测试方法、装置及电子设备。
图1为本申请实施例一所提供的数字芯片的仿真测试方法的流程示意图，需要说明的是，该数字芯片的仿真测试方法可应用于数字芯片的仿真测试装置。其中，数字芯片的仿真测试装置例如可以为仿真传送***，或者与仿真传送***所通信的硬件设备。
如图1所示，数字芯片的仿真测试方法包括如下步骤：
步骤101，接收仿真测试请求，其中，仿真测试请求包括：验证环境、芯片设计模块以及仿真配置信息，仿真配置信息包括：待执行路径、单条基本测试用例的执行次数。
在本申请实施例中，验证环境包含激励生成***、覆盖率收集***、对分***等组件，通过向芯片设计模块发送激励、捕捉响应、比对结果和收集覆盖率完成工作。芯片设计模块为数字芯片进行仿真测试时被验证的组件，芯片设计模块与验证环境连接，由仿真传送***将芯片设计模块、验证环境以及仿真配置信息发送到硬件加速器上执行仿真。
作为一种可能的实现方式，仿真传送***接收到仿真测试请求后，对仿真测试请求进行解析，得到验证环境、芯片设计模块以及仿真配置信息，进一步对仿真配置信息进行解析得到待执行路径、单条基本测试用例的执行次数。
其中，待执行路径和单条基本测试用例的执行次数可以预先根据测试场景进行配置。
步骤102，根据待执行路径以及存储的树模型，确定树模型中的待执行子树。
在本申请实施例中，待执行路径中排序在最前的节点，为待执行子树的根节点；根节点为树模型的以下节点中的任意一种：树模型的根组件、调度选项、测试用例组、基本测试用例；根节点的数量为至少一个。
其中，树模型包括：根组件、调度选项、测试用例组以及基本测试用例；其中，
根组件与至少一个调度选项链接，每个调度选项与至少一个测试用例组链接，测试用
例组与至少一个基本测试用例链接；调度选项，为链接的测试用例组仿真测试所需的仿真参数。
在本申请中，调度选项可以根据场景需求设定，且调度选项支持扩展，可以自由增加、删减调度选项数量和修改仿真参数值。芯片设计模块中芯片功能模块的数量为多个，每个芯片功能模块对应一个测试用例组；芯片设计模块中的芯片功能点的数量为多个，每个芯片功能点对应一个基本测试用例。
步骤103，根据执行次数对待执行子树中的基本测试用例进行测试用例衍生处理，
得到测试用例树。
在本申请实施例中，测试用例树中包括衍生测试用例，衍生测试用例由基本测试用例衍生出来，衍生测试用例对应的芯片功能点与基本测试用例对应的芯片功能点相
同，相比基本测试用例，衍生测试用例可以大批量生成，满足芯片验证前期对单条基本测试用例做集中测试的场景。
作为本申请的一种实现方式，根据执行次数对待执行子树中的基本测试用例进行测试用例衍生处理，得到测试用例树的过程可以为，遍历待执行子树，获取待执行子树中的基本测试用例；根据执行次数对基本测试用例进行衍生处理，获取基本测试用
例对应的执行次数个衍生测试用例；将基本测试用例对应的执行次数个衍生测试用例，添加到待执行子树中，得到测试用例树。
步骤104，将测试用例树中的衍生测试用例通过进程池发送至硬件加速器，以使硬件加速器在验证环境下采用衍生测试用例对芯片设计模块进行仿真处理。
作为一种可能的实现方式，确定仿真传送***中进程池的最大进程数，由进程池
将全部衍生测试用例发送至硬件加速器，硬件加速器对对芯片设计模块进行仿真处理，当前衍生测试用例执行完毕，进程池向硬件加速器发送下一个衍生测试用例，直至全
部衍生测试用例执行完毕，实现了单条基本测试用例的仿真测试，即，实现了该单条基本测试用例对应的芯片功能点的测试。
其中，进程池的最大进程数可以根据场景需求灵活配置，以实现对硬件加速器资源的划分和高效利用。
在本申请实施例中，该数字芯片的仿真测试方法还包括：接收树模型更新请求，
其中，树模型更新请求包括：树模型中待更新的节点，和/或，树模型中待更新的节点链接信息；根据树模型中待更新的节点，对树模型进行节点更新处理；和/或，根据树模型中待更新的节点链接关系，对树模型进行节点链接关系更新处理。
综上，通过接收仿真测试请求，其中，仿真测试请求包括：验证环境、芯片设计模块以及仿真配置信息，仿真配置信息包括：待执行路径、单条基本测试用例的执行次数；根据待执行路径以及存储的树模型，确定树模型中的待执行子树；根据执行次数对待执行子树中的基本测试用例进行测试用例衍生处理，得到测试用例树；将测试用例树中的衍生测试用例通过进程池发送至硬件加速器，以使硬件加速器在验证环境下采用衍生测试用例对芯片设计模块进行仿真处理，从而实现了以子树作为单位，基于应用场景选择合适的测试用例树实现仿真测试，提高了数字芯片仿真测试的灵活性。
图2为本申请实施例二所提供的数字芯片的仿真测试方法的流程示意图。如图2所示，该数字芯片的仿真测试方法包括如下步骤：
步骤201，接收仿真测试请求，其中，仿真测试请求包括：验证环境、芯片设计模块以及仿真配置信息，仿真配置信息包括：待执行路径、单条基本测试用例的执行次数。
步骤202，根据待执行路径查询树模型，获取树模型中至少一个节点之间的链接关系。
在本申请实施例中，待执行路径包括：按顺序排列的至少一个节点；至少一个节点包括：树模型的根组件、调度选项、测试用例组、基本测试用例；其中，根组件与至少一个调度选项链接，每个调度选项与至少一个测试用例组链接，测试用例组与至少一个基本测试用例链接；调度选项，为链接的测试用例组仿真测试所需的仿真参数。
步骤203，根据至少一个节点，以及至少一个节点之间的链接关系，确定待执行子树。
作为一种可能的实现方式，节点为基本测试用例时，待执行子树为芯片功能点对应的基本测试用例，能实现芯片验证前期对单条基本测试用例执行n次的集中调试。其中，n为单条基本测试用例的执行次数。
作为一种可能的实现方式，节点为测试用例组时，待执行子树为该测试用例组链接的所有基本测试用例，对一个测试用例组内所有基本测试用例各执行n次仿真，能实现芯片验证中期对某几个已充分验证的芯片功能模块做回归检查。其中，n为单条基本测试用例的执行次数。
作为一种可能的实现方式，节点为调度选项时，待执行子树为调度选项链接的所有测试用例组，实现对某一特定仿真配置信息下的全部基本测试用例执行仿真回归，适用于芯片验证后期大规模回归测试用例的场景。
作为一种可能的实现方式，节点为根组件时，待执行子树为根组件链接的所有调度选项，适用于芯片已得到充分验证，流片前持续执行全回归测试用例的场景。
步骤204，根据执行次数对待执行子树中的基本测试用例进行测试用例衍生处理，得到测试用例树。
步骤205，将测试用例树中的衍生测试用例通过进程池发送至硬件加速器，以使硬件加速器在验证环境下采用衍生测试用例对芯片设计模块进行仿真处理。
其中，需要说明的是，步骤201、步骤204、和步骤205可以分别采用本申请的各实施例中的任一种方式实现，本申请实施例并不对此作出限定，也不再赘述。
综上，通过接收仿真测试请求，其中，仿真测试请求包括：验证环境、芯片设计模块以及仿真配置信息，仿真配置信息包括：待执行路径、单条基本测试用例的执行次数；根据待执行路径查询树模型，获取树模型中至少一个节点之间的链接关系；根据至少一个节点，以及至少一个节点之间的链接关系，确定待执行子树；根据执行次数对待执行子树中的基本测试用例进行测试用例衍生处理，得到测试用例树；将测试用例树中的衍生测试用例通过进程池发送至硬件加速器，以使硬件加速器在验证环境下采用衍生测试用例对芯片设计模块进行仿真处理，从而实现了以子树作为单位，基于应用场景选择合适的测试用例树实现仿真测试，提高了数字芯片仿真测试的灵活性。
图3为本申请实施例的仿真传送***的结构示意图。如图3所示，该仿真传送***包括：树模型和进程池；其中，树模型包括：1个根组件、多个调度选项、多个测试用例组、多个基本测试用例；进程池用于将全部衍生测试用例发送至硬件加速器，以使硬件加速器对对芯片设计模块进行仿真处理。
在本申请实施例中，调度选项和测试用例组之间可任意链接，调度选项可以根据场景需求进行增加或删减，测试用例组可以根据芯片设计模块进行增加或删减，新增加的调度选项和所有的测试用例组自由链接，实现了仿真传送***的高扩展性。
在本申请实施例中，测试用例组是基本测试用例的集合，每个芯片功能模块对应一个测试用例组，1个测试用例组中包括多个基本测试用例，图4为芯片设计模块与基本测试用例的对应关系图，芯片设计模块中的芯片功能点的数量为多个，每个芯片功能点对应一个基本测试用例。
在本申请实施例中，1个基本测试用例可以衍生多个衍生测试用例，衍生测试用例的个数由基本测试用例的执行次数确定。
在本申请实施例中，节点为基本测试用例时，待执行子树为芯片功能点对应的基本测试用例，能实现芯片验证前期对单条基本测试用例执行n次的集中调试；节点为测试用例组时，待执行子树为该测试用例组链接的所有基本测试用例，对一个测试用例组内所有基本测试用例各执行n次仿真，能实现芯片验证中期对某几个已充分验证的芯片功能模块做回归检查；节点为调度选项时，待执行子树为调度选项链接的所有测试用例组，实现对某一特定仿真配置信息下的全部基本测试用例执行仿真回归，适用于芯片验证后期大规模回归测试用例的场景；节点为根组件时，待执行子树为根组件链接的所有调度选项，适用于芯片已得到充分验证，流片前持续执行全回归测试用例的场景。其中，n为单条基本测试用例的执行次数。
其中，测试用例组之间可以自由组合，可以实现芯片验证中期多个测试用例组回归；调度选项之间可以自由组合，可以实现芯片验证后期大规模回归基本测试测试用例。
综上，本申请实施例的仿真传送***通过接收仿真测试请求，其中，仿真测试请求包括：验证环境、芯片设计模块以及仿真配置信息，仿真配置信息包括：待执行路径、单条基本测试用例的执行次数；根据待执行路径以及存储的树模型，确定树模型中的待执行子树；根据执行次数对待执行子树中的基本测试用例进行测试用例衍生处理，得到测试用例树；将测试用例树中的衍生测试用例通过进程池发送至硬件加速器，以使硬件加速器在验证环境下采用衍生测试用例对芯片设计模块进行仿真处理，从而实现了以子树作为单位，基于应用场景选择合适的测试用例树实现仿真测试，提高了数字芯片仿真测试的灵活性。
图5为本申请实施例三所提供的数字芯片的仿真测试装置的结构示意图。
如图5所示，该数字芯片的仿真测试装置500包括：第一接收模块510、确定模块520、处理模块530、发送模块540。
其中，第一接收模块510，用于接收仿真测试请求，其中，所述仿真测试请求包括：验证环境、芯片设计模块以及仿真配置信息，所述仿真配置信息包括：待执行路径、单条基本测试用例的执行次数；
确定模块520，用于根据所述待执行路径以及存储的树模型，确定所述树模型中的待执行子树；
处理模块530，用于根据所述执行次数对所述待执行子树中的基本测试用例进行测试用例衍生处理，得到测试用例树；
发送模块540，用于将所述测试用例树中的衍生测试用例通过进程池发送至硬件加速器，以使硬件加速器在所述验证环境下采用所述衍生测试用例对所述芯片设计模块进行仿真处理。
作为本申请实施例的一种可能实现方式，所述待执行路径包括：按顺序排列的至少一个节点，所述确定模块520具体用于，根据所述待执行路径查询所述树模型，获取所述树模型中至少一个所述节点之间的链接关系；根据至少一个所述节点，以及至少一个所述节点之间的链接关系，确定所述待执行子树。
作为本申请实施例的一种可能实现方式，所述待执行路径中排序在最前的节点，为所述待执行子树的根节点；所述根节点为所述树模型的以下节点中的任意一种：所述树模型的根组件、调度选项、测试用例组、基本测试用例；所述根节点的数量为至少一个。
作为本申请实施例的一种可能实现方式，所述处理模块530具体用于，遍历所述待执行子树，获取所述待执行子树中的基本测试用例；根据所述执行次数对所述基本测试用例进行衍生处理，获取所述基本测试用例对应的执行次数个衍生测试用例；将所述基本测试用例对应的执行次数个衍生测试用例，添加到所述待执行子树中，得到所述测试用例树。
作为本申请实施例的一种可能实现方式，所述树模型包括：根组件、调度选项、测试用例组以及基本测试用例；其中，所述根组件与至少一个所述调度选项链接，每个所述调度选项与至少一个所述测试用例组链接，所述测试用例组与至少一个基本测试用例链接；所述调度选项，为链接的测试用例组仿真测试所需的仿真参数。
作为本申请实施例的一种可能实现方式，所述芯片设计模块中芯片功能模块的数量为多个，所述每个芯片功能模块对应一个测试用例组；所述芯片设计模块中的芯片功能点的数量为多个，每个芯片功能点对应一个基本测试用例。
作为本申请实施例的一种可能实现方式，所述装置还包括：第二接收模块和更新模块；其中，所述第二接收模块，用于接收树模型更新请求，其中，所述树模型更新请求包括：所述树模型中待更新的节点，和/或，所述树模型中待更新的节点链接信息；所述更新模块，用于根据所述树模型中待更新的节点，对所述树模型进行节点更新处理；和/或，根据所述树模型中待更新的节点链接关系，对所述树模型进行节点链接关系更新处理。
本申请实施例的数字芯片的仿真测试装置，通过接收仿真测试请求，其中，仿真测试请求包括：验证环境、芯片设计模块以及仿真配置信息，仿真配置信息包括：待执行路径、单条基本测试用例的执行次数；根据待执行路径以及存储的树模型，确定树模型中的待执行子树；根据执行次数对待执行子树中的基本测试用例进行测试用例
衍生处理，得到测试用例树；将测试用例树中的衍生测试用例通过进程池发送至硬件加速器，以使硬件加速器在验证环境下采用衍生测试用例对芯片设计模块进行仿真处
理，从而实现了以子树作为单位，基于应用场景选择合适的测试用例树实现仿真测试，提高了数字芯片仿真测试的灵活性。
为了实现上述实施例，本申请还提出一种电子设备，如图6所示，图6是根据一示例性实施例示出的一种用于数字芯片的仿真测试方法的电子设备的框图。
如图6所示，上述电子设备600包括：
存储器610及处理器620，连接不同组件(包括存储器610和处理器620)的总线630，存储器610存储有计算机程序，当处理器620执行所述程序时实现本公开实施例所述的数字芯片的仿真测试方法。
总线630表示几类总线结构中的一种或多种，包括存储器总线或者存储器控制器，
***总线，图形加速端口，处理器或者使用多种总线结构中的任意总线结构的局域总线。举例来说，这些体系结构包括但不限于工业标准体系结构(ISA)总线，微通道体系结构(MAC)总线，增强型ISA总线、视频电子标准协会(VESA)局域总线以及***组件互连(PCI)总线。
电子设备600典型地包括多种电子设备可读介质。这些介质可以是任何能够被电
子设备600访问的可用介质，包括易失性和非易失性介质，可移动的和不可移动的介质。
存储器610还可以包括易失性存储器形式的计算机***可读介质，例如随机存取
存储器(RAM)640和/或高速缓存存储器650。电子设备600可以进一步包括其它可移动/不可移动的、易失性/非易失性计算机***存储介质。仅作为举例，存储***660
可以用于读写不可移动的、非易失性磁介质(图6未显示，通常称为“硬盘驱动器”)。尽管图6中未示出，可以提供用于对可移动非易失性磁盘(例如“软盘”)读写的磁盘驱动器，以及对可移动非易失性光盘(例如CD-ROM,DVD-ROM或者其它光介质)
读写的光盘驱动器。在这些情况下，每个驱动器可以通过一个或者多个数据介质接口与总线630相连。存储器610可以包括至少一个程序产品，该程序产品具有一组(例
如至少一个)程序模块，这些程序模块被配置以执行本公开各实施例的功能。
具有一组(至少一个)程序模块670的程序/实用工具680，可以存储在例如存储器610中，这样的程序模块670包括但不限于操作***、一个或者多个应用程序、其它程序模块以及程序数据，这些示例中的每一个或某种组合中可能包括网络环境的实现。程序模块670通常执行本公开所描述的实施例中的功能和/或方法。
电子设备600也可以与一个或多个外部设备690(例如键盘、指向设备、显示器1091等)通信，还可与一个或者多个使得用户能与该电子设备600交互的设备通信，和/或与使得该电子设备600能与一个或多个其它计算设备进行通信的任何设备(例如网卡，调制解调器等等)通信。这种通信可以通过输入/输出(I/O)接口692进行。并且，电子设备600还可以通过网络适配器693与一个或者多个网络(例如局域网(LAN)，广域网(WAN)和/或公共网络，例如因特网)通信。如图6所示，网络适配器693通过总线630与电子设备600的其它模块通信。应当明白，尽管图6中未示出，可以结合电子设备600使用其它硬件和/或软件模块，包括但不限于：微代码、设备驱动器、冗余处理单元、外部磁盘驱动阵列、RAID***、磁带驱动器以及数据备份存储***等。
处理器620通过运行存储在存储器610中的程序，从而执行各种功能应用以及数据处理。
需要说明的是，本实施例的电子设备的实施过程和技术原理参见前述对本公开实施例的数字芯片的仿真测试方法的解释说明，此处不再赘述。
为了实现上述实施例，本申请还提出一种存储有计算机指令的非瞬时计算机可读存储介质，计算机指令用于使计算机执行上述实施例所述的数字芯片的仿真测试方法。
为了实现上述实施例，本公开还提供一种计算机程序产品，当所述计算机程序产品中的指令处理器执行时，执行上述实施例所述的数字芯片的仿真测试方法。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本申请的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外，在不相互矛盾的情况下，本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。在本申请的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。
流程图中或在此以其他方式描述的任何过程或方法描述可以被理解为，表示包括一个或更多个用于实现定制逻辑功能或过程的步骤的可执行指令的代码的模块、片段或部分，并且本申请的优选实施方式的范围包括另外的实现，其中可以不按所示出或讨论的顺序，包括根据所涉及的功能按基本同时的方式或按相反的顺序，来执行功能，这应被本申请的实施例所属技术领域的技术人员所理解。
在流程图中表示或在此以其他方式描述的逻辑和/或步骤，例如，可以被认为是用于实现逻辑功能的可执行指令的定序列表，可以具体实现在任何计算机可读介质中，以供指令执行***、装置或设备(如基于计算机的***、包括处理器的***或其他可以从指令执行***、装置或设备取指令并执行指令的***)使用，或结合这些指令执行***、装置或设备而使用。就本说明书而言，"计算机可读介质"可以是任何可以包含、存储、通信、传播或传输程序以供指令执行***、装置或设备或结合这些指令执行***、装置或设备而使用的装置。计算机可读介质的更具体的示例(非穷尽性列表)包括以下：具有一个或多个布线的电连接部(电子装置)，便携式计算机盘盒(磁装置)，随机存取存储器(RAM)，只读存储器(ROM)，可擦除可编辑只读存储器(EPROM或闪速存储器)，光纤装置，以及便携式光盘只读存储器(CDROM)。另外，计算机可读介质甚至可以是可在其上打印所述程序的纸或其他合适的介质，因为可以例如通过对纸或其他介质进行光学扫描，接着进行编辑、解译或必要时以其他合适方式进行处理来以电子方式获得所述程序，然后将其存储在计算机存储器中。
应当理解，本申请的各部分可以用硬件、软件、固件或它们的组合来实现。在上述实施方式中，多个步骤或方法可以用存储在存储器中且由合适的指令执行***执行的软件或固件来实现。如，如果用硬件来实现和在另一实施方式中一样，可用本领域公知的下列技术中的任一项或他们的组合来实现：具有用于对数据信号实现逻辑功能的逻辑门电路的离散逻辑电路，具有合适的组合逻辑门电路的专用集成电路，可编程门阵列(PGA)，现场可编程门阵列(FPGA)等。
本技术领域的普通技术人员可以理解实现上述实施例方法携带的全部或部分步骤是可以通过程序来指令相关的硬件完成，所述的程序可以存储于一种计算机可读存储介质中，该程序在执行时，包括方法实施例的步骤之一或其组合。
此外，在本申请各个实施例中的各功能单元可以集成在一个处理模块中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个模块中。上述集成的模块既可以采用硬件的形式实现，也可以采用软件功能模块的形式实现。所述集成的模块如果以软件功能模块的形式实现并作为独立的产品销售或使用时，也可以存储在一个计算机可读取存储介质中。
上述提到的存储介质可以是只读存储器，磁盘或光盘等。尽管上面已经示出和描述了本申请的实施例，可以理解的是，上述实施例是示例性的，不能理解为对本申请的限制，本领域的普通技术人员在本申请的范围内可以对上述实施例进行变化、修改、替换和变型。
Claims (11)
1.一种数字芯片的仿真测试方法，其特征在于，所述方法包括：
接收仿真测试请求，其中，所述仿真测试请求包括：验证环境、芯片设计模块以及仿真配置信息，所述仿真配置信息包括：待执行路径、单条基本测试用例的执行次数；
根据所述待执行路径以及存储的树模型，确定所述树模型中的待执行子树，其中，所述树模型包括：根组件、调度选项、测试用例组以及基本测试用例，所述根组件与至少一个所述调度选项链接，每个所述调度选项与至少一个所述测试用例组链接，所述测试用例组与至少一个基本测试用例链接；所述调度选项，为链接的测试用例组仿真测试所需的仿真参数；
根据所述执行次数对所述待执行子树中的基本测试用例进行测试用例衍生处理，得到测试用例树，其中，遍历所述待执行子树以获取所述待执行子树中的基本测试用例，根据所述执行次数对所述基本测试用例进行衍生处理，获取所述基本测试用例对应的执行次数个衍生测试用例，将所述基本测试用例对应的执行次数个衍生测试用例，添加到所述待执行子树中，以得到所述测试用例树；
将所述测试用例树中的衍生测试用例通过进程池发送至硬件加速器，以使硬件加速器在所述验证环境下采用所述衍生测试用例对所述芯片设计模块进行仿真处理。
2.根据权利要求1所述的方法，其特征在于，所述待执行路径包括：按顺序排列的至少一个节点，所述根据所述待执行路径以及存储的树模型，确定所述树模型中的待执行子树，包括：
根据所述待执行路径查询所述树模型，获取所述树模型中至少一个所述节点之间的链接关系；
根据至少一个所述节点，以及至少一个所述节点之间的链接关系，确定所述待执行子树。
3.根据权利要求2所述的方法，其特征在于，所述待执行路径中排序在最前的节点，为所述待执行子树的根节点；
所述根节点为所述树模型的以下节点中的任意一种：所述树模型的根组件、调度选项、测试用例组、基本测试用例；
所述根节点的数量为至少一个。
4.根据权利要求1所述的方法，其特征在于，
所述芯片设计模块中芯片功能模块的数量为多个，所述每个芯片功能模块对应一个测试用例组；
所述芯片设计模块中的芯片功能点的数量为多个，每个芯片功能点对应一个基本测试用例。
5.根据权利要求1所述的方法，其特征在于，所述方法还包括：
接收树模型更新请求，其中，所述树模型更新请求包括：所述树模型中待更新的节点，和/或，所述树模型中待更新的节点链接信息；
根据所述树模型中待更新的节点，对所述树模型进行节点更新处理；和/或，根据所述树模型中待更新的节点链接信息，对所述树模型进行节点链接关系更新处理。
6.一种数字芯片的仿真测试装置，其特征在于，所述装置包括：
第一接收模块，用于接收仿真测试请求，其中，所述仿真测试请求包括：验证环境、芯片设计模块以及仿真配置信息，所述仿真配置信息包括：待执行路径、单条基本测试用例的执行次数；
确定模块，用于根据所述待执行路径以及存储的树模型，确定所述树模型中的待执行子树，其中，所述树模型包括：根组件、调度选项、测试用例组以及基本测试用例，所述根组件与至少一个所述调度选项链接，每个所述调度选项与至少一个所述测试用例组链接，所述测试用例组与至少一个基本测试用例链接；所述调度选项，为链接的测试用例组仿真测试所需的仿真参数；
处理模块，用于根据所述执行次数对所述待执行子树中的基本测试用例进行测试用例衍生处理，得到测试用例树，其中，遍历所述待执行子树以获取所述待执行子树中的基本测试用例，根据所述执行次数对所述基本测试用例进行衍生处理，获取所述基本测试用例对应的执行次数个衍生测试用例，将所述基本测试用例对应的执行次数个衍生测试用例，添加到所述待执行子树中，以得到所述测试用例树；
发送模块，用于将所述测试用例树中的衍生测试用例通过进程池发送至硬件加速器，以使硬件加速器在所述验证环境下采用所述衍生测试用例对所述芯片设计模块进行仿真处理。
7.根据权利要求6所述的装置，其特征在于，所述待执行路径包括：按顺序排列的至少一个节点，所述确定模块，具体用于，
根据所述待执行路径查询所述树模型，获取所述树模型中至少一个所述节点之间的链接关系；
根据至少一个所述节点，以及至少一个所述节点之间的链接关系，确定所述待执行子树。
8.根据权利要求7所述的装置，其特征在于，所述待执行路径中排序在最前的节点，为所述待执行子树的根节点；
所述根节点为所述树模型的以下节点中的任意一种：所述树模型的根组件、调度选项、测试用例组、基本测试用例；
所述根节点的数量为至少一个。
9.根据权利要求6所述的装置，其特征在于，所述芯片设计模块中芯片功能模块的数量为多个，每个芯片功能模块对应一个测试用例组；
所述芯片设计模块中的芯片功能点的数量为多个，每个芯片功能点对应一个基本测试用例。
10.根据权利要求6所述的装置，其特征在于，所述装置还包括：第二接收模块和更新模块；
其中，所述第二接收模块，用于接收树模型更新请求，其中，所述树模型更新请求包括：所述树模型中待更新的节点，和/或，所述树模型中待更新的节点链接信息；
所述更新模块，用于根据所述树模型中待更新的节点，对所述树模型进行节点更新处理；和/或，根据所述树模型中待更新的节点链接信息，对所述树模型进行节点链接关系更新处理。
11. 一种电子设备，其特征在于，包括：
至少一个处理器；以及
与所述至少一个处理器通信连接的存储器；其中，
所述存储器存储有可被所述至少一个处理器执行的指令，所述指令被所述至少一个处理器执行，以使所述至少一个处理器能够执行权利要求1-5中任一项所述的方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211676853.8A CN116227395B (zh) | 2022-12-26 | 2022-12-26 | 数字芯片的仿真测试方法、装置及电子设备 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211676853.8A CN116227395B (zh) | 2022-12-26 | 2022-12-26 | 数字芯片的仿真测试方法、装置及电子设备 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN116227395A CN116227395A (zh) | 2023-06-06 |
| CN116227395B true CN116227395B (zh) | 2023-09-29 |
Family
ID=86583399
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211676853.8A Active CN116227395B (zh) | 2022-12-26 | 2022-12-26 | 数字芯片的仿真测试方法、装置及电子设备 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116227395B (zh) |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102004052197A1 (de) * | 2004-10-27 | 2006-05-04 | Giesecke & Devrient Gmbh | Verfahren zum Testen der Funktion einer datenverarbeitenden Schaltung |
| US9558307B1 (en) * | 2014-12-31 | 2017-01-31 | Cadence Design Systems, Inc. | System and method for providing a scalable server-implemented regression query environment for remote testing and analysis of a chip-design model |
| US9916230B1 (en) * | 2016-09-26 | 2018-03-13 | International Business Machines Corporation | White box testing |
| CN111123888A (zh) * | 2019-12-19 | 2020-05-08 | 江苏中天科技软件技术有限公司 | 一种工控协议测试方法、***及电子设备和存储介质 |
| CN111832236A (zh) * | 2020-06-29 | 2020-10-27 | 山东云海国创云计算装备产业创新中心有限公司 | 一种芯片回归测试方法、***、电子设备及存储介质 |
| CN112416800A (zh) * | 2020-12-03 | 2021-02-26 | 网易（杭州）网络有限公司 | 智能合约的测试方法、装置、设备及存储介质 |
| CN114090423A (zh) * | 2021-10-11 | 2022-02-25 | 芯河半导体科技(无锡)有限公司 | 一种芯片验证自动化控制方法 |
| CN114398286A (zh) * | 2022-01-19 | 2022-04-26 | 腾讯科技（深圳）有限公司 | 自动化测试方法、装置、电子设备及存储介质 |
-
2022
- 2022-12-26 CN CN202211676853.8A patent/CN116227395B/zh active Active
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102004052197A1 (de) * | 2004-10-27 | 2006-05-04 | Giesecke & Devrient Gmbh | Verfahren zum Testen der Funktion einer datenverarbeitenden Schaltung |
| US9558307B1 (en) * | 2014-12-31 | 2017-01-31 | Cadence Design Systems, Inc. | System and method for providing a scalable server-implemented regression query environment for remote testing and analysis of a chip-design model |
| US9916230B1 (en) * | 2016-09-26 | 2018-03-13 | International Business Machines Corporation | White box testing |
| CN111123888A (zh) * | 2019-12-19 | 2020-05-08 | 江苏中天科技软件技术有限公司 | 一种工控协议测试方法、***及电子设备和存储介质 |
| CN111832236A (zh) * | 2020-06-29 | 2020-10-27 | 山东云海国创云计算装备产业创新中心有限公司 | 一种芯片回归测试方法、***、电子设备及存储介质 |
| CN112416800A (zh) * | 2020-12-03 | 2021-02-26 | 网易（杭州）网络有限公司 | 智能合约的测试方法、装置、设备及存储介质 |
| CN114090423A (zh) * | 2021-10-11 | 2022-02-25 | 芯河半导体科技(无锡)有限公司 | 一种芯片验证自动化控制方法 |
| CN114398286A (zh) * | 2022-01-19 | 2022-04-26 | 腾讯科技（深圳）有限公司 | 自动化测试方法、装置、电子设备及存储介质 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN116227395A (zh) | 2023-06-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108537543B (zh) | 区块链数据的并行处理方法、装置、设备和存储介质 | |
| CN108959059B (zh) | 一种测试方法以及测试平台 | |
| ITTO980722A1 (it) | Procedimento per l'installazione e/o la verifica del software per un sistema di computer prodotto su ordinazione, e sistema di computer per | |
| CN104346274A (zh) | 程序调试器及一种程序的调试方法 | |
| CN104123184A (zh) | 一种用于为构建过程中的任务分配资源的方法和*** | |
| CN103003800B (zh) | 异常处理测试装置和方法 | |
| CN112579446A (zh) | 一种接口测试方法、装置、电子设备和存储介质 | |
| CN105700956A (zh) | 用于处理分布式作业的方法和*** | |
| CN116542207A (zh) | 电路版图的生成方法、装置、设备及存储介质 | |
| CN109284108A (zh) | 数据存储方法、装置、电子设备及存储介质 | |
| CN114996067A (zh) | 适用于芯片验证的序列生成器的配置方法及其装置 | |
| CN115202944A (zh) | 硬盘性能测试方法、装置、设备及存储介质 | |
| US7475164B2 (en) | Apparatus, system, and method for automated device configuration and testing | |
| CN114168200A (zh) | 多核处理器访存一致性的验证***及方法 | |
| CN112068942B (zh) | 一种基于单节点模拟的大规模并行***模拟方法 | |
| CN116227395B (zh) | 数字芯片的仿真测试方法、装置及电子设备 | |
| CN113448730A (zh) | 服务的处理方法、装置、计算机设备及存储介质 | |
| CN112463574A (zh) | 软件测试方法、装置、***、设备和存储介质 | |
| CN113805860B (zh) | 基于c语言的代码生成方法、装置、电子设备及存储介质 | |
| CN111383704A (zh) | 一种存储器内建自测试电路和对存储器的测试方法 | |
| CN108334313A (zh) | 用于大型soc研发的持续集成方法、装置及代码管理*** | |
| CN114692382B (zh) | 核电仿真模型开发数据的管理方法、装置及计算机设备 | |
| CN116599581B (zh) | 光纤传感网络的可靠性评估方法、装置、设备及介质 | |
| JP2003177937A (ja) | エミュレータ・ユニットとホスト装置の間の通信を改善する装置と方法 | |
| CN104424060A (zh) | 一种用于确定故障的方法和装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP03 | Change of name, title or address |
Address after: Room 59, 17th Floor, Science and Technology Innovation Building, No. 777 Zhongguan West Road, Zhuangshi Street, Ningbo City, Zhejiang Province, 315200 Patentee after: Aixin Yuanzhi Semiconductor Co.,Ltd. Country or region after: China Address before: Room 59, 17th Floor, Science and Technology Innovation Building, No. 777 Zhongguan West Road, Zhuangshi Street, Zhenhai District, Ningbo City, Zhejiang Province, 315200 Patentee before: Aixin Yuanzhi Semiconductor (Ningbo) Co.,Ltd. Country or region before: China Address after: Room 59, 17th Floor, Science and Technology Innovation Building, No. 777 Zhongguan West Road, Zhuangshi Street, Zhenhai District, Ningbo City, Zhejiang Province, 315200 Patentee after: Aixin Yuanzhi Semiconductor (Ningbo) Co.,Ltd. Country or region after: China Address before: 201702 room 1190, zone B, floor 11, building 1, No. 158 Shuanglian Road, Qingpu District, Shanghai Patentee before: Aisin Yuanzhi semiconductor (Shanghai) Co.,Ltd. Country or region before: China |
|
| CP03 | Change of name, title or address |