CN116225197B - 电压模式驱动方法及电路 - Google Patents
电压模式驱动方法及电路 Download PDFInfo
- Publication number
- CN116225197B CN116225197B CN202310504845.3A CN202310504845A CN116225197B CN 116225197 B CN116225197 B CN 116225197B CN 202310504845 A CN202310504845 A CN 202310504845A CN 116225197 B CN116225197 B CN 116225197B
- Authority
- CN
- China
- Prior art keywords
- power supply
- supply voltage
- voltage management
- management module
- slave power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/3237—Power saving characterised by the action undertaken by disabling clock generation or distribution
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Power Sources (AREA)
- Direct Current Feeding And Distribution (AREA)
Abstract
本申请涉及时钟接口驱动的领域,尤其涉及一种电压模式驱动方法及电路。其包括主电源电压管理模块,用于给多路从属电源电压管理模块分别提供导通电压;多路从属电源电压管理模块,用于同时或分时给多路时钟接口提供驱动电压;控制开关,用于控制多路从属电源电压管理模块各自的导通或断开。本申请具有在节省了驱动电路功耗的情况下,不影响驱动电路的驱动性能的效果。
Description
技术领域
本申请涉及时钟接口驱动的领域,尤其是涉及一种电压模式驱动方法及电路。
背景技术
目前,很多***譬如服务器,它们上面有大量带PCIe接口的设备,因此需要很多的PCIe参考时钟,此时一般就要用到PCIe 时钟生成器或者PCIe 时钟缓冲器来给这些设备提供PCIe参考时钟;一个PCIe 时钟生成器/缓冲器可以输出很多路参考时钟,譬如6路,9路,甚至20路。
假设20路输出,首先光电源电压管理器就要做20个,一个电源电压管理器的功耗也许不会太大(功耗主要由输出Low Power-driver决定),但是面积不小。此外,20路输出中某些通路可能会有开关,而电源电压管理电路的启动一般需要较长的时间,电容较大的情况下更甚;一种解决方案是所有电源电压管理器电路都不关,但是这样会带来芯片在没有输出情况下漏电很大的问题。如果一个运算放大器的功耗是500uA,20个电源电压管理器一直开着,在不工作状态下,光这块电路的漏电就有10mA。导致功耗过大,不能节省芯片的耗电。
发明内容
为了降低功耗,节省芯片的耗电,本申请提供了一种电压模式驱动方法及电路。
本申请提供的一种电压模式驱动电路,采用如下的技术方案:
第一方面,提供一种电压模式驱动电路,应用于时钟接口,包括:
主电源电压管理模块,用于给多路从属电源电压管理模块分别提供导通电压;
多路从属电源电压管理模块,用于同时或分时给多路时钟接口提供驱动电压;
控制开关,用于控制多路从属电源电压管理模块各自的导通或断开。
优选的,所述主电源电压管理模块,包括:低压差线性稳压器。
优选的,所述低压差线性稳压器为运算放大器;所述运算放大器的反相输入端连接参考电压,所述运算放大器的正相输入端连接所述多路从属电源电压管理模块中的第一路从属电源电压管理模块。
优选的,所述多路从属电源电压管理模块中的每一路从属电源电压管理模块,包括:导通单元;所述导通单元由主电源电压管理模块提供导通信号。
优选的,所述导通单元为PMOS管;所述PMOS管的栅极连接所述运算放大器的输出端,获得导通信号;所述PMOS管的源极连接电源电压端;所述PMOS管的漏极连接所述时钟接口。
优选的,在所述PMOS管的栅极与所述电源电压端之间,还设置有用于降低噪声的滤波电容。
第二方面,提供一种电压模式驱动方法,用于驱动时钟接口电路,包括:
设置主电源电压管理模块处于启动状态;
设置多路从属电源电压管理模块中至少一路被控制开关选中,处于与所述主电源电压管理模块连通状态;
所述主电源电压管理模块的输出电压开启所述被控制开关选中的所述从属电源电压管理模块,使得所述从属电源电压管理模块能够驱动所述时钟接口电路。
综上所述,本申请包括以下至少一种有益技术效果:
1.在节省了驱动电路功耗的情况下,不影响驱动电路的驱动性能;
2.节省了驱动电路所占芯片的面积。
附图说明
图1是一种电压模式驱动电路逻辑构成图;
图2是多路从属电源电压管理模块逻辑构成图;
图3是一种电压模式驱动电路的实施例图;
图4是一种电压模式驱动方法的实施步骤图。
附图标记说明:1、一种电压模式驱动电路;11、主电源电压管理模块;12、多路从属电源电压管理模块;13、控制开关;14、第一PMOS管;15、第一滤波电容;16、第二滤波电容;17、第二PMOS管;18、运算放大器;19、第三滤波电容。
具体实施方式
为了使本申请的目的、技术方案及优点更加清楚明白,以下结合附图1 - 附图4及实施例,对本申请进行进一步详细说明。应当理解,此处所描述的具体实施例仅用以解释本申请,并不用于限定本申请。
术语解释:
LP-HCSL:低功耗HCSL,其中,HCSL是指:High−speed Current Steering Logic;
LVDS:Low-Voltage Differential Signaling,意思是低电压差分信号;
LVPECL: Low Voltage Positive Emitter Coupled Logic,意思是低电压正射极耦合逻辑;
OPAMP:运算放大器;
VDD:电源电压。
本申请提供的一种电压模式驱动电路,采用如下的技术方案:
第一方面,如图1所示,提供一种电压模式驱动电路1,应用于时钟接口,包括:
主电源电压管理模块11,用于给多路从属电源电压管理模块分别提供导通电压;现有技术中,主电源电压管理模块11具有多个,并且,为了驱动时钟接口的速度够快,主电源电压管理模块11会随时保持启动状态。例如,有20路需要驱动的时钟接口,那么会需要20个主电源电压管理模块11;这样,会导致20个主电源电压管理模块在芯片中占用很大的面积,并且,如果这20个主电源电压管理模块随时处于启动状态,则会耗费很大的电量。在本实施例中,主电源电压管理模块11只有一个;那么一个主电源电压管理模块11所占用的芯片面积很少,且就算一个主电源电压管理模块11随时处于开启状态,耗费的电量也有限。
如图2所示,多路从属电源电压管理模块12,用于同时或分时给多路时钟接口提供驱动电压;在现有技术中,主电源电压管理模块和从属电源电压管理模块是一一对应的,即有一个主电源电压管理模块,就有一个从属电源电压管理模块。显然,如果有20个从属电源电压管理模块,就需要20个主电源电压管理模块,不仅耗费较大的电量,也在芯片上占用了很大的面积。本实施例中,仅仅配置一个主电源电压管理模块11,对应多路从属电源电压管理模块12。即多路从属电源电压管理模块12对应多路时钟接口。在主电源电压管理模块11的驱动下,可以同时或分时给多路时钟接口提供电压;本实施例的技术方案节约了占用的芯片的面积,也减少了主电源电压管理模块11的个数,即减少了主电源电压管理模块11耗费的功率。
控制开关13,用于控制多路从属电源电压管理模块12各自的导通或断开。用于控制多路从属电源电压管理模块12工作的个数。可以有选择的驱动选中的时钟接口。在本实施例中,采用控制开关导通的个数,可以有选择的驱动不同的时钟接口。在现有技术中,无法选择不同的时钟接口导通,只能是所有时钟接口同时导通,这样会导致功耗上升。
优选的,所述主电源电压管理模块,包括:低压差线性稳压器。低压差线性稳压器也就是LDO(Low Drop Output)。低压降(LDO)线性稳压器的成本低,噪音低,静态电流小。LDO输出压降比较低,例如输入3.3V,输出可以达到3.2V;
优选的,如图3所示,所述低压差线性稳压器为运算放大器 18(OPAMP);所述运算放大器18的反相输入端连接参考电压,所述运算放大器18的正相输入端连接所述多路从属电源电压管理模块12中的第一路从属电源电压管理模块。在本实施例中,采用运算放大器18实现低压差线性稳压器。运算放大器单元是成熟的电路,便于管理和实现。在本实施例中,采用的时钟接口为LP-HCSL;也可以为其他时钟接口,例如LVDS,LVPECL,HCSL等。LP-HCSL,是指的低功耗HCSL。
优选的,参考图3所示,所述多路从属电源电压管理模块中的每一路从属电源电压管理模块,包括:导通单元;所述导通单元由主电源电压管理模块提供导通信号。导通单元的存在,用于在主电源电压管理模块选择下,导通从属电源电压管理模块与时钟接口电路。并且,在本实施例中,由于多路从属电源电压管理模块的开关速度比主电源电压管理模块要快很多,即导通速度很快,而最慢的主电源电压管理模块是一直开着的,因此芯片的启动速度可以很快。
优选的,所述导通单元为第一PMOS管14;所述第一PMOS管14的栅极连接所述运算放大器18的输出端,获得导通信号;所述第一PMOS管14的源极连接电源电压端(VDD);所述PMOS管的漏极连接所述时钟接口。所述导通单元也可以为NMOS管、或其他场效应管。
优选的,在所述第一PMOS管14的栅极与所述电源电压端(VDD)之间,还设置有用于降低噪声的第一滤波电容15;所述第一PMOS管14的漏极与接地端之间,连接有第二滤波电容16,用于排除噪声信号对时钟接口的影响;此第一滤波电容15较大,会影响到主电源电压管理模块11的启动;所以,如果主电源电压管理模块11有多个,那么第一滤波电容15也会需要多个,直接后果就是启动速度较慢,占用芯片面积较大。因此,只设置一个主电源电压管理模块11,同时设置多路从属电源电压模块12是必要的。在每个多路从属电源电压模块12中,包括第二PMOS管17和第三滤波电容19;所述第二PMOS管17的栅极通过控制开关13连接所述运算放大器18的输出端,所述第二PMOS管17的源极连接电源电压端(VDD),所述第二PMOS管17的漏极连接时钟接口;所述第二PMOS管17的栅极还通过第三滤波电容19连接电源电压端(VDD)。
第二方面,如图4所示,提供一种电压模式驱动方法,用于驱动时钟接口电路,包括:
S1:设置主电源电压管理模块处于启动状态;
S2:设置多路从属电源电压管理模块中至少一路被控制开关选中,处于与所述主电源电压管理模块连通状态;
S3:所述主电源电压管理模块的输出电压开启所述被控制开关选中的所述从属电源电压管理模块,使得所述从属电源电压管理模块能够驱动所述时钟接口电路。
综上所述,本申请包括以下至少一种有益技术效果:
1.在节省了驱动电路功耗的情况下,不影响驱动电路的驱动性能;
2.节省了驱动电路所占芯片的面积。
以上均为本申请的较佳实施例,并非依此限制本申请的保护范围,本说明书(包括摘要和附图)中公开的任一特征,除非特别叙述,均可被其他等效或者具有类似目的的替代特征加以替换。即,除非特别叙述,每个特征只是一系列等效或类似特征中的一个例子而已。
Claims (4)
1.一种电压模式驱动电路,应用于时钟接口,其特征在于,包括:
主电源电压管理模块,用于给多路从属电源电压管理模块分别提供导通电压;所述主电源电压管理模块,包括:低压差线性稳压器;所述低压差线性稳压器为运算放大器;所述运算放大器的反相输入端连接参考电压,所述运算放大器的正相输入端连接所述多路从属电源电压管理模块中的第一路从属电源电压管理模块;
多路从属电源电压管理模块,用于同时或分时给多路时钟接口提供驱动电压;所述多路从属电源电压管理模块中的每一路从属电源电压管理模块,包括:导通单元;所述导通单元由运算放大器提供导通信号;
控制开关,用于控制多路从属电源电压管理模块各自的导通或断开。
2.根据权利要求1所述的驱动电路,其特征在于,所述导通单元为PMOS管;所述PMOS管的栅极连接所述运算放大器的输出端,获得导通信号;所述PMOS管的源极连接电源电压端;所述PMOS管的漏极连接所述时钟接口。
3.根据权利要求2所述的驱动电路,其特征在于,在所述PMOS管的栅极与所述电源电压端之间,还设置有用于降低噪声的滤波电容。
4.一种电压模式驱动方法,用于驱动时钟接口电路,其特征在于,包括:
设置主电源电压管理模块处于启动状态;所述主电源电压管理模块,包括:低压差线性稳压器;所述低压差线性稳压器为运算放大器;所述运算放大器的反相输入端连接参考电压,所述运算放大器的正相输入端连接多路从属电源电压管理模块中的第一路从属电源电压管理模块;
设置多路从属电源电压管理模块中至少一路被控制开关选中,处于与所述主电源电压管理模块连通状态;所述多路从属电源电压管理模块中的每一路从属电源电压管理模块,包括:导通单元;所述导通单元由运算放大器提供导通信号;
所述主电源电压管理模块的输出电压开启所述被控制开关选中的所述从属电源电压管理模块,使得所述从属电源电压管理模块能够驱动所述时钟接口电路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310504845.3A CN116225197B (zh) | 2023-05-08 | 2023-05-08 | 电压模式驱动方法及电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310504845.3A CN116225197B (zh) | 2023-05-08 | 2023-05-08 | 电压模式驱动方法及电路 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN116225197A CN116225197A (zh) | 2023-06-06 |
CN116225197B true CN116225197B (zh) | 2023-08-29 |
Family
ID=86577210
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202310504845.3A Active CN116225197B (zh) | 2023-05-08 | 2023-05-08 | 电压模式驱动方法及电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN116225197B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN116760402A (zh) * | 2023-06-14 | 2023-09-15 | 成都电科星拓科技有限公司 | 一种lp-hcsl类型输出驱动电路及芯片 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN201118536Y (zh) * | 2007-11-29 | 2008-09-17 | 李建文 | 二线制微功耗多路电子开关 |
WO2018094728A1 (zh) * | 2016-11-28 | 2018-05-31 | 华为技术有限公司 | 动态电源电路及芯片 |
CN111245218A (zh) * | 2020-01-14 | 2020-06-05 | 北京集创北方科技股份有限公司 | 开关控制电路、多路选择开关电路及其控制方法 |
CN213817344U (zh) * | 2020-09-30 | 2021-07-27 | 郑州深澜动力科技有限公司 | 一种多路电源供电装置及车辆 |
CN114356011A (zh) * | 2021-12-28 | 2022-04-15 | 京微齐力(北京)科技有限公司 | 低压差线性稳压器电路 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11966241B2 (en) * | 2021-07-09 | 2024-04-23 | Taiwan Semiconductor Manufacturing Company, Ltd. | Low dropout regulator circuits, input/output device, and methods for operating a low dropout regulator |
-
2023
- 2023-05-08 CN CN202310504845.3A patent/CN116225197B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN201118536Y (zh) * | 2007-11-29 | 2008-09-17 | 李建文 | 二线制微功耗多路电子开关 |
WO2018094728A1 (zh) * | 2016-11-28 | 2018-05-31 | 华为技术有限公司 | 动态电源电路及芯片 |
CN111245218A (zh) * | 2020-01-14 | 2020-06-05 | 北京集创北方科技股份有限公司 | 开关控制电路、多路选择开关电路及其控制方法 |
CN213817344U (zh) * | 2020-09-30 | 2021-07-27 | 郑州深澜动力科技有限公司 | 一种多路电源供电装置及车辆 |
CN114356011A (zh) * | 2021-12-28 | 2022-04-15 | 京微齐力(北京)科技有限公司 | 低压差线性稳压器电路 |
Also Published As
Publication number | Publication date |
---|---|
CN116225197A (zh) | 2023-06-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100316451B1 (ko) | 대기시 전류저감회로를 가진 반도체 집적회로 | |
CN116225197B (zh) | 电压模式驱动方法及电路 | |
US20060033550A1 (en) | Level shift circuit | |
CN110008069B (zh) | 电源切换控制电路及控制方法 | |
CN109818411B (zh) | 一种适用于电源突变的电源开关电路、芯片及供电*** | |
CN108172178B (zh) | 时序控制器的供电电路、液晶显示装置 | |
CN213583056U (zh) | 显示驱动芯片和led灯板 | |
CN202602615U (zh) | 一种轨到轨使能信号的控制电路及电平转换电路 | |
CN115376441A (zh) | 栅极驱动电路及显示面板 | |
CN106773905A (zh) | 一种基于电源时序消抖控制的开关量输出电路 | |
JP3132067B2 (ja) | 半導体装置 | |
CN102802297B (zh) | 应用于背光源的操作电路及其相关方法 | |
KR101067330B1 (ko) | 고속 rf신호 스위칭 장치 | |
CN215817887U (zh) | 一种多路输入切换电路和多路供电*** | |
US20190058460A1 (en) | Symmetrical dual voltage level input-output circuitry | |
US7804339B2 (en) | Serial bus interface circuit | |
CN216122378U (zh) | 隔离电路、控制柜以及焊接*** | |
CN113595546B (zh) | 宽带高速电平转换电路及高速时钟芯片 | |
CN111030660B (zh) | 复位信号分发电路及电子电路*** | |
CN111474871A (zh) | 家电控制***的供电控制装置及方法 | |
CN109428576B (zh) | 一种多路ip复用pad的控制*** | |
CN213517307U (zh) | 一种具有低功耗待机控制功能的过零检测电路 | |
US11677591B2 (en) | Bidirectional isolated communication circuit and method for differential signal | |
CN115913194A (zh) | 一种多mos驱动及状态反馈电路 | |
CN111984103B (zh) | 供电控制电路及应用所述供电控制电路的电子装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |