CN116194870A - 阵列基板及其制备方法、显示面板 - Google Patents

阵列基板及其制备方法、显示面板 Download PDF

Info

Publication number
CN116194870A
CN116194870A CN202180002296.9A CN202180002296A CN116194870A CN 116194870 A CN116194870 A CN 116194870A CN 202180002296 A CN202180002296 A CN 202180002296A CN 116194870 A CN116194870 A CN 116194870A
Authority
CN
China
Prior art keywords
electrode
substrate
via hole
line
arranged along
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180002296.9A
Other languages
English (en)
Inventor
席文星
方鑫
林滨
伍蓉
邹振游
乐发垫
崔大林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Fuzhou BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Fuzhou BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Fuzhou BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Publication of CN116194870A publication Critical patent/CN116194870A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/13338—Input devices, e.g. touch panels
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412—Digitisers structurally integrated in a display
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416—Control or interface arrangements specially adapted for digitisers
    • G06F3/04164—Connections between sensors and controllers, e.g. routing lines between electrodes and connection pads
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0443—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using a single layer of sensing electrodes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0446—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using a grid-like structure of electrodes in at least two directions, e.g. using row and column electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04103—Manufacturing, i.e. details related to manufacturing processes specially suited for touch sensitive devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Human Computer Interaction (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Position Input By Displaying (AREA)

Abstract

一种阵列基板及其制备方法、显示面板，阵列基板的良率高，生产成本低。阵列基板包括设置在衬底(20)上的阵列排布的多个触控单元(1)；各触控单元(1)中所有子像素的第一电极(3)电连接；多条驱动电极线，驱动电极线在衬底(20)上的至少部分正投影设置在相邻两排第一电极(3)在衬底(20)上的正投影之间、且与至少一个第一电极(3)电连接；相邻两排第一电极(3)中，各排第一电极(3)均沿驱动电极线所在方向排列；驱动电极线包括至少一个断开处；至少一个隔离过孔(5)，隔离过孔(5)设置在沿驱动电极线所在方向排列的相邻两个触控单元(1)的交界处(S1)、且露出驱动电极线的断开处；至少一个隔离绝缘部(6)，隔离绝缘部(6)设置在隔离过孔(5)内、且填平隔离过孔(5)。

Description

阵列基板及其制备方法、显示面板 技术领域
本申请涉及显示技术领域，尤其涉及一种阵列基板及其制备方法、显示面板。
背景技术
随着触控显示屏技术的快速发展和市场对触控显示屏的需求越来越大，触控显示技术已经成为人机交互中不可或缺的一环，被广泛应用在教育、商业、金融、服务等行业中。
目前，基于In Cell Touch技术设计的电容式触控屏具有生产成本低、稳定性高、触控技术效果较优等特点，占据了主流市场。In Cell Touch技术是将触控电极设置在显示面板内部，对于像素设计要求较高，从而导致不良检出和维修问题较多，进而大幅降低良率，增加生产成本，不利于产品推广。
发明内容
本申请的实施例提供一种阵列基板及其制备方法、显示面板，该阵列基板的良率高，生产成本低。
为达到上述目的，本申请的实施例采用如下技术方案：
一方面，提供了一种阵列基板，该阵列基板包括：
衬底；
设置在所述衬底上的阵列排布的多个触控单元，所述触控单元包括阵列排布的多个子像素；所述子像素包括第一电极；各所述触控单元中所有所述子像素的所述第一电极电连接；所述第一电极被配置为在显示阶段用作驱动电极，在触控阶段用作触控感应电极；
多条驱动电极线，所述驱动电极线在所述衬底上的至少部分正投影设置在相邻两排所述第一电极在所述衬底上的正投影之间、且与至少一个所述第一电极电连接；所述相邻两排所述第一电极中，各排所述第一电极均沿所述驱动电极线所在方向排列；所述驱动电极线包括至少一个断开处，所述驱动电极线的断开处位于沿所述驱动电极线所在方向排列的相邻两个所述触控单元的交界处；所述驱动电极线被配置为在显示阶段传输驱动信号，在触控阶段传输触控信号；
至少一个隔离过孔，所述隔离过孔设置在沿所述驱动电极线所在方向排列的相邻两个所述触控单元的交界处、且露出所述驱动电极线的断开处；
至少一个隔离绝缘部，所述隔离绝缘部设置在所述隔离过孔内、且填平所述隔离过孔。
可选的，所述驱动电极线包括第一电极线；所述隔离过孔包括第一过孔；所述隔离绝缘部包括第一绝缘部；
多条所述第一电极线沿第一方向排列，所述第一电极线与沿第二方向排列的一排所述第一电极平行，所述第一电极线在所述衬底上的至少部分正投影设置在沿所述第一方向排列的相邻两排所述第一电极在所述衬底上的正投影之间、且与同一排所述第一电极电连接；所述第一电极线包括多个断开处，所述第一电极线的断开处位于沿所述第二方向排列的任意相邻两个所述触控单元的交界处；所述第二方向和所述第一方向相交；
所述第一过孔设置在沿所述第二方向排列的相邻两个所述触控单元的交界处、且露出所述第一电极线的断开处；
所述第一绝缘部设置在所述第一过孔内、且填平所述第一过孔。
可选的，所述阵列基板还包括配向层，所述配向层覆盖多个所述触控单元；
其中，所述配向层和所述第一绝缘部为一体结构。
可选的，所述阵列基板还包括配向层，所述配向层设置在所述触控单元远离所述衬底的一侧、且覆盖多个所述触控单元；
所述第一绝缘部包括第一绝缘子部和第二绝缘子部，所述第一绝缘子部位于所述第一电极线的断开处，所述第二绝缘子部设置在所述第一绝缘子部远离所述衬底的一侧；
其中，所述配向层和第二绝缘子部为一体结构。
可选的，所述驱动电极线包括第二电极线；所述隔离过孔包括第二过孔；所述隔离绝缘部包括第二绝缘部；
多条所述第二电极线沿所述第二方向排列，所述第二电极线在所述衬底上的正投影设置在沿所述第二方向排列的相邻两排所述第一电极在所述衬底上的正投影之间、且与属于同一所述触控单元的至少一个所述第一电极电连接；所述第二电极线包括一个断开处，所述第二电极线的断开处位于沿所述第一方向排列的相邻两个所述触控单元的交界处；
所述第二过孔设置在沿所述第一方向排列的相邻两个所述触控单元的交界处、且露出所述第二电极线的断开处；所述第二过孔和所述第一过孔沿垂直于所述衬底所在平面的方向不交叠；
所述第二绝缘部设置在所述第二过孔内、且填平所述第二过孔。
可选的，所述阵列基板还包括配向层，所述配向层覆盖多个所述触控单元；
其中，所述配向层和所述第二绝缘部为一体结构。
可选的，所述阵列基板还包括衬底和配向层，所述配向层设置在所述触控单元远离所述衬底的一侧、且覆盖多个所述触控单元；
所述第二绝缘部包括第三绝缘子部和第四绝缘子部，所述第三绝缘子部位于所述第二电极线的断开处，所述第四绝缘子部设置在所述第三绝缘子部远离所述衬底的一侧；
其中，所述配向层和第四绝缘子部为一体结构。
可选的，多条所述第二电极线的断开处沿所述第二方向排列，多个所述第二过孔沿所述第二方向排列。
可选的，所述子像素还包括晶体管和第二电极；
其中，所述晶体管沿垂直于所述衬底所在平面的方向，分别与所述第一电极线、所述第一电极和所述第二电极线三者均不交叠；所述晶体管包括栅极、第一极和第二极；
所述第二电极在所述衬底上的正投影与所述第一电极在所述衬底上的正投影至少部分交叠；所述第二电极与所述第一极电连接，且被配置为在显示阶段，与所述第一电极形成电场。
可选的，所述阵列基板还包括：
沿所述第一方向排列的多条栅线，所述栅线在所述衬底上的正投影设置在沿所述第一方向排列的相邻两排所述第一电极在所述衬底上的正投影之间、且与同一排所述晶体管的所述栅极电连接；所述栅线与所述第一电极线沿垂直于所述衬底所在平面的方向不交叠。
可选的，所述阵列基板还包括：
沿所述第二方向排列的多条数据线，所述数据线在所述衬底上的正投影设置在沿所述第二方向排列的相邻两排所述第一电极在所述衬底上的正投影之间、且与同一排所述晶体管的所述第二极电连接；所述数据线与所述第二电极线沿垂直于所述衬底所在平面的方向不交叠。
可选的，所述栅线与所述第一电极线同层设置；所述数据线、所述第一极和所述第二极三者同层设置。
可选的，所述晶体管为底栅型晶体管；所述第一电极线与同一排所述第 一电极的一侧搭接；
所述阵列基板还包括栅绝缘层、第一钝化层和第二钝化层；所述栅绝缘层覆盖所述栅线、所述第一电极线、以及所述第一电极中未被所述第一电极线覆盖的部分；所述第一钝化层覆盖所述数据线和所述栅绝缘层；所述第二钝化层覆盖所述第二电极线和所述第一钝化层；
所述第一过孔贯通所述第一电极线、所述栅绝缘层、所述第一钝化层和所述第二钝化层；所述第二过孔贯通所述第二电极线和所述第二钝化层。
可选的，所述子像素还包括多个连接电极，所述连接电极与所述第二电极同层设置；
多条所述第一电极线分为第一组和第二组，所述第一组的所述第一电极线和所述第二组的所述第一电极线沿所述第一方向交替设置；
所述连接电极被配置为将与所述第一组的所述第一电极线电连接的所述第一电极、以及与所述第一组相邻的所述第二组的第一电极线电连接。
另一方面，提供了一种显示面板，包括：上述阵列基板。
再一方面，提供了一种阵列基板的制备方法，包括：
形成阵列排布的多个第一电极；
形成多条驱动电极线；
形成多条待检测线，所述待检测线包括栅线和/或数据线；
对所述待检测线进行检测；
在所述待检测线的检测状态正常的情况下，形成多个隔离过孔和多个隔离绝缘部；其中，所述隔离过孔设置在沿所述驱动电极线所在方向排列的相邻两个所述触控单元的交界处、且使得所述驱动电极线在所述隔离过孔所在位置断开；所述隔离绝缘部设置在所述隔离过孔内、且填平所述隔离过孔。
可选的，所述形成多条驱动电极线包括：形成沿第一方向排列的多条第一电极线；
所述在所述待检测线的检测状态正常的情况下，形成多个隔离过孔和多个隔离绝缘部包括：
采用刻蚀工艺去除沿所述第二方向排列的相邻两个触控单元的交界处的膜层，并露出所述第一电极线需要断开的部分；
采用湿法刻蚀去除所述第一电极线需要断开的部分，并形成第一过孔；
采用一次构图工艺形成第一绝缘部和配向层。
可选的，所述形成多条驱动电极线包括：形成沿第一方向排列的多条第 一电极线；
所述在所述待检测线的检测状态正常的情况下，形成多个隔离过孔和多个隔离绝缘部包括：
采用刻蚀工艺去除沿所述第二方向排列的相邻两个触控单元的交界处的膜层，并露出所述第一电极线需要断开的部分；
采用含氧气体刻蚀去除所述第一电极线需要断开的部分，并形成第一过孔和第一绝缘子部；
采用一次构图工艺形成第二绝缘子部和配向层。
可选的，所述形成多条驱动电极线还包括：形成沿所述第二方向排列的多条第二电极线；
所述方法还包括：
在所述第一电极线连续设置的情况下，对所述第二电极线进行检测；
在所述第二电极线的检测状态正常的情况下，形成多个第二过孔和多个第二绝缘部；其中，所述第二过孔设置在沿所述第一方向排列的相邻两个所述触控单元的交界处、且使得所述第二电极线在所述第二过孔所在位置断开；所述第二过孔和所述第一过孔沿垂直于所述衬底所在平面的方向不交叠；所述第二绝缘部设置在所述第二过孔内、且填平所述第二过孔。
可选的，所述在所述第二电极线的检测状态正常的情况下，形成多个第二过孔和多个第二绝缘部包括：
采用刻蚀工艺去除沿所述第一方向排列的相邻两个触控单元的交界处的膜层，并露出所述第二电极线需要断开的部分；
采用湿法刻蚀去除所述第二电极线需要断开的部分，并形成第二过孔；
采用一次构图工艺形成第二绝缘部和配向层。
或者，所述在所述第二电极线的检测状态正常的情况下，形成多个第二过孔和多个第二绝缘部包括：
采用刻蚀工艺去除沿所述第一方向排列的相邻两个触控单元的交界处的膜层，并露出所述第二电极线需要断开的部分；
采用含氧气体刻蚀去除所述第二电极线需要断开的部分，并形成第二过孔和第三绝缘子部；
采用一次构图工艺形成第四绝缘子部和配向层。
上述说明仅是本申请技术方案的概述，为了能够更清楚了解本申请的技术手段，而可依照说明书的内容予以实施，并且为了让本申请的上述和其它 目的、特征和优点能够更明显易懂，以下特举本申请的具体实施方式。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1示意性地示出了一种显示面板的结构示意图；
图2示意性地示出了一种阵列基板的结构示意图；
图3为图2中区域M的第一种局部放大图；
图4中，a图-d图为制备图3所示的阵列基板的一种制备流程结构图；
图5中，a图-d图为制备图3所示的阵列基板的另一种制备流程结构图；
图6为图2中区域M的第二种局部放大图；
图7中，a图-d图为制备图6所示的阵列基板的一种制备流程结构图；
图8中，a图-d图为制备图6所示的阵列基板的另一种制备流程结构图；
图9为图2中区域M的第三种局部放大图；
图10为图2中区域M的第四种局部放大图；
图11为沿图10中E1E2的截面示意图；
图12为沿图10中F1F2的截面示意图；
图13图2中区域M的第五种局部放大图；以及
图14图2中区域M的第六种局部放大图。
具体实施例
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
在本申请的实施例中，采用“第一”、“第二”、“第三”、“第四”等字样对功能和作用基本相同的相同项或相似项进行区分，仅为了清楚描述本申请实施例的技术方案，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。
在本申请的实施例中，“多个”的含义是两个或两个以上，“至少一个”的 含义是一个或一个以上，除非另有明确具体的限定。
在本申请的实施例中，术语“上”、“下”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。
本申请实施例提供了一种阵列基板，结合图1-4、6和7所示，包括：
衬底20；该衬底的材料不做限定，示例的，可以是刚性材料，例如：玻璃。
设置在衬底20上的阵列排布的多个如图1所示的触控单元1，触控单元包括阵列排布的多个子像素；参考图2所示，子像素包括第一电极3；各触控单元中所有子像素的第一电极电连接；第一电极被配置为在显示阶段用作驱动电极，在触控阶段用作触控感应电极。
多条驱动电极线，驱动电极线在衬底上的至少部分正投影设置在相邻两排第一电极在衬底上的正投影之间、且与至少一个第一电极电连接；相邻两排第一电极中，各排第一电极均沿驱动电极线所在方向排列；驱动电极线包括至少一个断开处，驱动电极线的断开处位于沿驱动电极线所在方向排列的相邻两个触控单元的交界处；驱动电极线被配置为在显示阶段传输驱动信号，在触控阶段传输触控信号。
至少一个隔离过孔，隔离过孔设置在沿驱动电极线所在方向排列的相邻两个触控单元的交界处、且露出驱动电极线的断开处。
至少一个隔离绝缘部，隔离绝缘部设置在隔离过孔内、且填平隔离过孔。
上述驱动电极线可以包括如图3和图6所示的第一电极线4，和/或，第二电极线8。
该阵列基板中，为了降低In Cell Touch的实现难度，可以对第一电极进行分时复用。即第一电极在显示阶段用作驱动电极，以驱动液晶偏转；而在触控阶段用作触控感应电极，与手指形成触控电容，以实现触控效果。
上述阵列基板可以应用于ADS(Advanced Super Dimension Switch，高级超维场转换)型液晶触控显示屏或者HADS型液晶触控显示屏，这里不做限定。相较于ADS型液晶触控显示屏，为了进一步提高开口率，HADS型液晶触控显示屏应运而生。ADS型与HADS型的最大不同在于公共电极(Com电极)和像素电极(Pixel电极)的电极位置不同。若该阵列基板应用于ADS型触控显示屏中，则该第一电极可以称为公共电极，此时，第一电 极线可以称为公共电极线；若该阵列基板应用于HADS型液晶触控显示屏中，则该第一电极可以称为像素电极，此时，第一电极线可以称为像素电极线。以ADS型为例进行说明，相关技术的ADS型阵列基板中，公共电极一般为与基板尺寸相同的一整块电极，但是在本申请提供的阵列基板中，各子像素的第一电极独立设置，属于同一触控单元的多个第一电极电连接。
上述阵列基板的尺寸不做限定，其可以应用于大尺寸或者超大尺寸(例如：86英寸)的UHD(Ultra High Definition，超高清)显示装置或者HD(High Definition，高清)显示装置，或者，还可以应用小尺寸(例如：23.6英寸)的UHD显示装置或者HD显示装置。
上述隔离绝缘部使得驱动电极线中分别位于相邻两个触控单元所在区域内的部分保持绝缘，这里对于隔离绝缘部的材料不做限定。
上述驱动电极线包括第一电极线和/或第二电极线，由于第一电极线和/或第二电极线设置有至少一个断开处，那么若直接形成具有断开处的驱动电极线，对于掩膜版的精度要求较高，同时容易产生静电、降低成膜质量，最终产生不良。本申请中，可以先形成连续设置的驱动电极线，然后再通过设置隔离过孔和隔离绝缘部，使得驱动电极线在沿驱动电极线所在方向排列的相邻两个触控单元的交界处断开，这样可以采用较低精度的掩膜版形成驱动电极线，从而避免产生静电，提高成膜质量，进而提高产品良率。本申请提供的阵列基板的良率高，生产成本低。
在一个或者多个实施例中，驱动电极线包括第一电极线；隔离过孔包括第一过孔；隔离绝缘部包括第一绝缘部；结合图1-4、6和7所示，该阵列基板的结构包括：
衬底20；该衬底的材料不做限定，示例的，可以是刚性材料，例如：玻璃。
设置在衬底20上的阵列排布的多个如图1所示的触控单元1，触控单元包括阵列排布的多个子像素；参考图2所示，子像素包括第一电极3；各触控单元中所有子像素的第一电极电连接；第一电极被配置为在显示阶段用作驱动电极，在触控阶段用作触控感应电极。
沿第一方向(图2所示的OA方向)排列的多条第一电极线4，参考图2所示，第一电极线4与沿第二方向(图2所示的OB方向)排列的一排第一电极3平行，第一电极线4在衬底上的至少部分正投影设置在沿第一方向(图2所示的OA方向)排列的相邻两排第一电极3在衬底上的正投影之 间、且与同一排第一电极3电连接；第一电极线包括多个断开处，第一电极线的断开处位于沿第二方向排列的任意相邻两个触控单元的交界处；即第一电极线4在沿第二方向(图2所示的OB方向)排列的任意相邻两个触控单元的交界处(图2标记为S1)断开；第二方向和第一方向相交；第一电极线被配置为在显示阶段传输驱动信号，在触控阶段传输触控信号。
多个如图4中c图和图7中c图所示的第一过孔5，结合图3和图4中c图或者结合图6和图7中c图所示，第一过孔5设置在沿第二方向(图3所示的OB方向)排列的相邻两个触控单元的交界处、且露出第一电极线4的断开处。图4中c图为沿图3中E1E2的截面示意图，图7中c图为沿图6中E1E2的截面示意图。
多个如图4中d图和图7中d图所示的第一绝缘部6，第一绝缘部6设置在第一过孔5内、且填平第一过孔5。
需要说明的是，沿第一方向(如图1所示的OA方向)排布的多个触控单元1的大小可以相同，或者也可以不同，这里不做限定。为了便于布线，沿第二方向(如图1所示的OB方向)排布的多个触控单元的大小相同。图1中，以沿第一方向排布的位于中间位置的触控单元的大小与位于上下两侧位置的触控单元的大小不同为例进行绘示。上述触控单元包括子像素的具体数量不做限定，可以根据实际情况选择。
上述第一电极线与同一排第一电极电连接，这里对于电连接的具体实现方式不做限定，示例的，结合图3和图4中d图所示，第一电极线4与同一排第一电极3可以通过直接接触实现电连接；或者，第一电极线与同一排第一电极可以通过多个连接单元实现电连接；具体可以根据设计结构确定。
参考图2所示，上述第一电极线4在沿第二方向(图2所示的OB方向)排列的任意相邻两个触控单元的交界处(图2标记为S1)断开，即第一电极线整体上为不连续设置，而其位于触控单元所在区域内的部分为连续设置。图2以包括四个触控单元Sensor1、Sensor2、Sensor3和Sensor4为例进行绘示。
上述第一电极可以设置为条形电极，第一方向可以是如图2所示的OA方向(即第一电极的长边方向)，此时，第二方向可以是如图2所示的OB方向(即第一电极的短边方向)。或者，第一方向还可以是如图2所示的OB方向(即第一电极的短边方向)，此时，第二方向可以是如图2所示的OA方向(即第一电极的长边方向)。这里不做限定，图1-3均以第一方向为OA 方向、第二方向为OB方向为例进行绘示。
上述第一过孔与第一电极线的断开处对应；这里对于第一过孔贯通的膜层不做限定，具体需要根据设计结构确定。示例的，参考图4中c图所示，该第一过孔5可以贯通第二钝化层22、第一钝化层21、栅绝缘层(GI层)19和第一电极线4，从而露出第一电极线的断开处。
上述第一绝缘部使得第一电极线中分别位于相邻两个触控单元所在区域内的部分保持绝缘，这里对于第一绝缘部的材料不做限定。图4中d图和图7中d图分别绘示了一种第一绝缘部的结构图。
为了保证实现触控功能，第一电极线在沿第二方向排列的任意相邻两个触控单元的交界处断开。相关技术中，结合图9和图11所示，制作的Vcom线为不连续的，那么，包括该种结构的阵列基板在检测过程中，第一电极线无法正常加载测试信号，从而无法对相关走线(例如：栅线、数据线等)进行检测，进而导致GCS(栅线和电极短路不良)、DCS(数据线和电极短路不良)、TCS(触控线和电极短路不良)、TTS(触控线和触控线短路不良)、TOP(触控线和电极开路不良)、TGS(触控线和栅线短路不良)等系列不良无法检出，从而无法对不良进行维修，进而降低产品良率，造成资材、产能、人力的大量浪费，使得生产成本急剧增加。
本申请提供的阵列基板在制备过程中，可以如图13所示，先形成连续设置的第一电极线4，待相关走线(例如：栅线、数据线、触控线等)的检测以及维修完成后，再通过设置多个第一过孔和多个第一绝缘部，使得第一电极线在沿第二方向排列的任意相邻两个触控单元的交界处断开，这样一方面可以保证不良的检出和维修，另一方面还可以保证触控功能的实现。本申请提供的阵列基板的良率高，生产成本低。
下面说明第一绝缘部的具体结构。
本申请提供了一种第一绝缘部的具体结构，为了降低制作难度，简化结构，参考图4中d图所示，阵列基板还包括配向层7，配向层覆盖多个触控单元；其中，配向层7和第一绝缘部6为一体结构。需要说明的是，液晶显示面板可以包括阵列基板、彩膜基板、以及设置在阵列基板和彩膜基板之间的液晶层。将上述阵列基板应用在液晶显示面板中，由于液晶具有流动性，为了保证液晶的初始取向一致，在液晶层的两侧会设置配向层。因此，上述阵列基板还可以包括配向层。
上述配向层和第一绝缘部的材料不做限定，示例的，两者可以均包括PI (聚酰亚胺)。该结构中，第一绝缘部的材料与配向层的材料相同。当然，第一绝缘部和配向层也可以采用不同材料，分别单独制作；考虑到简化制作工艺，可以选择配向层和第一绝缘部为一体结构，此时两者采用相同材料。
本申请提供了另一种第一绝缘部的具体结构，为了降低制作难度，简化结构，参考图7中d图所示，阵列基板还包括配向层7，配向层设置在触控单元远离衬底的一侧、且覆盖多个触控单元。
参考图7中d图所示，第一绝缘部6包括第一绝缘子部11和第二绝缘子部12，第一绝缘子部11位于第一电极线4的断开处，第二绝缘子部12设置在第一绝缘子部11远离衬底20的一侧；其中，配向层7和第二绝缘子部12为一体结构。
上述配向层和第一绝缘子部的材料不做限定，示例的，两者可以均包括PI(聚酰亚胺)。上述第二绝缘子部的材料不做限定，示例的，第二绝缘子部的材料包括金属氧化螯合物，例如：铜氧化螯合物，铜氧化螯合物具有高阻抗、不导电的特点。该结构中，第一绝缘子部的材料与配向层的材料相同，第二绝缘子部的材料与第一绝缘子部的材料不同。
当然，第一绝缘子部和配向层也可以采用不同材料，分别单独制作；考虑到简化制作工艺，可以选择配向层和第一子绝缘部为一体结构，此时两者采用相同材料。
在一个或者多个实施例中，驱动电极线包括第二电极线；隔离过孔包括第二过孔；隔离绝缘部包括第二绝缘部；上述阵列基板还包括：
沿第二方向(图1所示的OB方向)排列的多条如图1所示的第二电极线4，参考图3和图6所示，第二电极线8在衬底上的正投影设置在沿第二方向(OB方向)排列的相邻两排第一电极3在衬底上的正投影之间、且与属于同一触控单元的至少一个第一电极3电连接；第二电极线包括一个断开处，第二电极线的断开处位于沿第一方向排列的相邻两个触控单元的交界处；即第二电极线8在沿第一方向(OA方向)排列的相邻两个触控单元的交界处(图3所示的第二过孔9所在位置或者图6所示的第三绝缘子部13所在位置)断开；第二电极线被配置为在显示阶段传输驱动信号，在触控阶段传输触控信号。
多个如图5中d图和图8中d图所示的第二过孔9，结合图3和图5中d图所示或者结合图6和图8中d图所示，第二过孔9设置在沿第一方向(OA方向)排列的相邻两个触控单元的交界处、且露出第二电极线8的断 开处；第二过孔和第一过孔沿垂直于衬底所在平面的方向不交叠。
多个如图5中e图和图8中e图所示的第二绝缘部10，第二绝缘部设置在第二过孔9内、且填平第二过孔9。
为了满足触控功能，参考图1所示，上述多条第二电极线4与多个触控单元1一一对应电连接。将该阵列基板应用于液晶触控显示屏时，多个触控单元相当于多个触控感应电极块(Touch Sensor)，参考图1所示，每一个触控单元1可以通过第二电极线4与第一驱动芯片23电连接，第一驱动芯片可以包括TDDI COF(触控显示驱动芯片)，该TDDI COF可以在显示阶段向第二电极线提供数据(Data)信号，在触控阶段接收第二电极线传输的触控(Touch)信号，进而通过Touch MCU(触控微处理器)定位触控发生的坐标，并根据用户发出的触控指令进行相对应的处理动作。
上述与第二电极线电连接的第一电极的具体数量不做限定。为了提高可靠性，同时简化设计，可以选择第二电极线与属于同一触控单元的两个第一电极电连接。另外，这里对于第二电极线和第一电极电连接的具体实现方式不做限定，示例的，第二电极线与第一电极可以通过连接电极实现电连接，具体可以根据设计结构确定。
上述第二电极线在沿第一方向排列的相邻两个触控单元的交界处断开，即第二电极线整体上为不连续设置，而其位于触控单元所在区域内的部分为连续设置。上述沿第二方向排列的相邻两排第一电极之间的第二电极线的数量不做限定，具体可根据触控单元的数量确定。图3和图6中以沿第二方向排列的相邻两排第一电极之间设置两条第二电极线为例进行绘示。
为了兼顾触控性能和成本，第二电极线可以设置一个断开处；同时为了便于分屏驱动，多条第二电极线的断开处沿第二方向排列，且该断开处位于阵列基板的中间位置(即将基板分为图1所示的L1和L2两个区域)，从而实现如图1所示沿第一方向(即OA方向)的上下分屏控制。
上述第二过孔与第二电极线的断开处对应；这里对于第二过孔贯通的膜层不做限定，具体需要根据设计结构确定。示例的，参考图5所示，该第二过孔9可以贯通第二钝化层22和第二电极线8，从而露出第二电极线8的断开处。
上述第二绝缘部使得第二电极线中分别位于相邻两个触控单元所在区域内的部分保持绝缘，这里对于第二绝缘部的材料不做限定。图5中e图和图8中e图分别绘示了一种第二绝缘部的结构。
第二电极线在触控阶段传输触控信号，因此，该第二电极线还可以称为触控线(Touch Line)，简称为TX线。在大尺寸的液晶触控屏中，为了实现触控的及时响应，通常采用分屏控制技术，则要求第二电极线在沿第一方向排列的相邻两个触控单元的交界处断开。相关技术中，结合图10和图12所示，制作的TX线为不连续的，那么，包括该种结构的阵列基板在检测过程中，第二电极线的测试信号加载检出有问题，从而出现可以检出发生异常的子像素，但检测信号反馈的是异常子像素所属的触控单元异常，进而难以精准定位不良，这样无法对不良进行维修，进一步降低了产品良率，增加了生产成本。
本申请提供的阵列基板在制备过程中，可以结合图13和14所示，先形成连续设置的第一电极线4和第二电极线8，待第二电极线的检测以及维修完成后，再通过设置多个第一过孔、多个第二过孔、多个第一绝缘部和多个第二绝缘部，使得第一电极线在沿第二方向排列的任意相邻两个触控单元的交界处断开，第二电极线在沿第一方向排列的相邻两个触控单元的交界处断开；这样一方面可以保证不良的检出和精准定位维修，另一方面还可以保证触控功能和分屏控制的实现。本申请提供的阵列基板的触控响应速度快，良率高，生产成本低。
下面说明第二绝缘部的具体结构。
本申请提供了一种第二绝缘部的结构，为了降低制作难度，简化结构，参考图5中e图所示，阵列基板还包括配向层7，配向层覆盖多个触控单元；其中，配向层7和第二绝缘部10为一体结构。
上述配向层和第二绝缘部的材料不做限定，示例的，两者可以均包括PI(聚酰亚胺)。该结构中，第二绝缘部的材料与配向层的材料相同。
需要说明的是，第一绝缘部和配向层为一体结构，配向层和第二绝缘部为一体结构，即第一绝缘部、第二绝缘部和配向层三者为一体结构。当然，第二绝缘部和配向层也可以采用不同材料，分别单独制作；考虑到简化制作工艺，可以选择配向层和第二绝缘部为一体结构，此时两者采用相同材料。
本申请提供了另一种第二绝缘部的结构，为了降低制作难度，简化结构，参考图5中e图所示，阵列基板还包括配向层7，配向层设置在触控单元远离衬底的一侧、且覆盖多个触控单元。
参考图5中e图所示，第二绝缘部10包括第三绝缘子部13和第四绝缘子部14，第三绝缘子部13位于第二电极线8的断开处，第四绝缘子部14设 置在第三绝缘子部13远离衬底20的一侧；其中，配向层7和第四绝缘子部22为一体结构。
上述配向层和第四绝缘子部的材料不做限定，示例的，两者可以均包括PI(聚酰亚胺)。上述第三绝缘子部的材料不做限定，示例的，第三绝缘子部的材料包括金属氧化螯合物，例如：铜氧化螯合物，铜氧化螯合物具有高阻抗、不导电的特点。该结构中，第四绝缘子部的材料与配向层的材料相同，第三绝缘子部的材料与第四绝缘子部的材料不同。
当然，第四绝缘子部和配向层也可以采用不同材料，分别单独制作；考虑到简化制作工艺，可以选择配向层和第四绝缘子部为一体结构，此时两者采用相同材料。
需要说明的是，第二绝缘子部和配向层为一体结构，配向层和第四绝缘子部为一体结构，即第二绝缘子部、第四绝缘子部和配向层三者为一体结构。第三绝缘子部和第一绝缘子部的材料可以相同，或者也可以不同，这里不做限定。为了降低制作难度，选择前者。
在一个或者多个实施例中，为了兼顾触控性能和成本，第二电极线设置有一个断开处；同时为了便于分屏驱动，多条第二电极线的断开处沿第二方向排列，多个第二过孔沿第二方向排列。
上述第二电极线的断开处可以位于阵列基板的中间位置(即将基板分为图1所示的L1和L2两个区域)，从而实现如图1所示沿第一方向(即OA方向)的上下分屏控制；当然，上述第二电极线的断开处也可以位于阵列基板的其他位置，这里不做限定。
在一个或者多个实施例中，参考图3和图6所示，子像素还包括晶体管15和第二电极16；其中，晶体管15沿垂直于衬底所在平面的方向，分别与第一电极线4、第一电极3和第二电极线8三者均不交叠；晶体管包括栅极、第一极和第二极。
第二电极16在衬底上的正投影与第一电极3在衬底上的正投影至少部分交叠；第二电极16与第一极151电连接，且被配置为在显示阶段，与第一电极形成电场。
上述晶体管包括栅极、源极和漏极，将源极和漏极中的一个称为第一极、另一个称为第二极。该晶体管可以是P型薄膜晶体管或者N型薄膜晶体管，这里不做限定。当然，该晶体管还可以包括有源层，有源层的材料可以是单晶硅；或者非晶硅；或者多晶硅，例如：LTPS(Low Temperature Poly-silicon， 低温多晶硅)；或者氧化物半导体材料，例如：IGZO(Indium Gallium Zinc Oxide，铟镓锌氧化物)、ITZO(Indium Tin Zinc Oxide，铟锡锌氧化物)、IZO(Indium Zinc Oxide，氧化铟锌)等。
根据电极的位置关系，可以将晶体管分为两类：一类是栅极位于源极和漏极的下面，这类称之为底栅型晶体管；一类是栅极位于源极和漏极的上面，这类称之为顶栅型晶体管。本申请中的晶体管可以是底栅型，或者顶栅型。将该阵列基板应用到液晶触控屏中，由于液晶自身不会发光，液晶触控屏还包括背光模组，背光模组发出的光线经阵列基板射向液晶，通过调整液晶的偏转角，进而控制光线的射出数量，最终实现不同画面的显示。由于晶体管的有源层容易受到光线的影响，若采用底栅型晶体管，栅极可以阻挡射向有源层的光线，从而对有源层起到一定的保护作用，进而提升晶体管的性能。图3和图6以底栅型晶体管为例进行绘示。
若上述阵列基板应用于ADS型触控显示屏中，则该第一电极可以称为公共电极，第二电极可以称为像素电极；若该阵列基板应用于HADS型液晶触控显示屏中，则该第一电极可以称为像素电极，第二电极可以称为公共电极。
上述阵列基板在显示阶段，可以通过晶体管控制第二电极的电压，进而控制第一电极和第二电极之间的电场大小。将上述阵列基板应用在液晶触控显示屏中，第一电极和第二电极产生的电场能够使得液晶发生偏转，通过改变电场大小，进而改变液晶的偏转角，从而控制光线的射出数量，最终实现不同画面的显示。
可选的，参考图3和图6所示，阵列基板还包括：沿第一方向(OA方向)排列的多条栅线17，栅线17在衬底上的正投影设置在沿第一方向排列的相邻两排第一电极3在衬底上的正投影之间、且与同一排晶体管的栅极电连接；栅线17与第一电极线4沿垂直于衬底所在平面的方向不交叠。
上述栅线与第二电极线沿垂直于衬底所在平面的方向存在交叠，这样两者的交叠部分之间会产生寄生电容，从而影响信号质量。为了减少寄生电容，栅线中可以设置如图13所示的镂空区H，即将栅线中与第二电极线交叠的部分的一些区域挖空，以减少两者的交叠面积，进而降低寄生电容。
上述晶体管的栅极可以是栅线与晶体管的有源层沿垂直于衬底所在平面方向交叠的部分；或者，也可以单独设置；为了节省空间，提高开口率，可以选择前者。图3和图6以前者为例进行绘示。
该阵列基板可以通过栅线控制同一排晶体管的栅极的电压，进而控制同一排晶体管是否打开或者关闭，从而控制第二电极的电压。
可选的，参考图3和图6所示，阵列基板还包括：沿第二方向(OB方向)排列的多条数据线18，数据线18在衬底上的正投影设置在沿第二方向排列的相邻两排第一电极3在衬底上的正投影之间、且与同一排晶体管的第二极152电连接；数据线与第二电极线沿垂直于衬底所在平面的方向不交叠。
上述数据线与晶体管的第一极和第二极可以同层设置，或者也可以单独设置，这里不做限定。为了节省构图工艺次数，降低生产成本，可以选择前者。
该阵列基板可以通过数据线向同一排晶体管的第二极提供数据电压，进而向第二电极提供电压。
可选的，为了节省构图工艺次数，降低生产成本，栅线与第一电极线同层设置；数据线、第一极和第二极三者同层设置。
上述同层设置是指采用一次构图工艺制作。一次构图工艺是指经过一次曝光形成所需要的层结构工艺。一次构图工艺包括掩膜、曝光、显影、刻蚀和剥离等工艺。
可选的，晶体管为底栅型晶体管；第一电极线与同一排第一电极的一侧搭接。
参考图4中c图所示，阵列基板还包括栅绝缘层19、第一钝化层21和第二钝化层22；结合图4中c图和图5中c图所示，栅绝缘层19覆盖栅线17、第一电极线4、以及第一电极3中未被第一电极线4覆盖的部分；第一钝化层21覆盖数据线18和栅绝缘层19；第二钝化层22覆盖第二电极线8和第一钝化层21。
参考图4中c图所示，第一过孔5贯通第一电极线4、栅绝缘层19、第一钝化层21和第二钝化层22；参考图5中d图所示，第二过孔9贯通第二电极线8和第二钝化层22。
参考图4中c图所示，上述第一电极线4与同一排第一电极3的一侧直接接触，从而实现两者电连接。
上述第一电极线和第一电极的相对位置关系不做限定，示例的，第一电极线相对第一电极更远离衬底；或者，第一电极线相对第一电极更靠近衬底。图4中c图以前者为例进行绘示。
上述晶体管包括依次层叠设置的栅极、有源层和电极层，电极层包括第 一极和第二极，为了避免有源层和栅极相互影响，有源层和栅极之间还设置栅绝缘层。上述第一钝化层(又称PVX1层)还可以覆盖第一极和第二极，上述第二钝化层(又称PVX2层)与第一钝化层的材料可以相同，或者，也可以不同，为了节省成本，可以采用相同材料制作，例如：氮化硅、氧化硅、或者氮氧化硅。一般多选择氮化硅。
该阵列基板的结构简单，容易实现。
可选的，第一电极包括如图2所示的板状电极，第二电极包括如图3所示的条状电极，这样，第一电极和第二电极之间可以形成多维电场，更有利于控制液晶偏转。
参考图3所示，上述第二电极16可以包括多条平行的条状电极，相邻条状电极之间具有狭缝，所有条状电极的同一端连接在一起。
在一个或者多个实施例中，参考图2所示，子像素还包括多个连接电极30，连接电极与第二电极同层设置。
多条第一电极线分为第一组和第二组，第一组的第一电极线和第二组的第一电极线沿第一方向交替设置；连接电极被配置为将与第一组的第一电极线电连接的第一电极、以及与第一组相邻的第二组的第一电极线电连接。
这里对于连接电极的数量不做限定，示例的，相邻两排第一电极之间可以通过一个连接电极电连接；为了提高可靠性，参考图2所示，相邻两排第一电极之间还可以通过两个连接电极电连接。
上述连接电极与第二电极同层设置，参考图2所示，连接电极30可以通过第一连接过孔(图1所示的与第一电极交叠的小黑点31)与第一电极3电连接，通过第二连接过孔(图1所示的与第一电极线交叠的小黑点32)与第一电极线4连接。
需要说明的是，沿第一方向排列的相邻两个触控单元相互独立，不存在电连接关系。在实际制作中，沿第一方向排列的任意相邻两排第一电极之间均对应设置连接电极；为了避免相邻两个触控单元的第一电极电连接，可以仅设置第一连接过孔，或者在图2所示的S2区域内仅设置第二连接过孔32，从而使得与相邻两个触控单元之间区域对应的连接电极失效。
上述阵列基板中，通过连接电极将相邻两排的第一电极电连接，从而实现触控单元内所有子像素的第一电极电连接。该结构简单易实现，同时有利于节省空间，增大开口率。
本申请实施例还提供了一种显示面板，包括上述的阵列基板。
该显示面板可以是ADS型或者HADS型液晶触控显示面板，以及包括这些显示面板的电视、数码相机、手机、平板电脑等任何具有显示功能的产品或者部件。该显示面板具有良率高、响应速度快、成本低、显示画面优良等特点。
本申请实施例再提供了一种阵列基板的制备方法，该阵列基板的结构可以参考图3和图6所示，该方法包括：
S01、参考图13所示，在衬底上形成阵列排布的多个第一电极3。
该第一电极的材料可以包括透明金属氧化物，例如：ITO(Indium Tin Oxide，氧化铟锡)。该衬底的材料可以是刚性材料，例如：玻璃。
S02、形成多条驱动电极线。
该驱动电极线可以包括第一电极线和/或第二电极线。
通过步骤S02形成的驱动电极线连续设置，没有断开；其材料可以包括金属，例如：铜、铝或者银等。
S03、形成多条待检测线，待检测线包括栅线和/或数据线。
上述待检测线可以包括栅线；或者，待检测线可以包括数据线；或者，待检测线可以包括栅线和数据线。
S04、对待检测线进行检测。
需要说明的是，若待检测线包括栅线，则步骤S04指对栅线进行检测，由于驱动电极线是连续设置，可以正常加载测试信号，因此可以实现对于栅线的检测，进而可以检测出GCS类不良，从而对不良进行维修，提高产品良率。
若待检测线包括数据线，则步骤S04指对数据线进行检测，由于驱动电极线是连续设置，可以正常加载测试信号，因此可以实现对于数据线的检测，进而可以检测出DCS类不良，从而对不良进行维修，提高产品良率。
若待检测线包括栅线和数据线，则步骤S04指对栅线和数据线进行检测，由于驱动电极线是连续设置，可以正常加载测试信号，因此可以实现对于栅线和数据线的检测，进而可以检测出GCS类、DCS类不良，从而对不良进行维修，提高产品良率。需要说明的是，栅线和数据线一般需要两次工艺制作形成，步骤S04可以包括两次检测，示例的，若先形成栅线，后形成数据线，则可以在栅线形成后，对栅线进行检测；接着，形成数据线；并在数据线形成后，对数据线进行检测。
S05、在待检测线的检测状态正常的情况下，形成多个隔离过孔和多个 隔离绝缘部；其中，隔离过孔设置在沿驱动电极线所在方向排列的相邻两个触控单元的交界处、且使得驱动电极线在隔离过孔所在位置断开；隔离绝缘部设置在隔离过孔内、且填平隔离过孔。
需要说明的是，若待检测线包括栅线，则步骤S05是在栅线的检测状态正常的情况下执行；若待检测线包括数据线，则步骤S05是在数据线的检测状态正常的情况下执行；若待检测线包括栅线和数据线，则步骤S05是在栅线和数据线的检测状态均正常的情况下执行。
上述步骤S01-S03的执行顺序不做限定，示例的，可以按照步骤S01、步骤S02、步骤S03的顺序依次执行；或者，还可以按照步骤S02、步骤S01、步骤S03的顺序依次执行；或者，还可以按照步骤S03、步骤S01、步骤S02的顺序依次执行；当然，还可以是其他执行顺序，这里不再一一列举。
上述步骤S04需要在步骤S01-S03均执行结束后，才能执行。上述步骤S05需要在步骤S04执行结束后，才能执行。另外，在步骤S04之后，若出现不良，则该方法还可以包括S041、对不良进行维修；S042、对维修后的进行再次检测；不断重复S041和S042，直到待检测线的检测状态正常，再继续执行后续步骤。
这里对于形成隔离过孔和隔离绝缘部的具体方法不做限定。
通过执行S01-S05，一方面可以保证GCS类和/或DCS类不良的检出和维修，从而提高产品良率，降低生产成本；另一方面还可以保证触控功能的实现。该方法简单易实现，有利于量产。
需要说明的是，上述制备方法中，涉及的阵列基板的结构说明，可以参考前述实施例，此处不再赘述。
下面提供一种第一过孔和第一绝缘部的具体制备方法。
在一个或者多个实施例中，S02、形成多条驱动电极线包括：S021、参考图13所示，形成沿第一方向排列的多条第一电极线4。
S05、在待检测线的检测状态正常的情况下，形成多个隔离过孔和多个隔离绝缘部包括：
S051、采用刻蚀工艺去除沿第二方向排列的相邻两个触控单元的交界处的膜层，并露出第一电极线需要断开的部分。
具体的，可以采用湿法刻蚀工艺或者干法刻蚀工艺，这里不做限定。
S052、采用湿法刻蚀去除第一电极线需要断开的部分，并形成第一过孔；其中，第一过孔设置在沿第二方向排列的相邻两个触控单元的交界处、且使 得第一电极线在第一过孔所在位置断开。
S053、采用一次构图工艺形成第一绝缘部和配向层；其中，第一绝缘部设置在第一过孔内、且填平第一过孔。
通过执行S051-S053，形成的第一绝缘部和配向层为一体结构；同时，通过两次刻蚀，形成第一过孔。
下面提供另一种第一过孔和第一绝缘部的具体制备方法。
在一个或者多个实施例中，S02、形成多条驱动电极线包括：S021、参考图13所示，形成沿第一方向排列的多条第一电极线4。
S05、在待检测线的检测状态正常的情况下，形成多个隔离过孔和多个隔离绝缘部包括：
S055、采用刻蚀工艺去除沿第二方向排列的相邻两个触控单元的交界处的膜层，并露出第一电极线需要断开的部分。
S056、采用含氧气体刻蚀去除第一电极线需要断开的部分，并形成第一过孔和第一绝缘子部。
具体的，可以采用高氧气含量的刻蚀气体(例如：SF6/O2)进行刻蚀，而第一电极线采用铜等金属制作，金属与上述刻蚀气体会发生反应，形成金属氧化螯合物(例如：铜氧化螯合物)，该金属螯合物具有高阻抗、不导电的特性。该金属螯合物即可形成第一绝缘子部。
S057、采用一次构图工艺形成第二绝缘子部和配向层。
通过执行S055-S057，形成的第一绝缘部包括第一绝缘子部和第二绝缘子部，第一绝缘子部位于第一电极线的断开处，第二绝缘子部设置在第一绝缘子部远离衬底的一侧，第二绝缘子部和配向层为一体结构；同时，通过两次刻蚀，形成第一过孔。
在一个或者多个实施例中，S02、形成多条驱动电极线还包括：S06、形成沿第二方向排列的多条第二电极线。
上述阵列基板的制备方法还包括：S07、在第一电极线连续设置的情况下，对第二电极线进行检测。
需要说明的是，在执行完步骤S07后，才可以执行步骤S05，即在对第二电极线进行检测时，需要保证第一电极线处于连续设置、未断开的状态。这样，才能保证TCS、TTS、TOP、TGS等系列不良能够检出，同时能精准定位维修。
另外，在步骤S07之后，若出现不良，则该方法还可以包括S071、对 不良进行维修；S072、对维修后的进行再次检测；不断重复S071和S072，直到第二电极线的检测状态正常，再继续执行后续步骤。
S08、在第二电极线的检测状态正常的情况下，形成多个第二过孔和多个第二绝缘部；其中，第二过孔设置在沿第一方向排列的相邻两个触控单元的交界处、且使得第二电极线在第二过孔所在位置断开；第二过孔和第一过孔沿垂直于衬底所在平面的方向不交叠；第二绝缘部设置在第二过孔内、且填平第二过孔。
需要说明的是，步骤S06与步骤S01、S03、S04以及S021的执行顺序不做限定，示例的，可以在步骤S01、S03、S04以及S021均执行结束后，再依次执行S06、S07、S05、S08；或者，可以在步骤S01、S03、S04以及S021均执行结束后，再依次执行S06、S07、S08、S05；当然，还可以是其他执行顺序，这里不再一一列举。
通过执行步骤S06-S08，一方面可以保证TCS、TTS、TOP、TGS等系列不良的检出和精准定位维修，另一方面还可以保证触控功能和分屏控制的实现。该方法简单易实现，有利于量产。
下面提供一种第二过孔和第二绝缘部的具体制备方法。
S08、在第二电极线的检测状态正常的情况下，形成多个第二过孔和多个第二绝缘部包括：
S081、采用刻蚀工艺去除沿第一方向排列的相邻两个触控单元的交界处的膜层，并露出第二电极线需要断开的部分。
具体的，可以采用湿法刻蚀工艺或者干法刻蚀工艺，这里不做限定。
S082、采用湿法刻蚀去除第二电极线需要断开的部分，并形成第二过孔。
S083、采用一次构图工艺形成第二绝缘部和配向层。
通过执行步骤S081-S083，形成的第二绝缘部和配向层为一体结构；同时，通过两次刻蚀，形成第二过孔。
下面提供另一种第二过孔和第二绝缘部的具体制备方法。
S08、在第二电极线的检测状态正常的情况下，形成多个第二过孔和多个第二绝缘部包括：
S085、采用刻蚀工艺去除沿第一方向排列的相邻两个触控单元的交界处的膜层，并露出第二电极线需要断开的部分。
具体的，可以采用湿法刻蚀工艺或者干法刻蚀工艺，这里不做限定。
S086、采用含氧气体刻蚀去除第二电极线需要断开的部分，并形成第二 过孔和第三绝缘子部。
具体的，可以采用高氧气含量的刻蚀气体(例如：SF6/O2)进行刻蚀，而第二电极线采用铜等金属制作，金属与上述刻蚀气体会发生反应，形成金属氧化螯合物(例如：铜氧化螯合物)，该金属螯合物具有高阻抗、不导电的特性。该金属螯合物即可形成第三绝缘子部。
S087、采用一次构图工艺形成第四绝缘子部和配向层。
通过执行步骤S085-S087，形成的第二绝缘部包括第三绝缘子部和第四绝缘子部，第三绝缘子部位于第一电极线的断开处，第四绝缘子部设置在第三绝缘子部远离衬底的一侧，第四绝缘子部和配向层为一体结构；同时，通过两次刻蚀，形成第二过孔。
下面以图3和图6所示的结构为例，具体说明其制备方法。该方法包括：
S100、参考图13所示，在衬底上形成阵列排布的多个第一电极3。
具体的，可以在衬底上先沉积一层ITO薄膜，然后设置掩膜版，接着进行刻蚀，最后剥离掩膜版，即可完成图案化，形成阵列排布的多个第一电极。
S101、参考图13所示，形成沿第一方向排列的多条栅线17和沿第一方向排列的多条第一电极线4。
具体的，可以通过一次构图工艺形成栅线和第一电极线，即可以先沉积金属薄膜，然后设置掩膜版，接着进行刻蚀，最后剥离掩膜版，即可完成图案化，形成多条栅线和多条第一电极线。其中，第一电极线与沿第二方向排列的一排第一电极平行，第一电极线在衬底上的至少部分正投影设置在沿第一方向排列的相邻两排第一电极在衬底上的正投影之间，第一电极线与同一排第一电极的一侧搭接，即第一电极线与同一排第一电极通过直接接触实现电连接；栅线在衬底上的正投影设置在沿第一方向排列的相邻两排第一电极在衬底上的正投影之间，且栅线和第一电极线沿垂直于衬底所在平面的方向不交叠。
通过步骤S101形成的第一电极线是连续设置。
S102、对栅线进行检测。
由于步骤S101形成的第一电极线是连续设置，因此可以正常加载测试信号，进而可以检测出GCS类不良，从而对不良进行维修，提高产品良率。
S103、在栅线的检测状态正常的情况下，形成栅绝缘层。
具体的，可以沉积栅绝缘层，该栅绝缘层覆盖栅线、第一电极线、以及 第一电极中未被第一电极线覆盖的部分。
S104、形成有源层。
具体的，在栅线的上方形成有源层；示例的，可以依次沉积非晶硅薄膜和欧姆接触薄膜，(其中，欧姆接触薄膜为掺杂有N+材料的非晶硅薄膜)，然后设置掩膜版，接着进行刻蚀，最后剥离掩膜版，从而形成非晶硅半导体层和欧姆接触层，这里以形成非晶硅晶体管为例进行说明。其中，栅线中与有源层沿垂直于衬底所在平面的方向交叠的部分用作栅极。
S105、形成第一极、第二极和数据线。
具体的，可以先沉积金属薄膜，然后设置掩膜版，接着对金属薄膜进行刻蚀，然后对欧姆接触层进行刻蚀，最后剥离掩膜版，从而形成第一极、第二极和数据线；其中，第一极和非晶硅半导体层之间设置有欧姆接触层，第二极和非晶硅半导体层之间也设置有欧姆接触层，两者下方的欧姆接触层断开设置。参考图1所示，数据线与U型的第二极直接相连，实现电连接。
S106、对数据线进行检测。
由于步骤S101形成的第一电极线连续设置，因此可以正常加载测试信号，进而可以检测出DCS类不良，从而在栅线的检测状态正常的情况下，形成栅绝缘层。对不良进行维修，提高产品良率。
S107、在数据线的检测状态正常的情况下，形成第一钝化层。
具体的，可以沉积氮化硅材料，形成第一钝化层。第一钝化层覆盖数据线、栅绝缘层、第一极和第二极。
S108、形成第二电极线。
通过步骤S108形成的第二电极线连续设置，且第二电极线在衬底上的正投影设置在沿第二方向排列的相邻两排第一电极在衬底上的正投影之间、且与属于同一触控单元的至少一个第一电极电连接。
S109、对第二电极线进行检测。
由于步骤S108形成的第二电极线连续设置，同时，步骤S101形成的第一电极线连续设置，因此可以正常加载测试信号，从而保证TCS、TTS、TOP、TGS等系列不良能够检出，同时还能精准定位维修。
S110、在第二电极线的检测状态正常的情况下，形成第二钝化层，从而形成如图4中a图和图5中a图所示的结构，或者如图7中a图和图8中a图所示的结构。
通过步骤S110形成的第二平坦层覆盖第二电极线和第一平坦层。
S111、形成多个第一过孔、多个第二过孔、多个第一绝缘部、多个第二绝缘部、像素电极和配向层。
下面提供一种步骤S111的具体制备方法，在第一绝缘部和第二绝缘部分别仅包括一层结构的情况下，参考图4和图5所示，步骤S111包括：
S121、参考图4中b图所示，采用刻蚀工艺去除沿第二方向排列的相邻两个触控单元的交界处的第二钝化层22、第一钝化层21和栅绝缘层19，并露出第一电极线4需要断开的部分。
具体的，可以采用湿法刻蚀工艺或者干法刻蚀工艺，这里不做限定。
S122、参考图5中b图所示，采用刻蚀工艺去除沿第一方向排列的相邻两个触控单元的交界处的第二钝化层22，并露出第二电极线8需要断开的部分。
具体的，可以采用湿法刻蚀工艺或者干法刻蚀工艺，这里不做限定。
S123、参考图4中c图和图5中c图所示，采用湿法刻蚀分别去除第一电极线4和第二电极线8需要断开的部分，并形成第一过孔5和第二过孔9。
需要说明的是，在形成第一过孔和第二过孔后，还可以形成其他连接过孔，例如：第一连接过孔和第二连接过孔、或者图3或图6所示的第二电极过孔33等。
S124、参考图5中d图所示，形成第二电极16；其中，第二电极在衬底上的正投影位于第一电极在衬底上的正投影以内，其材料可以是ITO；第二电极通过第二电极过孔与晶体管的第一极电连接。
需要说明的是，在步骤S124中，还可以同时形成连接电极，连接电极通过第一连接过孔和第二连接过孔将相邻两排第一电极电连接，从而实现触控单元内所有子像素的第一电极电连接。
S125、参考图4中d图和图5中e图所示，采用一次构图工艺形成第一绝缘部6、第二绝缘部10和配向层7；其中，第一绝缘部设置在第一过孔内、且填平第一过孔；第二绝缘部设置在第二过孔内、且填平第二过孔；配向层覆盖第二电极和第二钝化层。
上述步骤S121和S122的执行顺序不做限定，示例的，可以先执行步骤S121、再执行步骤S122；或者，可以先执行步骤S122、再执行步骤S121；或者，步骤S121可以包括先刻蚀第二钝化层、接着再刻蚀第一钝化层和栅绝缘层，其中，步骤S121中刻蚀第二钝化层的步骤可以和步骤S122同时进行；当然，还可以是其他执行顺序，这里不再一一列举。
下面提供另一种步骤S111的具体制备方法，在第一绝缘部包括第一绝缘子部和第二绝缘子部、第二绝缘部包括第三绝缘子部和第四绝缘子部的情况下，参考图7和图8所示，步骤S111包括：
S221、参考图7中b图所示，采用刻蚀工艺去除沿第二方向排列的相邻两个触控单元的交界处的第二钝化层22、第一钝化层21和栅绝缘层19，并露出第一电极线4需要断开的部分。
具体的，可以采用湿法刻蚀工艺或者干法刻蚀工艺，这里不做限定。
S222、参考图8中b图所示，采用刻蚀工艺去除沿第一方向排列的相邻两个触控单元的交界处的第二钝化层22，并露出第二电极线8需要断开的部分。
具体的，可以采用湿法刻蚀工艺或者干法刻蚀工艺，这里不做限定。
S223、参考图7中c图和图8中c图所示，采用含氧气体刻蚀分别去除第一电极线4和第二电极线8需要断开的部分，并形成第一过孔5、第一绝缘子部11、第二过孔9和第三绝缘子部13。
具体的，可以采用高氧气含量的刻蚀气体(例如：SF6/O2)进行刻蚀，而第一电极线和第二电极线可以采用铜等金属制作，金属与上述刻蚀气体会发生反应，形成金属氧化螯合物(例如：铜氧化螯合物)，该金属螯合物具有高阻抗、不导电的特性。该金属螯合物即可分别形成第一绝缘子部和第三绝缘子部。
需要说明的是，在形成第一过孔和第二过孔后，还可以形成其他连接过孔，例如：第一连接过孔和第二连接过孔、或者图3或图6所示的第二电极过孔33等。
S224、参考图8中d图所示，形成第二电极16；其中，第二电极在衬底上的正投影位于第一电极在衬底上的正投影以内，其材料可以是ITO；第二电极通过过孔与晶体管的第一极电连接。
需要说明的是，在步骤S224中，还可以同时形成连接电极，连接电极通过第一连接过孔和第二连接过孔将相邻两排第一电极电连接，从而实现触控单元内所有子像素的第一电极电连接。
S225、参考图7中d图和图8中e图所示，采用一次构图工艺形成第二绝缘子部12、第四绝缘子部14和配向层7；其中，第二绝缘子部设置在第一过孔内、与第一绝缘子部共同填平第一过孔；第四绝缘子部设置在第二过孔内、与第三绝缘子部共同填平第二过孔；配向层覆盖第二电极和第二钝化 层。
上述步骤S221和S222的执行顺序不做限定，示例的，可以先执行步骤S221、再执行步骤S222；或者，可以先执行步骤S222、再执行步骤S221；或者，步骤S221可以包括先刻蚀第二钝化层、接着再刻蚀第一钝化层和栅绝缘层，其中，步骤S221中刻蚀第二钝化层的步骤可以和步骤S222同时进行；当然，还可以是其他执行顺序，这里不再一一列举。
本文中所称的“一个实施例”、“实施例”或者“一个或者多个实施例”意味着，结合实施例描述的特定特征、结构或者特性包括在本申请的至少一个实施例中。此外，请注意，这里“在一个实施例中”的词语例子不一定全指同一个实施例。
在此处所提供的说明书中，说明了大量具体细节。然而，能够理解，本申请的实施例可以在没有这些具体细节的情况下被实践。在一些实例中，并未详细示出公知的方法、结构和技术，以便不模糊对本说明书的理解。
最后应说明的是：以上实施例仅用以说明本申请的技术方案，而非对其限制；尽管参照前述实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的精神和范围。

Claims (20)

  1. 一种阵列基板，包括：
    衬底；
    设置在所述衬底上的阵列排布的多个触控单元，所述触控单元包括阵列排布的多个子像素；所述子像素包括第一电极；各所述触控单元中所有所述子像素的所述第一电极电连接；所述第一电极被配置为在显示阶段用作驱动电极，在触控阶段用作触控感应电极；
    多条驱动电极线，所述驱动电极线在所述衬底上的至少部分正投影设置在相邻两排所述第一电极在所述衬底上的正投影之间、且与至少一个所述第一电极电连接；所述相邻两排所述第一电极中，各排所述第一电极均沿所述驱动电极线所在方向排列；所述驱动电极线包括至少一个断开处，所述驱动电极线的断开处位于沿所述驱动电极线所在方向排列的相邻两个所述触控单元的交界处；所述驱动电极线被配置为在显示阶段传输驱动信号，在触控阶段传输触控信号；
    至少一个隔离过孔，所述隔离过孔设置在沿所述驱动电极线所在方向排列的相邻两个所述触控单元的交界处、且露出所述驱动电极线的断开处；
    至少一个隔离绝缘部，所述隔离绝缘部设置在所述隔离过孔内、且填平所述隔离过孔。
  2. 根据权利要求1所述的阵列基板，所述驱动电极线包括第一电极线；所述隔离过孔包括第一过孔；所述隔离绝缘部包括第一绝缘部；
    多条所述第一电极线沿第一方向排列，所述第一电极线与沿第二方向排列的一排所述第一电极平行，所述第一电极线在所述衬底上的至少部分正投影设置在沿所述第一方向排列的相邻两排所述第一电极在所述衬底上的正投影之间、且与同一排所述第一电极电连接；所述第一电极线包括多个断开处，所述第一电极线的断开处位于沿所述第二方向排列的任意相邻两个所述触控单元的交界处；所述第二方向和所述第一方向相交；
    所述第一过孔设置在沿所述第二方向排列的相邻两个所述触控单元的交界处、且露出所述第一电极线的断开处；
    所述第一绝缘部设置在所述第一过孔内、且填平所述第一过孔。
  3. 根据权利要求2所述的阵列基板，所述阵列基板还包括配向层，所述配向层覆盖多个所述触控单元；
    其中，所述配向层和所述第一绝缘部为一体结构。
  4. 根据权利要求2所述的阵列基板，所述阵列基板还包括配向层，所述配向层设置在所述触控单元远离所述衬底的一侧、且覆盖多个所述触控单元；
    所述第一绝缘部包括第一绝缘子部和第二绝缘子部，所述第一绝缘子部位于所述第一电极线的断开处，所述第二绝缘子部设置在所述第一绝缘子部远离所述衬底的一侧；
    其中，所述配向层和第二绝缘子部为一体结构。
  5. 根据权利要求1-4任一项所述的阵列基板，所述驱动电极线包括第二电极线；所述隔离过孔包括第二过孔；所述隔离绝缘部包括第二绝缘部；
    多条所述第二电极线沿所述第二方向排列，所述第二电极线在所述衬底上的正投影设置在沿所述第二方向排列的相邻两排所述第一电极在所述衬底上的正投影之间、且与属于同一所述触控单元的至少一个所述第一电极电连接；所述第二电极线包括一个断开处，所述第二电极线的断开处位于沿所述第一方向排列的相邻两个所述触控单元的交界处；
    所述第二过孔设置在沿所述第一方向排列的相邻两个所述触控单元的交界处、且露出所述第二电极线的断开处；所述第二过孔和所述第一过孔沿垂直于所述衬底所在平面的方向不交叠；
    所述第二绝缘部设置在所述第二过孔内、且填平所述第二过孔。
  6. 根据权利要求5所述的阵列基板，所述阵列基板还包括配向层，所述配向层覆盖多个所述触控单元；
    其中，所述配向层和所述第二绝缘部为一体结构。
  7. 根据权利要求5所述的阵列基板，所述阵列基板还包括衬底和配向层，所述配向层设置在所述触控单元远离所述衬底的一侧、且覆盖多个所述触控单元；
    所述第二绝缘部包括第三绝缘子部和第四绝缘子部，所述第三绝缘子部位于所述第二电极线的断开处，所述第四绝缘子部设置在所述第三绝缘子部远离所述衬底的一侧；
    其中，所述配向层和第四绝缘子部为一体结构。
  8. 根据权利要求5所述的阵列基板，多条所述第二电极线的断开处沿所述第二方向排列，多个所述第二过孔沿所述第二方向排列。
  9. 根据权利要求5所述的阵列基板，所述子像素还包括晶体管和第二电极；
    其中，所述晶体管沿垂直于所述衬底所在平面的方向，分别与所述第一电极线、所述第一电极和所述第二电极线三者均不交叠；所述晶体管包括栅极、第一极和第二极；
    所述第二电极在所述衬底上的正投影与所述第一电极在所述衬底上的正投影至少部分交叠；所述第二电极与所述第一极电连接，且被配置为在显示阶段，与所述第一电极形成电场。
  10. 根据权利要求9所述的阵列基板，所述阵列基板还包括：
    沿所述第一方向排列的多条栅线，所述栅线在所述衬底上的正投影设置在沿所述第一方向排列的相邻两排所述第一电极在所述衬底上的正投影之间、且与同一排所述晶体管的所述栅极电连接；所述栅线与所述第一电极线沿垂直于所述衬底所在平面的方向不交叠。
  11. 根据权利要求10所述的阵列基板，所述阵列基板还包括：
    沿所述第二方向排列的多条数据线，所述数据线在所述衬底上的正投影设置在沿所述第二方向排列的相邻两排所述第一电极在所述衬底上的正投影之间、且与同一排所述晶体管的所述第二极电连接；所述数据线与所述第二电极线沿垂直于所述衬底所在平面的方向不交叠。
  12. 根据权利要求11所述的阵列基板，所述栅线与所述第一电极线同层设置；所述数据线、所述第一极和所述第二极三者同层设置。
  13. 根据权利要求12所述的阵列基板，所述晶体管为底栅型晶体管；所述第一电极线与同一排所述第一电极的一侧搭接；
    所述阵列基板还包括栅绝缘层、第一钝化层和第二钝化层；所述栅绝缘层覆盖所述栅线、所述第一电极线、以及所述第一电极中未被所述第一电极线覆盖的部分；所述第一钝化层覆盖所述数据线和所述栅绝缘层；所述第二钝化层覆盖所述第二电极线和所述第一钝化层；
    所述第一过孔贯通所述第一电极线、所述栅绝缘层、所述第一钝化层和所述第二钝化层；所述第二过孔贯通所述第二电极线和所述第二钝化层。
  14. 根据权利要求9所述的阵列基板，所述子像素还包括多个连接电极，所述连接电极与所述第二电极同层设置；
    多条所述第一电极线分为第一组和第二组，所述第一组的所述第一电极线和所述第二组的所述第一电极线沿所述第一方向交替设置；
    所述连接电极被配置为将与所述第一组的所述第一电极线电连接的所述第一电极、以及与所述第一组相邻的所述第二组的第一电极线电连接。
  15. 一种显示面板，包括权利要求1-14任一项所述的阵列基板。
  16. 一种如权利要求11-13任一项所述的阵列基板的制备方法，包括：
    形成阵列排布的多个第一电极；
    形成多条驱动电极线；
    形成多条待检测线，所述待检测线包括栅线和/或数据线；
    对所述待检测线进行检测；
    在所述待检测线的检测状态正常的情况下，形成多个隔离过孔和多个隔离绝缘部；其中，所述隔离过孔设置在沿所述驱动电极线所在方向排列的相邻两个所述触控单元的交界处、且使得所述驱动电极线在所述隔离过孔所在位置断开；所述隔离绝缘部设置在所述隔离过孔内、且填平所述隔离过孔。
  17. 根据权利要求16所述的方法，
    所述形成多条驱动电极线包括：形成沿第一方向排列的多条第一电极线；
    所述在所述待检测线的检测状态正常的情况下，形成多个隔离过孔和多个隔离绝缘部包括：
    采用刻蚀工艺去除沿第二方向排列的相邻两个触控单元的交界处的膜层，并露出所述第一电极线需要断开的部分；
    采用湿法刻蚀去除所述第一电极线需要断开的部分，并形成第一过孔；
    采用一次构图工艺形成第一绝缘部和配向层。
  18. 根据权利要求16所述的方法，所述形成多条驱动电极线包括：形成沿第一方向排列的多条第一电极线；
    所述在所述待检测线的检测状态正常的情况下，形成多个隔离过孔和多个隔离绝缘部包括：
    采用刻蚀工艺去除沿所述第二方向排列的相邻两个触控单元的交界处的膜层，并露出所述第一电极线需要断开的部分；
    采用含氧气体刻蚀去除所述第一电极线需要断开的部分，并形成第一过孔和第一绝缘子部；
    采用一次构图工艺形成第二绝缘子部和配向层。
  19. 根据权利要求17或18所述的方法，所述形成多条驱动电极线还包括：形成沿所述第二方向排列的多条第二电极线；
    所述方法还包括：
    在所述第一电极线连续设置的情况下，对所述第二电极线进行检测；
    在所述第二电极线的检测状态正常的情况下，形成多个第二过孔和多个第二绝缘部；其中，所述第二过孔设置在沿所述第一方向排列的相邻两个所述触控单元的交界处、且使得所述第二电极线在所述第二过孔所在位置断开；所述第二过孔和所述第一过孔沿垂直于所述衬底所在平面的方向不交叠；所述第二绝缘部设置在所述第二过孔内、且填平所述第二过孔。
  20. 根据权利要求19所述的方法，所述在所述第二电极线的检测状态正常的情况下，形成多个第二过孔和多个第二绝缘部包括：
    采用刻蚀工艺去除沿所述第一方向排列的相邻两个触控单元的交界处的膜层，并露出所述第二电极线需要断开的部分；
    采用湿法刻蚀去除所述第二电极线需要断开的部分，并形成第二过孔；
    采用一次构图工艺形成第二绝缘部和配向层；
    或者，所述在所述第二电极线的检测状态正常的情况下，形成多个第二过孔和多个第二绝缘部包括：
    采用刻蚀工艺去除沿所述第一方向排列的相邻两个触控单元的交界处的膜层，并露出所述第二电极线需要断开的部分；
    采用含氧气体刻蚀去除所述第二电极线需要断开的部分，并形成第二过孔和第三绝缘子部；
    采用一次构图工艺形成第四绝缘子部和配向层。
CN202180002296.9A 2021-08-26 2021-08-26 阵列基板及其制备方法、显示面板 Pending CN116194870A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2021/114784 WO2023024024A1 (zh) 2021-08-26 2021-08-26 阵列基板及其制备方法、显示面板

Publications (1)

Publication Number Publication Date
CN116194870A true CN116194870A (zh) 2023-05-30

Family

ID=85322274

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180002296.9A Pending CN116194870A (zh) 2021-08-26 2021-08-26 阵列基板及其制备方法、显示面板

Country Status (3)

Country Link
US (1) US20240184394A1 (zh)
CN (1) CN116194870A (zh)
WO (1) WO2023024024A1 (zh)

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103728760A (zh) * 2013-12-26 2014-04-16 深圳市华星光电技术有限公司 一种触摸液晶显示屏阵列基板及相应的触摸液晶显示屏
KR101577659B1 (ko) * 2014-04-29 2015-12-16 엘지디스플레이 주식회사 표시장치용 어레이 기판의 리워크 방법 및 어레이 기판
CN106484157A (zh) * 2015-08-24 2017-03-08 友达光电股份有限公司 触控显示装置及其制作方法
CN107977116B (zh) * 2017-12-15 2020-02-07 武汉华星光电半导体显示技术有限公司 柔性触控面板、触控显示屏及触控显示装置
JP6980549B2 (ja) * 2018-02-07 2021-12-15 株式会社ジャパンディスプレイ 表示装置
CN112639697A (zh) * 2018-09-03 2021-04-09 深圳市柔宇科技股份有限公司 触控显示面板及触控显示设备
KR102561107B1 (ko) * 2018-09-21 2023-07-27 엘지디스플레이 주식회사 터치표시장치
CN110531542B (zh) * 2018-10-26 2021-08-10 合肥京东方显示技术有限公司 栅线断路及栅线与数据线短路的修复方法、显示装置
CN113260958B (zh) * 2019-12-13 2023-08-08 京东方科技集团股份有限公司 阵列基板及其驱动方法、触控显示装置
CN112181201A (zh) * 2020-09-28 2021-01-05 京东方科技集团股份有限公司 触控基板及其制作方法、触控显示装置及其控制方法
CN113204292B (zh) * 2021-07-05 2021-11-19 北京京东方技术开发有限公司 阵列基板和显示装置

Also Published As

Publication number Publication date
US20240184394A1 (en) 2024-06-06
WO2023024024A1 (zh) 2023-03-02

Similar Documents

Publication Publication Date Title
US10254876B2 (en) Array substrate, fabricating method thereof and display device
US20200212153A1 (en) Array substrate, manufacturing method thereof, and display apparatus
US9933645B2 (en) Array substrate, display panel, display device and manufacturing method thereof
US11315977B2 (en) Photosensitive assembly and method for preparing the same, array substrate, and display device
US9201276B2 (en) Process architecture for color filter array in active matrix liquid crystal display
US9035317B2 (en) Pixel structure, display panel and method for fabricating pixel structure
US20160064413A1 (en) Array substrate, method for manufacturing the same and display device
US10720450B2 (en) Array substrate and manufacturing method thereof, display panel and display device
US8253905B2 (en) Liquid crystal display device and method of making the same
US11114474B2 (en) Thin film transistor, manufacturing method thereof, array substrate, and display panel
KR101163576B1 (ko) 유기 반도체물질을 이용한 액정표시장치용 어레이 기판 및그 제조 방법
CN103488015B (zh) 像素结构及具有此像素结构的显示面板
US20150325159A1 (en) Array substrate and testing method and manufacturing method thereof
CN102593126B (zh) 面板及其制法
US10216339B2 (en) Display substrate and manufacturing method thereof, and display device
US8445335B2 (en) Method of forming pixel structure
US20210020755A1 (en) Thin film transistor and method for manufacturing the same, array substrate and display device
US20180114796A1 (en) Array Substrate and Manufacturing Method Thereof, and Display Device
US20190235331A1 (en) Array substrate, method of manufacturing the same and display device
US20010005596A1 (en) Method for manufacturing thin film transistor liquid crystal display
US10126610B2 (en) Array substrate, manufacturing method thereof and display device
CN116194870A (zh) 阵列基板及其制备方法、显示面板
CN117995845A (zh) 显示基板及其制作方法、以及显示装置
CN117279424A (zh) 一种显示面板及显示装置
JP2020017727A (ja) 薄膜トランジスタ基板及び薄膜トランジスタ基板の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination