CN116190433A - 显示面板和电子终端 - Google Patents

显示面板和电子终端 Download PDF

Info

Publication number
CN116190433A
CN116190433A CN202211088401.8A CN202211088401A CN116190433A CN 116190433 A CN116190433 A CN 116190433A CN 202211088401 A CN202211088401 A CN 202211088401A CN 116190433 A CN116190433 A CN 116190433A
Authority
CN
China
Prior art keywords
layer
display panel
thin film
film transistor
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211088401.8A
Other languages
English (en)
Inventor
艾飞
宋德伟
罗成志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan China Star Optoelectronics Technology Co Ltd
Original Assignee
Wuhan China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan China Star Optoelectronics Technology Co Ltd filed Critical Wuhan China Star Optoelectronics Technology Co Ltd
Priority to CN202211088401.8A priority Critical patent/CN116190433A/zh
Publication of CN116190433A publication Critical patent/CN116190433A/zh
Priority to PCT/CN2023/104850 priority patent/WO2024051323A1/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1229—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with different crystal properties within a device or between different devices

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Ceramic Engineering (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)

Abstract

本发明提供了显示面板和电子终端，包括基板、位于基板上的第一薄膜晶体管，第一薄膜晶体管包括第一有源部、位于第一有源部上且分别电性连接于第一有源部的两端的第一源极、第一漏极，显示面板还包括位于第一源漏极部上且电性连接于第一漏极的像素电极层；其中，第一漏极的组成材料包括透明导电材料，增加了对应的子像素的开口率，有利于VR、AR领域的显示装置的发展。

Description

显示面板和电子终端
技术领域
本发明涉及显示技术领域，尤其涉及显示器件的制造，具体涉及显示面板和电子终端。
背景技术
随着显示技术的发展，手机、电视、个人数字助理、数字相机、笔记本电脑、台式计算机、VR(Virtual Reality，虚拟与现实)、AR(Augmented Reality，增强现实)等依赖于显示装置的消费性电子产品应用而生。
其中，TFT(Thin Film Transistor，薄膜晶体管)作为显示装置中的主要驱动元件，直接关系到高性能平板显示装置的发展方向。然而，VR、AR领域的显示装置需要更高的分辨率，使得每一子像素的尺寸较小，而每一子像素内TFT的尺寸难以缩小，导致子像素的开口率较低。
因此，现有的VR、AR领域的显示装置中子像素的开口率较低，急需改进。
发明内容
本发明的目的在于提供显示面板和电子终端，以解决现有的VR、AR领域的显示装置中子像素的开口率较低的技术问题。
本发明实施例提供显示面板，包括显示部，包括：
基板；
第一薄膜晶体管，位于所述基板上，包括第一有源部、位于所述第一有源部上的第一源极和第一漏极，第一源极电性连接于所述第一有源部的第一端，第一漏极电性连接于所述第一有源部的第二端；
像素电极层，位于所述第一薄膜晶体管上，电性连接于所述第一漏极；
其中，所述第一漏极的组成材料包括透明导电材料。
在一实施例中，所述第一薄膜晶体管还包括与所述第一有源部相对设置的第一栅极部；
其中，所述显示面板还包括：
第一平坦层，位于所述第一漏极和所述像素电极层之间，包括第一开口，所述像素电极层通过所述第一开口连接所述第一漏极；
其中，所述第一开口与所述第一栅极部相对设置。
在一实施例中，所述显示面板还包括：
绝缘层，位于异层设置的所述第一源极和所述第一漏极之间；
其中，所述第一源极在所述基板上的投影，至少部分重叠于所述第一栅极部在所述基板上的投影。
在一实施例中，所述第一源极的组成材料和所述第一漏极的组成材料相同，所述第一源极和所述第一漏极同层设置。
在一实施例中，还包括：
钝化层，位于所述像素电极层上，且所述钝化层中对应于所述第一开口的部分向下凹陷形成第二开口；
第二平坦层，填充所述第二开口，所述第二平坦层的上表面和所述钝化层中对应于所述第一平坦层的部分的上表面平齐；
公共电极层，位于所述钝化层和所述第二平坦层上。
在一实施例中，还包括：
第二薄膜晶体管，位于所述基板上，包括异层且相对设置的第二栅极部和第二有源部；
其中，所述第二薄膜晶体管电性连接于所述第一薄膜晶体管，所述第一薄膜晶体管中的所述第一有源部的组成材料包括金属氧化物，所述第二薄膜晶体管中的所述第二有源部的组成材料包括低温多晶硅。
在一实施例中，所述显示面板还包括：
第一遮光层，位于所述基板和所述第一有源部之间，且与所述第一有源部相对设置，且与所述第二栅极部同层设置。
在一实施例中，所述显示面板还包括：
第二遮光层，包括同层设置的第一遮光部和第二遮光部；
其中，所述第一遮光部与所述第一有源部相对设置，且位于所述基板和所述第一薄膜晶体管之间；
其中，所述第二遮光部与所述第二有源部相对设置，且位于所述基板和所述第二薄膜晶体管之间。
在一实施例中，所述第二薄膜晶体管还包括同层设置的第二源极、第二漏极；
其中，所述显示面板还包括：
缓冲层，位于所述基板上，所述第二栅极部位于所述缓冲层上；
第三栅极绝缘层，位于所述第二栅极部和所述缓冲层上，所述第二栅极部和所述第一遮光层位于所述第三栅极绝缘层上；
第二栅极绝缘层，位于所述第二栅极部、所述第一遮光层和所述第三栅极绝缘层上，所述第一有源部位于所述第二栅极绝缘层上；
第一栅极绝缘层，位于所述第一有源部和所述第二栅极绝缘层上，所述第一栅极部、所述第二源极和所述第二漏极位于所述第一栅极绝缘层上；
层间绝缘层，位于所述第一栅极部、所述第二源极、所述第二漏极和所述第一栅极绝缘层上，所述第一源极位于所述层间绝缘层上；
绝缘层，位于所述第一源极和所述层间绝缘层上，第一漏极位于所述绝缘层上。
在一实施例中，所述第一薄膜晶体管中的所述第一栅极部位于所述第一有源部上，所述第二薄膜晶体管中的所述第二栅极部位于所述第二有源部上。
在一实施例中，所述显示面板包括显示部以及设置在显示部的至少一侧的非显示部；
其中，所述第一薄膜晶体管包含于所述显示部，所述第二薄膜晶体管包含于所述非显示部。
本发明实施例提供电子终端，包括如上文任一所述的显示面板。
本发明提供了显示面板和电子终端，包括：基板；第一薄膜晶体管，位于所述基板上，包括第一有源部、位于所述第一有源部上的第一源极和第一漏极，第一源极电性连接于所述第一有源部的第一端，第一漏极电性连接于所述第一有源部的第二端；像素电极层，位于所述第一薄膜晶体管上，电性连接于所述第一漏极；其中，所述第一漏极的组成材料包括透明导电材料。其中，结合第一有源部和像素电极层具有较高的透光率，本发明中的所述第一漏极的组成材料包括透明导电材料，即第一漏极也可以具有较大的透光率，以避免第一漏极在竖直方向遮挡较多的光线，从而增加了对应的子像素的开口率。
附图说明
下面通过附图来对本发明进行进一步说明。需要说明的是，下面描述中的附图仅仅是用于解释说明本发明的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的第一种显示面板的截面示意图。
图2为本发明实施例提供的第二种显示面板的截面示意图。
图3为本发明实施例提供的第三种显示面板的截面示意图。
图4为本发明实施例提供的第四种显示面板的截面示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整的描述。显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本发明的描述中，需要理解的是，术语“上”、“下”、“靠近”、“远离”、“两端”等指示的方位或位置关系为基于附图所示的方位或位置关系，例如，“上”只是表面在物体上方，具体指代正上方、斜上方、上表面都可以，只要居于物体水平之上即可；“两端”是指代图中可以体现出的物体的相对的两个位置，所述两个位置可以和物体直接或者间接接触，以上方位或位置关系仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
另外，还需要说明的是，附图提供的仅仅是和本发明关系比较密切的结构和步骤，省略了一些与发明关系不大的细节，目的在于简化附图，使发明点一目了然，而不是表明实际中装置和方法就是和附图一模一样，不作为实际中装置和方法的限制。
本发明提供显示面板，所述显示面板包括但不限于以下实施例以及以下实施例之间的组合。
在一实施例中，如图1至图4所示，显示面板100，包括：基板10；第一薄膜晶体管20，位于所述基板10上，所述第一薄膜晶体管20包括第一有源部201、位于所述第一有源部上的第一源漏极部，所述第一源漏极部包括电性连接于所述第一有源部201的第一端的第一源极202、电性连接于所述第一有源部201的第二端的第一漏极203；像素电极层30，位于所述第一源漏极部上，电性连接于所述第一漏极203；其中，所述第一漏极203的组成材料包括透明导电材料。
其中，显示面板100具有显示区A1以及设置在显示区A1的至少一侧的非显示区A2，例如非显示区A2可以至少部分地围绕显示区A1的周围而设置。其中，可以定义显示面板包括位于基板10上且构成所述显示区A1的显示部、以及位于基板10上且构成所述非显示区A2的非显示部，即可以认为第一薄膜晶体管20包含于显示部。具体的，显示区A1可以设有用于显示图像的多个子像素和对应的多个像素驱动电路，非显示区A2可以设有用于向像素驱动电路提供驱动信号的驱动单元(例如栅极驱动电路)。因此，本实施例中位于显示区A1内的第一薄膜晶体管20可以理解为用于组成像素驱动电路的器件，进一步的，第一薄膜晶体管20中的第一有源部201的组成材料可以包括金属氧化物，使得第一薄膜晶体管20具有均一性良好及漏电流低的优点，有利于对子像素的驱动。
其中，基板10可以是刚性基板或者柔性基板，刚性基板的组成材料可以包括如玻璃、石英中的至少一者，柔性基板的组成材料可以包括聚合物树脂，例如可以包括聚酰亚胺。其中，第一源漏极部的组成材料可以为导电材料，以使第一源极202具有对应的电压、电流中的至少一者，以及使第一漏极203具有对应的电压、电流中的至少一者。具体的，显示面板100可以为液晶显示面板或者有机电激光显示面板，例如显示面板100为液晶显示面板或者为底发光的有机电激光显示时，第一薄膜晶体管20中透光率较低的结构的尺寸越大，对应的子像素的开口率越低。
可以理解的，本实施例中基于第一有源部201和像素电极层30具有较高的透光率，将第一漏极203的组成材料包括透明导电材料，使得第一漏极203可以具有较大的透光率，以避免第一漏极203在竖直方向遮挡较多的光线，从而增加了对应的子像素的开口率。其中，第一漏极203的组成材料可以包括氧化铟锡。
在一实施例中，如图1至图4所示，所述第一薄膜晶体管20还包括与所述第一有源部201相对设置的第一栅极部204；其中，所述显示面板100还包括：第一平坦层401，位于所述第一漏极203和所述像素电极层30之间，包括第一开口B1，所述像素电极层30通过所述第一开口B1连接于(具体可以为接触)所述第一漏极203；其中，所述第一开口B1与所述第一栅极部204相对设置。
具体的，本实施例对第一薄膜晶体管20为顶栅结构或者底栅结构不做限定，只需满足所述第一开口B1与所述第一栅极部204相对设置即可，此处以第一薄膜晶体管20为顶栅结构为例进行说明，例如显示面板100还可以包括位于第一栅极部204与第一有源部201之间的第一栅极绝缘层501，第一栅极绝缘层501用于绝缘第一栅极部204与第一有源部201，第一栅极绝缘层501的组成材料可以包括硅化合物、金属氧化物中的至少一者，例如，第一栅极绝缘层501的组成材料可以包括硅氧化物、硅氮化物、硅氮氧化物、铝氧化物、钽氧化物、铪氧化物、锆氧化物、钛氧化物。
特别的，本实施例中即使第一漏极203和像素电极层30可以采用相同的材料制备，但是进一步考虑到平坦层401的厚度较大，且第一漏极203和第一有源部201之间至少设有第一栅极绝缘层501和第一有源部201，即像素电极层30和第一有源部201之间的距离较大，若通过过孔技术则会要求在较深的过孔内填充材料，会增大材料断开的风险，而本发明还是单独设置第一漏极203和像素电极层30，通过第一漏极203电性连接至第一有源部201，再于第一开口B1内形成像素电极层30以接触并电性连接于第一漏极203，提高了像素电极层30和第一有源部201电性连接的可靠性。
需要注意的是，考虑到较高的导电性能，第一栅极部204可以利用低电阻物质构，第一栅极部204的组成材料可以包括选自钼、铝、铂、钯、银、镁、金、镍、钕、铱、铬、钙、钛、钽、钨、铜中的至少一者，由于金属材料具有较高的反射率，故可以认为第一栅极部204的透光率较低，会占用对应的子像素的开口面积；且由于第一开口B1的存在，且平坦层401以及位于第一开口B1内的像素电极层30两者材料的差异，导致第一开口B1所处位置的透光率也较低。
可以理解的，本实施例中的第一开口B1与透光率较低的第一栅极部204相对设置，即第一开口B1在基板10上的投影和第一栅极部204在基板10上的投影可以重叠，以避免第一开口B1在基板10上的投影完全占用独立的区域从而导致额外占用了对应的子像素的较多的开口面积，进一步提高了对应的子像素的开口率。其中，第一开口B1在基板10上的投影可以完全覆盖第一栅极部204在基板10上的投影，或者第一栅极部204在基板10上的投影可以完全覆盖第一开口B1在基板10上的投影。
在一实施例中，如图1、图2和图4所示，所述显示面板100还包括：绝缘层502，位于异层设置的所述第一源极202和所述第一漏极203之间；其中，如图2所示，所述第一源极202在所述基板10上的投影，至少部分重叠于所述第一栅极部204在所述基板10上的投影。其中，第一源极202的组成材料可以包括金属以具有较低的阻抗，以具有较高的导电性，即第一源极202的透光率较低，且组成材料不同且异层设置的第一源极202和第一漏极203可以通过绝缘层502以绝缘。
进一步的，第一栅极部204和第一源极202之间还可以设有用于绝缘两者的层间绝缘层503，层间绝缘层503的组成材料和绝缘层502的组成材料可以参考上文关于第一栅极部204的组成材料的相关描述。进一步的，结合上文论述可知，第一源极202电性连接于第一有源部201的第一端，例如图1和图2所示，显示面板100还包括自绝缘层502的上表面对应于第一有源部201的第一端的部分向下延伸至第一有源部201的第一端的上表面的第三开口B3，第一源极202可以自绝缘层502上向第三开口B3的内侧延伸至第三开口B3的底部以接触于第一有源部201的第一端，又例如图3所示，当不存在绝缘层502时，第三开口B3可以自层间绝缘层503的上表面对应于第一有源部201的第一端的部分向下延伸至第一有源部201的第一端的上表面。
可以理解的，同理，本实施例中的透光率较低的第一源极202与透光率较低的第一栅极部204相对设置，即第一源极202在基板10上的投影和第一栅极部204在基板10上的投影可以重叠，以避免第一源极202在基板10上的投影完全占用独立的区域从而导致额外占用了对应的子像素的较多的开口面积，例如可以避免将第一源极202向远离所述第一有源部201的方向延伸，进一步提高了对应的子像素的开口率。
在一实施例中，如图3所示，所述第一源极202的组成材料和所述第一漏极203的组成材料相同，所述第一源极202和所述第一漏极203同层设置。具体的，结合上文论述可知，本实施例中的第一漏极203和第一源极202的组成材料均可以采用包括透明导电材料的相同材料(例如为氧化铟锡)制作；一方面，进一步的，本实施例中可以将两者采用同一制程同层制作，以提高显示面板100的制作效率，另一方面，由于第一源极202和第一漏极203均具有较高的透光率，即使两者在基板10上的投影不重叠，也可以降低对子像素的开口率的牺牲，以使子像素具有较高的开口率。
在一实施例中，如图1至图4所示，所述显示面板100还包括：钝化层60，位于所述像素电极层30上，且所述钝化层60中对应于所述第一开口B1的部分向下凹陷形成第二开口B2；第二平坦层402，填充满所述第二开口B2，以使所述第二平坦层402的上表面和所述钝化层60中对应于所述第一平坦层401的部分的上表面平齐；公共电极层70，位于所述钝化层60和所述第二平坦层402上，且与所述像素电极层30相对设置。
具体的，本实施例中的显示面板100可以理解为液晶显示面板，像素电极层30可以包括位于第一开口B1内且接触于第一漏极203的第一像素电极部301、与第一像素电极部301分离设置的第二像素电极部302，例如像素电极层30可以呈图案化，第二像素电极部302和第一像素电极部301可以通过像素电极层30中的其它部分电性连接以具有相同的像素电压。其中，图案化的像素电极层30和公共电极层70可以形成存储电容，存储电容的大小由像素电极层30和公共电极层70之间的距离和正对面积决定。
可以理解的，本实施例中将公共电极层70设于像素电极层30远离基板10的一侧，一方面，相比较将公共电极层70与采用透明导电材料制作的第一漏极203同层设置，本实施例中可以形成一连续的公共电极层70，以增加像素电极层30和公共电极层70的正对面积，从而提高存储电容的容量；另一方面，由于钝化层60的厚度远小于第一平坦层401的厚度，即公共电极层70和像素电极层30之间可以具有较小的距离，同样可以提高存储电容的容量，并且本实施例中的第二平坦层402填充满第二开口B2，也可以降低公共电极层70和像素电极层30之间不同位置的电场方向的差异性，同时也可以降低由于第二开口B2造成的公共电极层70在不同位置的厚度差异。
在一实施例中，如图1至图4所示，显示面板100还包括位于所述基板10上的第二薄膜晶体管80，所述第二薄膜晶体管80包括异层且相对设置的第二栅极部801和第二有源部802；其中，所述显示面板100包括：上文提及的像素驱动电路，如上文论述，包括所述第一薄膜晶体管20，所述第一薄膜晶体管20中的所述第一有源部201的组成材料包括金属氧化物；上文提及的栅极驱动电路，电性连接于所述像素驱动电路，包括所述第二薄膜晶体管80，所述第二薄膜晶体管80中的所述第二有源部802的组成材料包括低温多晶硅。其中，第二薄膜晶体管80可以位于非显示区A2内的(即包含于非显示部)。
具体的，每一级栅极驱动电路可以通过对应的一栅极线电性连接至位于对应的多个像素驱动电路，以控制对应的多个像素驱动电路中的驱动晶体管(其中一第一薄膜晶体管20)的开启情况，进一步的，每一像素驱动电路还可以电性连接至对应的数据线，以使对应的子像素被加载相应的电压或者电流，以发出对应的光线。可以理解的，本实施例中采用包括低温多晶硅的材料制作第二薄膜晶体管80中的第二有源部802，使得第二薄膜晶体管80具有迁移率高、尺寸较小、充电快、开关速度快等优点。其中，第二有源部802可以包括位于两端的掺杂部8021以及位于两掺杂部8021之间的通道部8022，可以包括例如氮元素或者磷元素，通道部8022可以包括多晶硅。
在一实施例中，如图1至图4所示，所述显示面板100还包括：第一遮光层901，位于所述基板10和所述第一有源部201之间，且与所述第一有源部201相对设置，且与所述第二栅极部801同层设置。具体的，本实施例以显示面板100为液晶显示面板为例进行说明，即可以认为显示面板100还包括位于基板10远离薄膜晶体管的一侧的背光层，背光层发出的光线会向薄膜晶体管照射，而本实施例中的第一遮光层901位于第一有源部201靠近背光层的一侧以遮挡照射至第一有源部201的光线，以降低第一薄膜晶体管20的光生漏电流，提高第一薄膜晶体管20工作的可靠性；并且，第一遮光层901与第二栅极部801同层设置，进一步的，两者可以采用相同的材料通过同一制程制作，提高了显示面板100的制作效率。
进一步的，如图1至图4所示，显示面板100还可以包括位于第二栅极部801和第一有源部201之间的第二栅极绝缘层504，第二栅极绝缘层504覆盖第二栅极部801和第一遮光层901，以绝缘第二栅极部801、第一遮光层901所在层与第一有源部201所在层，第二有源部802和第二栅极部801之间可以设有第三栅极绝缘层505，第三栅极绝缘层505覆盖第二有源部802，以绝缘第二有源部802所在层与第二栅极部801所在层，第三栅极绝缘层505的组成材料、第二栅极绝缘层504的组成材料可以参考上文关于第一栅极绝缘层501的相关描述。再进一步的，第二薄膜晶体管80还可以包括与第一栅极部204同层设置的第二源漏极部，第二源漏极部包括同层设置的第二源极803和第二漏极804，第一栅极部204、第二源极803和第二漏极804三者可以采用相同的材料通过同一制程制作，以提高显示面板100的制作效率。
在一实施例中，如图1至图3所示，所述显示面板100还包括：第二遮光层902，包括同层设置的第一遮光部9021和第二遮光部9022；其中，所述第一遮光部9021与所述第一有源部201相对设置，且位于所述基板10和所述第一薄膜晶体管20之间；其中，所述第二遮光部9022与所述第二有源部802相对设置，且位于所述基板10和所述第二薄膜晶体管80之间。其中，第二遮光层902和第三栅极绝缘层505之间可以设有缓冲层903，缓冲层903可以包括氮化硅和氧化硅之类的绝缘膜的单层膜或者层叠有氮化硅和氧化硅的多层膜，缓冲层903用于防止杂质或者水分之类不必要成分的渗透。
具体的，同层设置的第一遮光部9021和第二遮光部9022可以采用相同的材料通过同一制程制作，以提高显示面板100的制作效率；并且相比较仅设置第一遮光层901，本实施例中的第二遮光层902不仅可以进一步实现对于第一有源部201的遮光效果，而且还可以实现对于第二有源部802的遮光效果。当然，也可以不设置第一遮光层901而仅设置第二遮光层902，仍然可以同时实现对于第一有源部201和第二有源部802的遮光效果。基于此，为进一步减少制程，可以将第二栅极部801和第一栅极部204采用相同的材料同时制作，相关的其它膜层可以根据实际情况设置。
在一实施例中，如图1至图3所示，所述第一薄膜晶体管20中的所述第一栅极部204位于所述第一有源部201上，所述第二薄膜晶体管80中的所述第二栅极部801位于所述第二有源部802上。可以理解的，本实施例中的第一薄膜晶体管20和第二薄膜晶体管80均为顶栅结构，对于液晶显示面板而言，不透光的第一栅极部204、第二栅极部801与背光层的举例较远，可以减少对于光线的遮挡量，提高显示面板100的透光率；对于顶发光的有机电激光显示面板而言，反射率较高的第一栅极部204、第二栅极部801与位于像素电极层30上的发光层的距离较近，可以反射较多的发光层发出的光线，提高光线的利用率。
具体的，图1和图2中的显示面板可以通过如下步骤形成：
S01，在基板上形成第二遮光层；
S02，在基板和第二遮光层上形成缓冲层，以及在缓冲层上形成第二有源部，以及在第二有源部和缓冲层上形成第三栅极绝缘层；
S03，在第三栅极绝缘层上形成同层设置的第二栅极部和第一遮光层，以及在第三栅极绝缘层、第二栅极部和第一遮光层上形成第二栅极绝缘层；
S04，在第二栅极绝缘层上形成第一有源部；
S05，在第一有源部和第二栅极绝缘层上形成第一栅极绝缘层，并且自第一栅极绝缘层对应于第一有源部的端部的部分的上表面至第一有源部的端部的上表面形成一开口，并且自第一栅极绝缘层对应于第二有源部的两端部的两部分的上表面至第二有源部的两端部的上表面形成两开口；
S06，在第一栅极绝缘层上形成同层设置的第一栅极部和第二源漏极部，第二源漏极部中的第二源极和第二漏极分别填充至对应的两开口以接触于第二有源部的两端部；
S07，在第一栅极绝缘层、第一栅极部和第二源漏极部上形成层间绝缘层，且自层间绝缘层对应于第一有源部的两端部的两部分的上表面至第一有源部的两端部的上表面形成两开口；
S08，在层间绝缘层上形成第一源极，第一源极填充至对应的开口以接触于第一有源部的一端部；
S09，在层间绝缘层和第一源极上形成绝缘层，并于绝缘层中未对应于第一源极且对应于第二有源部的端部的部分形成一过孔，并在绝缘层靠近过孔的部分上形成第一漏极并通过过孔和对应的开口延伸至第二有源部对应的端部；
S10，在第一漏极和绝缘层上形成第一平坦层，第一平坦层还填充过孔和对应的开口，以及在第一平坦层中对应于第一栅极部的部分形成过孔；
S11，在第一平坦层上形成像素电极层，像素电极层还延伸至第一平坦层中的过孔以接触于第一漏极；
S12，在像素电极层和第一平坦层上形成钝化层，钝化层于像素电极层位于过孔内的部分上呈凹陷部；
S13，在凹陷部内形成第二平坦层以与钝化层中不同于凹陷部的部分平齐；
S14，在钝化层和第二平坦层上形成公共电极层。
其中，各个膜层结构可以参考上文相关的描述。
具体的，图4中的显示面板相对于图1中的显示面板可以理解为省去了上述步骤S01，即可以直接在基板上形成缓冲层，其它步骤可以参考上文提及的相关步骤。
本发明提供电子终端，所述电子终端包括但不限于上文提及的任一显示面板。
本发明提供了显示面板和电子终端，包括显示部，包括：基板；第一薄膜晶体管，位于所述基板上，包括第一有源部、位于所述第一有源部上的第一源极和第一漏极，第一源极电性连接于所述第一有源部的第一端，第一漏极电性连接于所述第一有源部的第二端；像素电极层，位于所述第一薄膜晶体管上，电性连接于所述第一漏极；其中，所述第一漏极的组成材料包括透明导电材料。其中，结合第一有源部和像素电极层具有较高的透光率，本发明中的所述第一漏极的组成材料包括透明导电材料，即第一漏极也可以具有较大的透光率，以避免第一漏极在竖直方向遮挡较多的光线，从而增加了对应的子像素的开口率。
以上对本发明实施例所提供的显示面板和电子终端的结构进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的技术方案及其核心思想；本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例的技术方案的范围。

Claims (12)

1.一种显示面板，其特征在于，包括：
基板；
第一薄膜晶体管，位于所述基板上，包括第一有源部、位于所述第一有源部上的第一源极和第一漏极，第一源极电性连接于所述第一有源部的第一端，第一漏极电性连接于所述第一有源部的第二端；
像素电极层，位于所述第一薄膜晶体管上，电性连接于所述第一漏极；
其中，所述第一漏极的组成材料包括透明导电材料。
2.如权利要求1所述的显示面板，其特征在于，所述第一薄膜晶体管还包括与所述第一有源部相对设置的第一栅极部；
其中，所述显示面板还包括：
第一平坦层，位于所述第一漏极和所述像素电极层之间，包括第一开口，所述像素电极层通过所述第一开口连接所述第一漏极；
其中，所述第一开口与所述第一栅极部相对设置。
3.如权利要求2所述的显示面板，其特征在于，所述显示面板还包括：
绝缘层，位于异层设置的所述第一源极和所述第一漏极之间；
其中，所述第一源极在所述基板上的投影，至少部分重叠于所述第一栅极部在所述基板上的投影。
4.如权利要求1或2所述的显示面板，其特征在于，所述第一源极的组成材料和所述第一漏极的组成材料相同，所述第一源极和所述第一漏极同层设置。
5.如权利要求2所述的显示面板，其特征在于，还包括：
钝化层，位于所述像素电极层上，且所述钝化层中对应于所述第一开口的部分向下凹陷形成第二开口；
第二平坦层，填充所述第二开口，所述第二平坦层的上表面和所述钝化层中对应于所述第一平坦层的部分的上表面平齐；
公共电极层，位于所述钝化层和所述第二平坦层上。
6.如权利要求2所述的显示面板，其特征在于，还包括：
第二薄膜晶体管，位于所述基板上，包括异层且相对设置的第二栅极部和第二有源部；
其中，所述第二薄膜晶体管电性连接于所述第一薄膜晶体管，所述第一薄膜晶体管中的所述第一有源部的组成材料包括金属氧化物，所述第二薄膜晶体管中的所述第二有源部的组成材料包括低温多晶硅。
7.如权利要求6所述的显示面板，其特征在于，所述显示面板还包括：
第一遮光层，位于所述基板和所述第一有源部之间，且与所述第一有源部相对设置，且与所述第二栅极部同层设置。
8.如权利要求6或7所述的显示面板，其特征在于，所述显示面板还包括：
第二遮光层，包括同层设置的第一遮光部和第二遮光部；
其中，所述第一遮光部与所述第一有源部相对设置，且位于所述基板和所述第一薄膜晶体管之间；
其中，所述第二遮光部与所述第二有源部相对设置，且位于所述基板和所述第二薄膜晶体管之间。
9.如权利要求7所述的显示面板，其特征在于，所述第二薄膜晶体管还包括同层设置的第二源极、第二漏极；
其中，所述显示面板还包括：
缓冲层，位于所述基板上，所述第二栅极部位于所述缓冲层上；
第三栅极绝缘层，位于所述第二栅极部和所述缓冲层上，所述第二栅极部和所述第一遮光层位于所述第三栅极绝缘层上；
第二栅极绝缘层，位于所述第二栅极部、所述第一遮光层和所述第三栅极绝缘层上，所述第一有源部位于所述第二栅极绝缘层上；
第一栅极绝缘层，位于所述第一有源部和所述第二栅极绝缘层上，所述第一栅极部、所述第二源极和所述第二漏极位于所述第一栅极绝缘层上；
层间绝缘层，位于所述第一栅极部、所述第二源极、所述第二漏极和所述第一栅极绝缘层上，所述第一源极位于所述层间绝缘层上；
绝缘层，位于所述第一源极和所述层间绝缘层上，第一漏极位于所述绝缘层上。
10.如权利要求6所述的显示面板，其特征在于，所述第一薄膜晶体管中的所述第一栅极部位于所述第一有源部上，所述第二薄膜晶体管中的所述第二栅极部位于所述第二有源部上。
11.如权利要求6所述的显示面板，其特征在于，所述显示面板包括显示部以及设置在显示部的至少一侧的非显示部；
其中，所述第一薄膜晶体管包含于所述显示部，所述第二薄膜晶体管包含于所述非显示部。
12.一种电子终端，其特征在于，包括如权利要求1至11任一所述的显示面板。
CN202211088401.8A 2022-09-07 2022-09-07 显示面板和电子终端 Pending CN116190433A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202211088401.8A CN116190433A (zh) 2022-09-07 2022-09-07 显示面板和电子终端
PCT/CN2023/104850 WO2024051323A1 (zh) 2022-09-07 2023-06-30 显示面板和电子终端

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211088401.8A CN116190433A (zh) 2022-09-07 2022-09-07 显示面板和电子终端

Publications (1)

Publication Number Publication Date
CN116190433A true CN116190433A (zh) 2023-05-30

Family

ID=86444826

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211088401.8A Pending CN116190433A (zh) 2022-09-07 2022-09-07 显示面板和电子终端

Country Status (2)

Country Link
CN (1) CN116190433A (zh)
WO (1) WO2024051323A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024051323A1 (zh) * 2022-09-07 2024-03-14 武汉华星光电技术有限公司 显示面板和电子终端

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107636841B (zh) * 2015-06-05 2020-10-09 夏普株式会社 有源矩阵基板及其制造方法和使用有源矩阵基板的显示装置
CN105572993A (zh) * 2016-01-25 2016-05-11 武汉华星光电技术有限公司 阵列基板及液晶显示装置
JP2019174736A (ja) * 2018-03-29 2019-10-10 株式会社ジャパンディスプレイ 表示装置
CN111668242A (zh) * 2020-07-02 2020-09-15 深圳市华星光电半导体显示技术有限公司 Oled显示面板及其制备方法
CN113809099B (zh) * 2021-09-02 2023-01-24 武汉华星光电技术有限公司 一种阵列基板及显示面板
CN116190433A (zh) * 2022-09-07 2023-05-30 武汉华星光电技术有限公司 显示面板和电子终端

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024051323A1 (zh) * 2022-09-07 2024-03-14 武汉华星光电技术有限公司 显示面板和电子终端

Also Published As

Publication number Publication date
WO2024051323A1 (zh) 2024-03-14

Similar Documents

Publication Publication Date Title
JP5685805B2 (ja) 半導体装置、半導体装置の製造方法、および電子機器
CN107452808B (zh) 薄膜晶体管及其制备方法、阵列基板和显示装置
US11963382B2 (en) Display substrate and preparation method thereof, and display device
KR100708828B1 (ko) 전기 광학 장치 및 전자 기기
CN110112205B (zh) 显示基板及其制造方法、有机发光二极管显示装置
US11914811B2 (en) Display substrate and preparation method therefor, and display device
US9331134B2 (en) Organic electroluminescence display device
EP3855501A1 (en) Display panel and manufacturing method therefor, and display module
US11043545B2 (en) Display substrate, fabricating method thereof, and display device
CN113327936B (zh) 阵列基板及其制备方法
US9356208B2 (en) Manufacturing method of pixel structure
WO2024051323A1 (zh) 显示面板和电子终端
US8624255B2 (en) Array substrate and method of fabricating the same
US20210217833A1 (en) Display panel and display device
CN111276492B (zh) 显示装置及其oled面板、oled面板的制作方法
US8669558B2 (en) Pixel structure and electrical bridging structure
US20220262883A1 (en) Display device
CN111028687B (zh) 一种显示面板及显示装置
KR20230007578A (ko) 표시 장치 및 표시 장치의 제조 방법
CN112002703A (zh) 阵列基板以及液晶显示面板
CN112420944B (zh) 一种显示面板、制程方法及显示装置
US12029080B2 (en) Display device
US20240065031A1 (en) Light emitting display device
CN113555513B (zh) Oled显示面板及显示装置
US11997891B2 (en) Display substrate, fabricating method thereof and display panel

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination