CN116187269B - 一种多导体***的寄生电容参数提取方法、装置及存储介质 - Google Patents
一种多导体***的寄生电容参数提取方法、装置及存储介质 Download PDFInfo
- Publication number
- CN116187269B CN116187269B CN202310245357.5A CN202310245357A CN116187269B CN 116187269 B CN116187269 B CN 116187269B CN 202310245357 A CN202310245357 A CN 202310245357A CN 116187269 B CN116187269 B CN 116187269B
- Authority
- CN
- China
- Prior art keywords
- medium
- conductor
- parasitic capacitance
- physical model
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004020 conductor Substances 0.000 title claims abstract description 130
- 230000003071 parasitic effect Effects 0.000 title claims abstract description 63
- 238000000605 extraction Methods 0.000 title claims abstract description 34
- 238000003860 storage Methods 0.000 title claims description 6
- 238000004088 simulation Methods 0.000 claims abstract description 15
- 238000010586 diagram Methods 0.000 claims abstract description 7
- 238000000034 method Methods 0.000 claims description 60
- 238000004590 computer program Methods 0.000 claims description 6
- 230000010354 integration Effects 0.000 claims description 4
- 238000004364 calculation method Methods 0.000 description 10
- 238000013461 design Methods 0.000 description 8
- 238000012545 processing Methods 0.000 description 5
- 238000004458 analytical method Methods 0.000 description 3
- 238000004422 calculation algorithm Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000000243 solution Substances 0.000 description 3
- 238000011161 development Methods 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 230000005686 electrostatic field Effects 0.000 description 2
- 230000007613 environmental effect Effects 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000005295 random walk Methods 0.000 description 2
- 238000002266 amputation Methods 0.000 description 1
- 239000003637 basic solution Substances 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 238000005315 distribution function Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 230000001131 transforming effect Effects 0.000 description 1
Abstract
本发明公开了一种多导体***的寄生电容参数提取方法，其特征在于，包括：基于集成电路版图数据构建集成电路的二维几何结构的物理模型，所述二维几何结构的物理模型包括多个导体及多个介质；计算所述二维几何结构的物理模型内任一点的电压及电荷的数值模拟图；基于所述电压及电荷的数值模拟图确定待候选合并的多个介质；判断待候选合并的多个介质是否满足如下条件：d_i>K*H(1)其中，d_i为所述二维几何结构的物理模型中第i个介质的厚度，H为导体的厚度，K为预设的比例系数，max(h_i,h_(i+1))/min(h_i,h_(i+1))>8(2)其中，h_i为所述导体到第i个介质的距离，h_(i+1)为所述导体到第i+1个介质的距离，若判断为所述介质i和介质i+1满足上述条件(1)、(2)，则将所述介质i和介质i+1合并为一个介质；以、以及基于合并后的介质求解所述集成电路的二维几何结构的物理模型中的各导体的寄生电容参数。
Description
技术领域
本发明属于半导体集成电路自动化设计领域，更具体地，本发明涉及通过加快电容求解速度来快速提取多导体***的寄生电容参数的方法。
背景技术
集成电路芯片中广泛存在宽度仅为纳米量级且多层分布的金属互连线，其电磁寄生效应已成为影响电路性能、乃至决定电路能否正常工作的关键因素。寄生参数提取是芯片物理设计中建模、分析、仿真的基础，通过寄生参数提取才能估算电路时延、实现信号完整性和电源完整性分析，从而对整个电路设计的各项性能指标进行验证。
典型的集成电路设计流程中，在版图设计和电路模拟之间设定被称为“寄生参数提取(parasitic extraction)”的流程。寄生参数提取的主要任务是计算互连线的等效电阻、电容参数，并形成电路网表。随着工艺制程的发展、电路规模的增大，如何准确、快速地进行寄生参数提取(尤其是电容提取)，从而进一步对带寄生参数的电路进行精确的仿真或可靠性分析，对于保证设计质量、提高制造良率、减少成本和缩短设计周期变得越来越重要。
随着工业界对寄生参数提取的计算精度的要求越来越高，寄生电容参数提取研究经历了从二维，2.5维到三维的发展，三维电容参数提取通常需要建立反映三维互连结构的几何结构模型，再用数值方法求解静电场方程，称为“三维场求解器”，三维场求解器计算精度高，但是计算量相对较大。
多导体***的寄生电容参数的大小直接影响***对信号的灵敏度和***的运行速度，因此，对多导体***的寄生电容参数的提取具有重要意义。现在多导体***的寄生电容参数提取主流使用2.5维方法，通过读取集成电路的版图信息，设计二维物理模型，之后将二维模型提取的寄生电容参数存储在表中，最后根据版图将表中的电容参数取出通过对应的算法累加出整个集成电路的版图的寄生电容参数。效果上看将版图拆分成二维模型虽然会导致精度损失，但也在合理范围内，性能方面2.5维方法比三维方法速度快近10倍多。
发明内容
发明要解决的技术问题
多导体***的寄生电容参数提取无论使用二维或者2.5维方法，都需要根据集成电路的版图信息构建二维的几何结构物理模型，再用数值方法在生成的二维几何结构物理模型区域内求解二维的静电场方程。现有技术根据集成电路的版图信息生成的二维几何结构的物理模型相对复杂，不利于数值算法计算。
本发明是鉴于上述问题提出的，本发明提出一种多导体***的寄生电容参数提取方法，这种方法为了改进提取性能，针对一些介质图形做等效介质合并，合并后的介质图形可以根据面积比重新计算介质的介电常数，由此加快寄生电容参数的提取速度，降低计算复杂度。
用于解决问题的方案
在本发明的第一方面，提供了一种多导体***的寄生电容参数提取方法，其特征在于，包括：
基于集成电路版图数据构建集成电路的二维几何结构的物理模型，所述二维几何结构的物理模型包括多个导体及多个介质；
计算所述二维几何结构的物理模型内任一点的电压及电荷的数值模拟图；
基于所述电压及电荷的数值模拟图确定待候选合并的多个介质；
判断待候选合并的多个介质是否满足如下条件：
(1)d_i>K*H
其中，d_i为所述二维几何结构的物理模型中第i个介质的厚度，H为导体的厚度，K为预设的比例系数，
(2)max(h_i,h_(i+1))/min(h_i,h_(i+1))>8
其中，h_i为所述导体到第i个介质的距离，h_(i+1)为所述导体到第i+1个介质的距离，
若判断为所述介质i和介质i+1满足上述条件(1)、(2)，则将所述介质i和介质i+1合并为一个介质；以及
基于合并后的介质求解所述集成电路的二维几何结构的物理模型中的各导体的寄生电容参数。
在本发明的一种可实现方式中，还包括，利用场求解器基于合并后的介质求解各导体的寄生电容参数，其中，按如下公式计算合并后的介质的介电常数：er＝(s_1*〖er〗_1+s_2*〖er〗_2)/(s_1+s_2)，其中s_i为介质i的面积，〖er〗_i为介质i的介电常数。
在本发明的一种可实现方式中，所述待候选合并的多个介质的电荷值小于预设值。
在本发明的一种可实现方式中，还包括：对于包含合并后的介质的所述集成电路的二维几何结构的物理模型，利用边界元法计算每个介质边界上的电荷量，然后对每一个导体边界上的电荷量进行数值积分提取各导体的寄生电容参数。
本发明的第二方面提供一种多导体***的寄生电容参数提取装置，其特征在于，包括存储器和处理器，所述存储器上储存有在所述处理器上运行的计算机程序，所述处理器运行所述计算机程序时执行上述任一项所述的多导体***的寄生电容参数提取方法的步骤。。
本发明的第三方面还提供一种计算机可读存储介质，其上存储有计算机程序，所述计算机程序运行时执行上述任一项所述的多导体***的寄生电容参数提取方法的步骤。
发明的效果
本发明提升场求解器的性能，通过等效介质合并的方法降低自适应收敛的迭代次数，介质数量减少，进而元(即边界元数值方法用到的网格单元)的数量减少，从而积分计算次数减少且方程维数减少，最终计算性能提升，大大加快了多导体***的寄生电容参数的提取速度，提高了设计效率。
附图说明
图1是根据本发明实施方式所述的集成电路二维几何结构截面图
图2是根据本发明实施方式所述的集成电路导体局部放大图形
图3是根据本发明实施方式所述的导体介质几何模型
图4根据本发明实施方式所述的电压数值模拟图
图5根据本发明实施方式所述的电场线数值模拟图
图6根据本发明实施方式所述的流程图
图7根据本发明实施方式所述的集成电路版图中各介质和导体的拓扑信息
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员获得的所有其他实施例，都属于本申请保护的范围。
本申请的说明书和权利要求书中的术语“第一”、“第二”等是用于区别类似的对象，而不用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便本申请的实施例能够以除了在这里图示或描述的那些以外的顺序实施，且“第一”、“第二”等所区分的对象通常为一类，并不限定对象的个数，例如第一对象可以是一个，也可以是多个。此外，说明书以及权利要求中“和/或”表示所连接对象的至少其中之一，字符“/”，一般表示前后关联对象是一种“或”的关系。
在利用二维或者2.5维方法提取多导体***的寄生电容参数的流程中，通常根据集成电路的版图信息建立集成电路的二维几何结构物理模型。工业上的集成电路的版图信息可以利用多种存储格式(CFI,GDSⅡ,Oasis)存储在存储器中。存储器存储的集成电路的版图信息包含描述导体、介质的相关信息，所述导体、介质的相关信息包括导体的厚度、位置信息以及介质的厚度、位置和相对介电常数等信息，基于集成电路的版图文件提取里面的描述导体、介质的相应信息就可以构建需要的集成电路的二维几何结构模型。
图1是根据本发明实施方式所建立的集成电路的二维几何结构模型的截面图。图2是根据本发明实施方式所建立的集成电路的二维几何结构模型的局部放大图。
参照图1、2所示，在所建立的集成电路的二维的几何结构物理模型的内部典型地标示有多个(示例为8个)导体及若干个介质，所述多个导体可分类为主导体(满足Dirichlet边界条件u＝1)、环境导体(满足Dirichlet边界条件u＝0)。
从图1、2可以看出，沿着二维的几何结构物理模型的竖直方向分布有若干个条状的介质，所述若干个条状的介质沿水平方向延伸。所述若干个条状的介质的介电常数不同。
对于图1所示的集成电路的二维几何结构物理模型，求解多导体***的寄生电容参数，可按如下步骤完成：
(1)针对二维几何结构物理模型建立物理模型方程：
(a)等式(1)表示电势u在二维几何结构物理模型的每个介质区域内满足拉普拉斯(Laplace)方程。
(b)等式(2)表示在二维几何结构物理模型中的各导体表面满足狄利克雷(Dirichlet)边界条件(在主导体表面u＝1；在环境导体表面u＝0)。
(c)等式(3)表示二维几何结构物理模型的各介质区域外边界上满足诺依曼(Neumann)边界条件。
(d)等式(4)表示在二维几何结构物理模型的多个介质交界面上的电位移，电势连续条件，εa、εb分别为多个介质交界面两侧的介质的介电常数。
(2)基于步骤(1)建立的物理模型方程，利用数值方法计算每个介质区域边界上的电荷量
针对如上的物理模型方程，常用的提取寄生电容参数的数值方法包括：有限差分法(Finite Difference Method，FDM)、有限元法(Finite Element Method，FEM)、测量方程不变性方法(Measured Equation ofInvariance，MEI)、随机漫步方法(Random Walk或Monte Carlo)与边界元法(Boundary Element Method，BEM)等。
其中，边界元法是在经典积分方程法和有限元方法基础上发展起来的一种偏微分方程数值解法。边界元素法的基本思路是：将计算区域内的微分方程变换为区域边界上的积分方程；然后将区域边界剖分为有限大小的边界元素，从而将边界积分方程离散化为线性代数方程组，并经求解线性方程组而得到边界节点物理量。
边界元法可分为直接边界元法(DBEM)和间接边界元法(IBEM)。在本发明一典型示例中，利用直接边界元法(DBEM)提取多导体***的寄生电容参数。
更具体地，在本发明利用直接边界元法提取多导体***的寄生电容参数的流程中，首先根据格林(Green)第二公式可将方程(1)转化为如下边界积分方程：
∫uq*-u*qds＝-csus (5)
等式(5)中带*变量为源点(介质区域中的网格线段中点)s处基本解对应的场分布函数,us是源点s的电势。若源点s在图1的介质区域内，系数cs＝1，若源点在图1的介质区域边界上，系数cs＝1/2。
将公式(5)在图1所示的集成电路的二维几何结构物理模型的每一个介质区域上离散，可得针对每一个介质区域的离散化的积分方程。
将针对每一个介质区域的离散化的积分方程与公式(4)组合成多个线性方程组，对每一个线性方程组求解即可计算出每个介质边界上的电荷量。
(3)根据计算出每个介质边界上的电荷量，对图1所示的集成电路的二维几何结构物理模型中的多个导体的每一个导体边界上的电荷量进行数值积分即可得到每一个导体的寄生电容参数(电容值)。
在以往利用二维或者2.5维方法提取多导体***的寄生电容参数的流程中，对二维几何结构物理模型的每一个介质区域都要进行网格剖分，在利用数值方法求解多个导体的寄生电容参数时，随着网格单元数量增加，数值方法中所使用的线性方程组的维数也越大，求解过程计算大、耗时也会更久。
对此，在本发明的提取多导体***的寄生电容参数的流程中，针对一些介质区域作等效介质合并，合并后的介质区域可以根据面积比重新计算介质的介电常数，由此加快寄生电容参数的提取速度。
下面详细描述根据本发明对多导体***的寄生电容参数进行快速提取的实现流程。
如图3所示，其中A、B、C为集成电路的二维几何结构的物理模型中的三个不同的介质区域；介质区域B中例示的四个矩形块1、2、3、4为导体。
本发明中介质区域中的导体包括主导体2和环境导体1、3、4，对主导体2和环境导体1、3、4分别设定不同的电压。
在一具体实施例中，在以矩形块2为主导体进行例如利用直接边界元法的寄生电容参数的数值计算时，将主导体2设置非零V的单位电压，并且将矩形块1、3、4设定为环境导体，对环境导体1、3、4进行例如利用直接边界元法的寄生电容参数的数值计算时，将环境导体1、3、4均设置0V的电压，通过对主导体2和环境导体1、3、4分别设置单位电压和0V电压，如上所述，通过例如利用直接边界元法的数值算法求解出的电荷值在主导体2、环境导体1、3、4的各边界上进行数值积分后得到的就是相应导体的寄生电容参数(电容值)。
在本发明中，为了加快寄生电容参数的提取速度，首先利用数值方法，例如边界元法求得图3所示的二维几何结构的物理模型内任一点的电压u的数值模拟图。如图4所示，在导体1和导体2，导体2和导体3之间电压值有剧烈的变化，在介质A和介质C区域内变化比较均匀。
同理根据公式(6)：
可求得图3所示的二维几何结构物理模型内任一点的电荷的数值模拟图，如图5所示。
从图5可以直观看出，在距离介质区域B上的主导体2、环境导体1，3，4远的A，C介质区域，电场线基本成垂直走向。
从图4的电压u的数值模拟图和图5的电荷的数值模拟图可以得出如下结论：在距离介质区域B上的各导体1，2，3，4远的A，C介质区域，电荷值大小很小，变化比较均匀，对这样的介质区域可以在满足条件的情况下进行合并。
如图6所示，为了判断集成电路的二维几何结构的物理模型中的相应介质区域是否能够合并，本发明首先计算集成电路的二维几何结构的物理模型中的各介质和导体的拓扑信息。
在一具体实施例中，本发明计算集成电路的二维几何结构的物理模型中的各介质和导体的拓扑信息包括：计算主导体的厚度，各介质的厚度；以及主导体与不同介质之间的垂直距离。
更具体地，在本发明中，基于主导体获取拓扑信息，例如计算主导体的厚度计作H,计算每个介质的厚度计作hi,计算每个介质与主导体的垂直距离计作di,判断介质i能否合并需满足必要条件即
di＞K*H (7)
其中，K是设定的比例系数，例如将K设定为4。
通过试验，本发明中选主导体的厚度作为基准，介质离主导体“足够远(＞4倍主导体厚度)”，这样进行截肢合并导致的数值误差较小。
将二维几何结构的物理模型中层叠分布的各介质按从底部到顶部排序，若介质i满足上述必要条件，则介质i的相邻介质(例如上层介质)也必定满足上述必要条件。可选的，当介质i满足离主导体厚度四倍的距离时，可以认为i+1等往上的介质都满足上述必要条件。
下一步就可判断
max(hi，hi+1)/min(hi，hi+1)＞8 (8)
其中，hi，hi+1为i层、i+1层介质的厚度；
若介质i和介质i+1还满足上述厚度比公式(8)，则可以将此两个介质合并为一个介质。然后，对于二维几何结构的物理模型中层叠分布的其他介质，从hi+1层介质开始往上再依次循环处理上层介质即可，最后将处理后的二维几何结构的物理模型(包含导体和介质的全部信息)传给Solver软件利用场求解器基于合并后的介质求解各导体的电容即可。在利用场求解器基于合并后的介质求解各导体的电容中，对于新合并的介质，按如下公式计算介电常数：(其中si为介质i的面积，eri为介质i的介电常数。
图7示出了本发明对多导体***的寄生电容参数进行快速提取的流程图。
下面参照图7所示的本发明对多导体***的寄生电容参数进行快速提取的流程图，并结合一个具体的实例说明本发明通过等效介质合并来加快电容求解速度的方法，操作流程包括如下步骤：
(S1)获取集成电路版图数据，基于获取集成电路版图数据构建集成电路的二维几何结构的物理模型，其中所述物理模型包含各类导体(主导体，环境导体)、层叠分布的介质等信息。
可以理解的是，本发明基于所述物理模型能够获取各介质和导体的拓扑信息，例如各类导体及介质的相应几何特性、电学特性等信息。所述几何特性包括厚度，介质和导体的几何点的坐标(如导体是矩形，则几个信息包括导体的四个顶点的坐标信息(xi,yi))，电学特性包括电压、介电常数等。
图1示例的集成电路的二维几何结构的物理模型中，内部有八个导体，其中将一个导体特殊标注/设定为主导体，其边界上设置了1V的电压，将其余七个导体标注/设定为环境导体，其边界上设置了0V的电压；除上述导体外的其余区域皆为层叠分布的条状介质区域，并且各介质的彼此介电常数不同。
(S2)根据构建的集成电路的二维几何结构的物理模型，计算各介质和导体的拓扑信息。
在本发明中一可实现方式中，如图6所示：计算各介质和导体的拓扑信息包括：计算主导体d的厚度H，介质A和介质B的厚度h1、h2；以及主导体到介质A的距离、主导体到介质B的距离；
(S3)根据第2步计算的拓扑信息，判断介质A和介质B是否满足如下两个条件：
(1)d_i>4*H (7)
(2)max(h_A,h_B)/min(h_A,h_B)>8 (8)
如果判断满足上述两个条件(1)、(2)，将介质A和介质B合并为一个介质C。
在利用场求解器基于合并后的介质求解各导体的电容中，对于介质C的介电常数，利用如下公式进行计算：(其中SA为介质A的面积，FrA为介质A的介电常数。
如果判断以上条件有任何一个不满足，则对介质A和介质B不做合并处理。
(S4)将第3步处理后的几何信息(导体的位置信息，介质的位置信息以及对应的介电常数)传给用直接边界元法写的Solver软件求解电容。
采用本发明等效介质合并，可以将介质区域数量越少，从而减少网格单元数量，达到降低方程组未知量的数目，进一步提升软件的性能。
对此，在本发明的提取多导体***的寄生电容参数的流程中，针对一些介质区域作等效介质合并，合并后的介质区域可以根据面积比重新计算介质的介电常数，由此加快寄生电容参数的提取速度。
下表记录了对集成电路二维几何结构模型中的介质不做合并处理和经过本发明的上述方法处理后传给直接边界元法写的Solver软件求解出电容结果对比。对“远距离”(即各介质到主导体的距离大于4倍主导体厚度)的介质进行合并处理，引入的数值误差微乎其微，但软件性能提升却很大，针对图1所示的几何结构模型，处理前软件需用时0.6s，经过上述方法处理后，软件仅用0.2s即可计算出电容值，速度有3倍的提升。
表1电容值误差试验对比结果
| 导体名称 | 默认 | 等效介质合并 | 误差 |
| master | 0.256387 | 0.256492 | 0.041％ |
| c2 | -0.001235 | -0.00123688 | 0.178％ |
| c3 | -0.163498 | -0.163526 | 0.017％ |
| c4 | -0.002675 | -0.00268222 | 0.281％ |
| lbEnv | -0.013931 | -0.0139611 | 0.215％ |
| ltEnv | -0.003196 | -0.00317018 | -0.816％ |
| rbEnv | -0.001553 | -0.0015659 | 0.806％ |
| rtEnv | -0.001112 | -0.00110815 | -0.316％ |
本发明还提供一种多导体***的寄生电容参数提取方法的装置，所述装置可以通过一般的计算机或计算机***来实现，所述计算机或计算机***具有输入装置、显示装置、外部I/F、通信I/F、处理器以及存储器。这些各硬件以能够经由总线进行通信的方式彼此连接。
其中，所述处理器为计算机内部CPU，或专用CPU、DSP等处理部件。所述存储器装置，包括计算机可读存储介质，如计算机只读存储器(Read-Only Memory，ROM)、随机存取存储器(Random Access Memory，RAM)、磁碟或者光盘等。
所述存储器上储存有在所述处理器上运行的程序，所述处理器运行所述程序时执行上述的多导体***的寄生电容参数提取方法的流程。
本发明还提供一种可读存储介质，所述可读存储介质上存储有程序或指令，该程序或指令被处理器执行时实现上述对多组平行端口间的布线进行电阻补偿的方法的各个过程，且能达到相同的技术效果，为避免重复，这里不再赘述。
上面结合附图对本申请的实施例进行了描述，但是本申请并不局限于上述的具体实施方式，上述的具体实施方式仅仅是示意性的，而不是限制性的，本领域的普通技术人员在本申请的启示下，在不脱离本申请宗旨和权利要求所保护的范围情况下，还可做出很多形式，均属于本申请的保护之内。
Claims (6)
1.一种多导体***的寄生电容参数提取方法，其特征在于，包括：
基于集成电路版图数据构建集成电路的二维几何结构的物理模型，所述二维几何结构的物理模型包括多个导体及多个介质；
计算所述二维几何结构的物理模型内任一点的电压及电荷的数值模拟图；
基于所述电压及电荷的数值模拟图确定待候选合并的多个介质；
判断待候选合并的多个介质是否满足如下条件：
(1)d_i>K*H
其中，d_i为所述二维几何结构的物理模型中第i个介质的厚度，H为导体的厚度，K为预设的比例系数，
(2)max(h_i,h_(i+1))/min(h_i,h_(i+1))>8
其中，h_i为所述导体到第i个介质的距离，h_(i+1)为所述导体到第i+1个介质的距离，
若判断为所述介质i和介质i+1满足上述条件(1)、(2)，则将所述介质i和介质i+1合并为一个介质；以及
基于合并后的介质求解所述集成电路的二维几何结构的物理模型中的各导体的寄生电容参数。
2.根据权利要求1所述的多导体***的寄生电容参数提取方法，其特征在于，还包括，利用场求解器基于合并后的介质求解各导体的寄生电容参数，其中，按如下公式计算合并后的介质的介电常数：其中si为介质i的面积，eri为介质i的介电常数。
3.根据权利要求1所述的多导体***的寄生电容参数提取方法，其特征在于，
所述待候选合并的多个介质的电荷值小于预设值。
4.根据权利要求1所述的多导体***的寄生电容参数提取方法，其特征在于，还包括，
对于包含合并后的介质的所述集成电路的二维几何结构的物理模型，利用边界元法计算每个介质边界上的电荷量，然后对每一个导体边界上的电荷量进行数值积分提取各导体的寄生电容参数。
5.一种多导体***的寄生电容参数提取装置，其特征在于，包括存储器和处理器，所述存储器上储存有在所述处理器上运行的计算机程序，所述处理器运行所述计算机程序时执行权利要求1-4中任一项所述的多导体***的寄生电容参数提取方法的步骤。
6.一种计算机可读存储介质，其上存储有计算机程序，所述计算机程序运行时执行权利要求1-4中任一项所述的多导体***的寄生电容参数提取方法的步骤。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310245357.5A CN116187269B (zh) | 2023-03-02 | 一种多导体***的寄生电容参数提取方法、装置及存储介质 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310245357.5A CN116187269B (zh) | 2023-03-02 | 一种多导体***的寄生电容参数提取方法、装置及存储介质 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN116187269A CN116187269A (zh) | 2023-05-30 |
| CN116187269B true CN116187269B (zh) | 2024-06-21 |
Family
ID=
Non-Patent Citations (2)
| Title |
|---|
| 三维VLSI互连寄生电容提取的研究进展;喻文健, 王泽毅;计算机辅助设计与图形学学报;20030120(01);第21-26页 * |
| 考虑填充哑元的有效三维互连电容提取与分析;张梦生, 喻文健, 王泽毅;电子学报;20050425(04);第667-670页 * |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6061508A (en) | Modeling and processing of on-chip interconnect capacitance | |
| Yu et al. | RWCap: A floating random walk solver for 3-D capacitance extraction of very-large-scale integration interconnects | |
| US8201122B2 (en) | Computing resistance sensitivities with respect to geometric parameters of conductors with arbitrary shapes | |
| CN102651047B (zh) | 集成电路设计中基于随机行走的电容参数提取计算方法 | |
| US20130305204A1 (en) | Hierarchical feature extraction for electrical interaction calculations | |
| JPH10275176A (ja) | 相互接続モデリングシステム及び方法 | |
| US20200042667A1 (en) | Modeling of Power Distribution Networks for Path Finding | |
| US6574782B1 (en) | Decoupled capacitance calculator for orthogonal wiring patterns | |
| Yu et al. | Enhanced QMM-BEM solver for three-dimensional multiple-dielectric capacitance extraction within the finite domain | |
| WO2023173592A1 (zh) | 基于间断有限元法的集成电路互连线寄生电容提取方法 | |
| US20170017744A1 (en) | Modeling of Power Distribution Networks for Path Finding | |
| Lu et al. | Hierarchical block boundary-element method (HBBEM): a fast field solver for 3-D capacitance extraction | |
| US20150331989A1 (en) | Metal interconnect modeling | |
| Abouelyazid et al. | Connectivity-based machine learning compact models for interconnect parasitic capacitances | |
| JP4780342B2 (ja) | 半導体集積回路の電源モデル作成方法、装置、およびプログラム | |
| US8799842B2 (en) | Method of analyzing interconnect for global circuit wires | |
| CN116187269B (zh) | 一种多导体***的寄生电容参数提取方法、装置及存储介质 | |
| CN106815380B (zh) | 一种提取寄生电阻的方法及*** | |
| CN107180130B (zh) | 一种寄生参数提取方法 | |
| Shomalnasab et al. | Analytic modeling of interconnect capacitance in submicron and nanometer technologies | |
| CN106815379B (zh) | 一种提取寄生电容的方法及*** | |
| US6542834B1 (en) | Capacitance estimation | |
| CN116187269A (zh) | 一种多导体***的寄生电容参数提取方法、装置及存储介质 | |
| Bontzios et al. | An evolutionary method for efficient computation of mutual capacitance for VLSI circuits based on the method of images | |
| CN114077815A (zh) | 一种围栅器件的设计方法和装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant |