CN1161839C

CN1161839C - 加速次级导通的二级式静电放电防护电路

Info

Publication number: CN1161839C
Application number: CNB011161957A
Authority: CN
Inventors: 林耿立; 柯明道
Original assignee: Vanguard International Semiconductor Corp
Current assignee: Vanguard International Semiconductor Corp
Priority date: 2001-05-30
Filing date: 2001-05-30
Publication date: 2004-08-11
Anticipated expiration: 2021-05-30
Also published as: CN1388583A

Abstract

本发明公开了一种加速次级导通的二级式静电放电(electrostaticdischarge，ESD)防护电路，耦合于一输入/输出接合垫与一电源线之间，包含一耦合于该输入/输出接合垫与该电源线之间的初级ESD防护元件和一ESD侦测电路、一耦合于该接合垫与一内部电路之间的串接电阻、及一耦合于该内部电路与该电源线之间的次级ESD防护元件；当一ESD事件发生时，该ESD侦测电路提供一控制信号予该次级ESD防护元件的控制端，使该次级ESD防护元件较该初级ESD防护元件更早开启，以箝制ESD电压，有效保护该内部电路。

Description

加速次级导通的二级式静电放电防护电路

技术领域

本发明涉及一种静电放电(electrostatic discharge，ESD)防护电路，尤指一种加速次级导通的二级式静电放电防护电路。

背景技术

针对次级(secondary)静电放电防护电路加强开启速度的静电放电防护电路。

随着半导体技术的进步，集成电路(integrated circuit，IC)中的半导体元件越来越脆弱，也越来越容易受到人体、机器或是不预期的物品上的静电应力所破坏。因此，在IC的输出/输入端口或是电源端口中，往往必须加入静电放电防护电路。在ESD应力尚未高达伤害内部元件前，晶片上的静电放电防护电路便必须导通以形成放电路径，释放ESD应力。

图1为一种现有技术的二级式静电放电防护电路示意图。具较高ESD耐受度的场氧化元件(field oxide device)NF作为初级静电放电防护电路。NF直接耦合于输入/输出接合垫12与VSS之间，用以释放大部分的ESD电荷。只是，NF的触发电压往往过高，而使得内部电路10依然有被损害的危险。因此，在内部电路10与输入/输出接合垫12之间串接上一个缓冲电阻RL，并利用一次级ESD防护元件来箝制送入内部电路10处的电压值，如图1所示，次级静电放电防护电路通常以一个栅极接地的NMOS晶体管N2所构成。当一对VSS为正的ESD事件冲击于输入/输出接合垫12时，N2会先导通释放些许的ESD电流以箝制端点14的电压在一个较低的电位。随后，当16端的电压高达一定程度时，NF便开启而释放大量的ESD电流。由于N2只负责小电流的导通，因此，N2的面积可以制作得比NF小。

随着制造业的进步，场氧化隔离技术也渐渐地被浅沟隔离(shallowtrench isolation，STI)技术所取代。在具浅沟隔离的互补式金氧半导体(CMOS)制作工艺下的场氧化元件变得更不容易被快速导通，因此图1中的NF也随制作工艺的进步而不适用于深次微米的CMOS集成电路上。

现今一种二级式静电放电防护电路的初级以及次级静电放电防护电路均以具有相同临界电压的NMOS晶体管来构成，分别如图2中的两个栅极接地的NMOS晶体管(N1与N2)所示。为了在一静电放电事件中，达到次级静电放电防护电路要比初级静电放电防护电路较早开启以加速静电放电防护电路启动速度的目的，所以N2的通道长度往往设计得比N1的通道长度短。然而，通道长度的不同对于N1与N2的开启时间的影响是非常有限的。也就是说，图2的静电放电防护电路在设计上，N1与N2的开启时间相差不够明显，因此失去了二级式静电放电防护电路的主要意义，可能会降低整个电路的ESD防护效能。

发明内容

本发明的主要目的，在于提供一种适用于浅沟隔离(STI)制作工艺，而且可以加速次级ESD防护元件的开启速度的加速次级导通的二级式静电放电防护电路。

根据上述的目的，本发明的加速次级导通的二级式静电放电防护电路适用于一输出/输入端口。该加速次级导通的二级式静电放电防护电路耦合于一输入/输出接合垫与一电源线之间，包含有一初级静电放电防护电路、一静电放电侦测电路、一串接电阻以及一次级静电放电防护电路。该初级静电放电防护电路与该静电放电侦测电路均耦合于该输入/输出接合垫与该电源线之间。该串接电阻耦合于该接合垫与一内部电路之间。该次级静电放电防护电路包含有一NMOS晶体管，耦合于该内部电路与该电源线之间。其中，当一静电放电事件发生时，该静电放电侦测电路提供一控制信号予该次级静电放电防护电路的NMOS晶体管的一栅极，以使该次级静电放电防护电路较该初级静电放电防护电路更早开启，并释放ESD电流，因而可以更有效地保护内部电路。该次级静电放电防护电路可以为一原生型(native)NMOS晶体管。

本发明另提出一种加速次级导通的二级式静电放电防护电路，适用于一输出/输入端口，耦合于一输入/输出接合垫与一电源线之间。本发明的二级式静电放电防护电路包含有一初级静电放电防护电路、一串接电阻以及一次级静电放电防护电路。初级静电放电防护电路耦合于该输入/输出接合垫与该电源线之间，包含一具有一第一临界电压的一般型NMOS晶体管。串接电阻耦合于该接合垫与一内部电路之间。次级静电放电防护电路耦合于该内部电路与该电源线之间，包含有一原生型NMOS晶体管，具有较该第一临界电压低的一第二临界电压。当一静电放电事件发生时，该原生型NMOS晶体管较该一般型NMOS晶体管早开启，以释放ESD电流。

本发明的优点在于可以适当的区隔初级与次级静电放电防护电路之间的开启速度。运用具有较低临界电压的原生型(native)NMOS晶体管，或是通过控制静电放电侦测电路发出控制信号的时间，可以有效地加速次级静电放电防护电路的开启速度，以达到二级式静电放电防护电路的设计目的。

附图说明

图1为一种现有技术的二级式静电放电防护电路示意图；

图2为另一种现有技术的二级式静电放电防护电路示意图；

图3为本发明的加速次级导通的二级式静电放电防护电路的一示意图；

图4为图3中的加速次级导通的二级式静电放电防护电路的一实施例；

图5为本发明的加速次级导通的二级式静电放电防护电路的另一示意图；

图6为结合原生型NMOS与静电放电侦测电路的加速次级导通的二级式静电放电防护电路。

图中元件参数说明：

10内部电路

12输入/输出接合垫

13、15、15^*本发明的二级式静电放电防护电路

14、16端点

20静电放电侦测电路

30初级静电放电防护电路

32次级静电放电防护电路

具体实施方式

图3为一本发明的二级式静电放电防护电路的示意图。本发明的二级式静电放电防护电路13适用于一输出/输入端口，耦合于输入/输出接合垫12与内部电路10之间。二级式静电放电防护电路13有一初级静电放电防护电路30以及一次级静电放电防护电路32。初级静电放电防护电路30耦合于输入/输出接合垫12与VSS之间；次级静电放电防护电路32耦合于内部电路10与VSS电源线之间。输入/输出接合垫12与内部电路10之间串接有一缓冲电阻RL。当侦测到一静电放电事件发生于输入/输出接合垫12与VSS之间时，静电放电侦测电路20会控制次级静电放电防护电路32加速其导通速度，以箝制内部电路10所承受的电压，并保护内部电路10。

图4为图3中的二级式静电放电防护电路的一实施例。初级静电放电防护电路30以一个栅极接地的NMOS晶体管N1所构成。N1的漏极与源极分别耦接至输入/输出接合垫12与VSS。二级式静电放电防护电路中的次级静电放电防护电路32由一个NMOS晶体管N2所构成，N2的漏极与源极分别耦接至内部电路10与VSS。静电放电侦测电路20中包含有一RC耦合电路，如图4所示。该RC耦合电路用以耦合(couple)ESD瞬间电压(transient voltage)到N2的栅极，以触发N2提早导通来箝制ESD电压，因而可以更有效地保护内部电路。

在一般正常的集成电路工作情形下，N2的栅极通过电阻R耦接到VSS。因此，N2呈现关闭状态。N1也因为其栅极接地而为关闭状态。输入/输出接合垫12可以通过电阻RL与内部电路10相耦合。

当一相对于VSS为负冲击的ESD事件发生于输入/输出接合垫12上时，N1中于漏极寄生的二极管D1为顺向偏压。因此释放了ESD应力。

当一相对于VSS为正冲击的ESD事件发生于输入/输出接合垫12上时，因为电容C的耦合，所以N2的栅极会暂时维持在一个高电压状态。由实验可知，当一NMOS的栅极施以适当的正偏压时，其ESD防护启动(或是snapback开始)的速度将会快于该NMOS的栅极未施加该正偏压时的速度。因此，N2(具有栅极正偏压)的速度将会快于N1(栅极接地)的开启速度。适当的安排次级静电放电防护电路32以及初级静电放电防护电路30依序开启的速度，ESD应力可以被释放，而不至于损害内部电路10。N1与N2的晶体管结构均可以与内部电路使用的NMOS晶体管相同。也就是说，实施本发明并不需要有特殊制作工艺，本发明的加速次级导通的二级式静电放电防护电路完全相容于先进的IC制作工艺。

此外，在一般的互补式MOS晶体管(CMOS)制作工艺中，经常有一道微影制作工艺以及一NMOS临界电压(threshold voltage，Vt)调整植入工艺(Vtimplantation)，用于调整IC中部分的NMOS晶体管的临界电压。一般说来，NMOSVt调整植入工艺是植入P导电型掺杂物，如硼(Boron)，而将NMOS的Vt调高。因此，IC中可以包含两种结构上相同(横截面看来相同)，但是Vt却不同的NMOS。没有受Vt调整植入工艺影响的NMOS，其Vt比较低，通常以基板或井区掺杂浓度决定其Vt值，称为原生型(native)NMOS。至于其他NMOS，具有较高的Vt，称为一般型(general)NMOS。类似的道理，IC中也可以包含两种结构上相同(横截面看来相同)，但是Vt却不同的PMOS：原生型PMOS以及一般型PMOS。

图5为另一本发明的加速次级导通的二级式静电放电防护电路的示意图。静电放电防护电路15由缓冲电阻RL、初级静电放电防护电路30以及次级静电放电防护电路32所构成。初级静电放电防护电路30包含有一个一般型NMOS N1，其栅极与源极耦合至VSS，其漏极耦合至输入/输出接合垫12。次级静电放电防护电路32包含有一个原生型NMOS N^*2，其栅极与源极耦合至VSS，其漏极耦合至内部电路10。因为N^*2为原生型NMOS，其Vt较一般型NM0的Vt低，可以相对的比N1快导通。利用原生型NMOS，次级静电放电防护电路32可以有效地加快其开启时间，确保整体静电放电防护电路的ESD防护效能。

图6为结合原生型NMOS与静电放电侦测电路的二级式静电放电防护电路。在图6中，静电放电侦测电路20以一RC耦合电路构成，串接于输入/输出接合垫12与VSS之间。当一静电放电事件发生时，静电放电侦测电路20会暂时升高N^*2的栅极电压，更加速N^*2的开启速度。

利用静电放电侦测电路20或原生型NMOS，次级静电放电防护电路可以有效的提早其开启时间，确保整体静电放电防护电路的ESD防护效能。

现有技术如图2中的静电放电防护电路，具有难以区隔初级与次级静电放电防护电路的缺点。相对的，本发明利用一个静电放电侦测电路或以一原生型NMOS作为次级静电放电防护电路，可以适时的加快次级静电放电防护电路于ESD事件中开启的速度，因此，整体的ESD防护效能可以增加。

虽然，以上以一般型NMOS以及原生型NMOS作为实施本发明的元件，本发明亦可以运用一般型PMOS以及原生型PMOS作为实施本发明的元件。P型与N型之间的转换，伴随VSS与VDD之间的转换，已经是熟悉ESD技术的人所能轻易完成的，因此，不在此多余的描述以一般型PMOS以及原生型PMOS所构成的实施例。

以上所述仅为本发明的较佳实施例而已，凡其它未脱离本发明所揭示的精神下所完成的等效改变或修饰，均应包含在本发明的权利要求范围内。

Claims

1.一种加速次级导通的二级式静电放电(electrostatic discharge，ESD)防护电路，包含有：

一初级静电放电防护电路，耦合于一输入/输出接合垫与一电源线之间；

一串接电阻，耦合于该接合垫与一内部电路之间；

一次级静电放电防护电路，耦合于该内部电路与该电源线之间；

其特征是：

该次级静电放电防护电路具有一控制端；

该二级式静电放电防护电路还包括：一可提供一控制信号给前述控制端、以使该次级静电放电防护电路较该初级静电放电防护电路早开启、以释放ESD电流的静电放电侦测电路，耦合于该输入/输出接合垫与该电源线之间。

2.如权利要求1所述的加速次级导通的二级式静电放电防护电路，其特征是：其中，该初级静电放电防护电路与该次级静电放电防护电路均包含有NMOS晶体管。

3.如权利要求1所述的加速次级导通的二级式静电放电防护电路，其特征是：其中，该初级静电放电防护电路为一第一NMOS晶体管，具有一栅极耦合至该电源线。

4.如权利要求1所述的加速次级导通的二级式静电放电防护电路，其特征是：其中，该次级静电放电防护电路为一第二NMOS晶体管，该控制端为该第二NMOS晶体管的一栅极。

5.如权利要求4所述的加速次级导通的二级式静电放电防护电路，其特征是：其中，该初级静电放电防护电路包含有一第一NMOS晶体管，具有一栅极耦合至该电源线。

6.如权利要求4所述的加速次级导通的二级式静电放电防护电路，其特征是：其中，该初级静电放电防护电路包含有一第一NMOS晶体管，具有一栅极耦合至该电源线，该第二NMOS晶体管的临界电压较该第一NMOS晶体管的临界电压低。

7.如权利要求4所述的加速次级导通的二级式静电放电防护电路，其特征是：其中，该第二NMOS晶体管为一原生型(native)NMOS晶体管。

8.如权利要求1所述的加速次级导通的二级式静电放电防护电路，其特征是：其中，该静电放电侦测电路包含有一用以区别该ESD事件以及正常工作状态的RC耦合电路。

9.如权利要求1所述的加速次级导通的二级式静电放电防护电路，其特征是：其中，该电源线为VSS电源线。

10.如权利要求1所述的加速次级导通的二级式静电放电防护电路，其特征是：其中，该电源线为VDD电源线。

11.一种加速次级导通的二级式静电放电防护电路，它包含有：

一初级静电放电防护电路，耦合于一输入/输出接合垫与一电源线之间，

一串接电阻，耦合于该接合垫与一内部电路之间；

一次级静电放电防护电路，耦合于该内部电路与该电源线之间，

其特征是：

该初级静电放电防护电路包含有一个一般型NMOS晶体管，具有一第一临界电压；

该次级静电放电防护电路包含有一原生型NMOS晶体管，具有较该第一临界电压低的一第二临界电压。

12.如权利要求11所述的加速次级导通的二级式静电放电防护电路，其特征是：其中，该一般型NMOS晶体管具有耦合至该电源线的一源极以及一栅极，以及耦合至该输入/输出接合垫的一漏极。

13.如权利要求11所述的加速次级导通的二级式静电放电防护电路，其特征是：其中，该原生型NMOS晶体管具有耦合至该电源线的一源极以及一栅极，以及耦合至该内部电路的一漏极。

14.如权利要求11所述的加速次级导通的二级式静电放电防护电路，其特征是：其中，该二级式静电放电防护电路另包含有一当侦测到该ESD事件发生时，可触发该原生型NMOS晶体管的静电放电侦测电路，耦合于该输入/输出接合垫与该电源线之间。

15.如权利要求14所述的加速次级导通的二级式静电放电防护电路，其特征是：其中，该静电放电侦测电路包含有一用以区别该ESD事件以及正常工作状态的RC耦合电路。