CN116157549A - 薄膜层的脉冲等离子体沉积 - Google Patents
薄膜层的脉冲等离子体沉积 Download PDFInfo
- Publication number
- CN116157549A CN116157549A CN202180054681.8A CN202180054681A CN116157549A CN 116157549 A CN116157549 A CN 116157549A CN 202180054681 A CN202180054681 A CN 202180054681A CN 116157549 A CN116157549 A CN 116157549A
- Authority
- CN
- China
- Prior art keywords
- plasma
- power
- semiconductor processing
- less
- deposition
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000008021 deposition Effects 0.000 title claims abstract description 98
- 239000010409 thin film Substances 0.000 title description 8
- 238000012545 processing Methods 0.000 claims abstract description 98
- 239000000758 substrate Substances 0.000 claims abstract description 95
- 238000000034 method Methods 0.000 claims abstract description 77
- 239000004065 semiconductor Substances 0.000 claims abstract description 55
- 239000002243 precursor Substances 0.000 claims abstract description 54
- 238000003672 processing method Methods 0.000 claims abstract description 25
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 16
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 16
- 239000010703 silicon Substances 0.000 claims abstract description 16
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 4
- 238000000151 deposition Methods 0.000 claims description 104
- 238000011282 treatment Methods 0.000 claims description 25
- 230000005540 biological transmission Effects 0.000 claims description 12
- 239000001307 helium Substances 0.000 claims description 4
- 229910052734 helium Inorganic materials 0.000 claims description 4
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 claims description 4
- 238000005516 engineering process Methods 0.000 abstract description 23
- 210000002381 plasma Anatomy 0.000 description 135
- 239000000463 material Substances 0.000 description 41
- 230000008569 process Effects 0.000 description 28
- 239000007789 gas Substances 0.000 description 15
- 239000003990 capacitor Substances 0.000 description 8
- 239000010408 film Substances 0.000 description 6
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- 150000001875 compounds Chemical class 0.000 description 5
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 229910052786 argon Inorganic materials 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 238000011065 in-situ storage Methods 0.000 description 2
- 230000001965 increasing effect Effects 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 230000006978 adaptation Effects 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 238000000231 atomic layer deposition Methods 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 238000001723 curing Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000007872 degassing Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
- 230000002459 sustained effect Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 235000012431 wafers Nutrition 0.000 description 1
Images
Classifications
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
- C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
- C23C16/505—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
- H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
- C23C16/24—Deposition of silicon only
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
- C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
- C23C16/45523—Pulsed gas flow or change of composition over time
- C23C16/45525—Atomic layer deposition [ALD]
- C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
- C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
- C23C16/45523—Pulsed gas flow or change of composition over time
- C23C16/45525—Atomic layer deposition [ALD]
- C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
- C23C16/45536—Use of plasma, radiation or electromagnetic fields
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
- C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
- C23C16/45523—Pulsed gas flow or change of composition over time
- C23C16/45525—Atomic layer deposition [ALD]
- C23C16/45553—Atomic layer deposition [ALD] characterized by the use of precursors specially adapted for ALD
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
- C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
- C23C16/505—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges
- C23C16/509—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges using internal electrodes
- C23C16/5096—Flat-bed apparatus
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/56—After-treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/32—Gas-filled discharge tubes
- H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
- H01J37/32192—Microwave generated discharge
- H01J37/32266—Means for controlling power transmitted to the plasma
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
- H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
- H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
- H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
- H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
- H01L21/02345—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light
- H01L21/02348—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light treatment by exposure to UV light
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/32055—Deposition of semiconductive layers, e.g. poly - or amorphous silicon layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Plasma & Fusion (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Materials Engineering (AREA)
- General Chemical & Material Sciences (AREA)
- Mechanical Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Analytical Chemistry (AREA)
- Electromagnetism (AREA)
- Inorganic Chemistry (AREA)
- Chemical Vapour Deposition (AREA)
Abstract
本技术的示例包括半导体处理方法,方法可包括从半导体处理腔室的处理区域中的沉积前驱物生成等离子体。可在第一时间段内以传输功率生成等离子体,并且其中等离子体功率是由在第一占空比操作的功率源输送。方法可进一步包含:在第一时间段之后将功率源从第一占空比转变至第二占空比。在半导体处理腔室的处理区域中的基板上从所生成的等离子体沉积层。所沉积的层由具有50埃或更小的厚度表征。示例性沉积前驱物可以包括一种或多种含硅前驱物,并且沉积在基板上的示例性层可以包括非晶硅层。
Description
相关申请的交叉引用
本申请案要求于2020年8月6日提交的、名为“PULSED-PLASMA DEPOSITION OFTHIN FILM LAYERS(薄膜层的脉冲等离子体沉积)”的美国专利申请案第16/986,897号的优先权,在此通过引用整体并入本文。
技术领域
本技术涉及用于半导体处理的方法和***。更具体地,本技术涉及用于生产半导体材料薄膜的***和方法。
背景技术
通过在基板表面上产生具有错综复杂图案的材料层的工艺,使集成电路的制造成为可能。在基板上产生图案化材料需要用于形成与移除材料的受控方法。随着器件尺寸不断减小,薄膜特性可能会对器件性能产生更大的影响。用于形成材料层的材料可能会影响所生产的器件的操作特性。随着材料厚度不断减小,薄膜的沉积后特性可能对器件性能产生更大的影响。
因此需要改良的***与方法,以产生高质量的器件与结构。这些和其他需求由本技术解决。
发明内容
本技术的实施例包括半导体处理方法,方法可包括从半导体处理腔室的处理区域中的沉积前驱物生成等离子体。可在第一时间段内以传输功率生成等离子体,并且其中等离子体功率从以第一占空比操作的功率源输送。方法可进一步包含:在第一时间段之后将功率源从第一占空比转变至第二占空比。在半导体处理腔室的处理区域中的基板上从所生成的等离子体沉积层。所沉积的层由具有50埃或更小的厚度表征。
在示例性实施例中,用于生成等离子体以将层沉积在基板上的等离子体功率可以具有小于或约4瓦的有效功率。等离子体功率以第一占空比操作的第一时间段可以小于或约2秒。存在等离子体功率可能维持在第二占空比的第二时间段,所述第二时间段可以长于等离子体功率以第一占空比操作的第一时间段。示例性实施例包括20%或更多的第一占空比和5%或更少的第二占空比。示例性沉积前驱物可以包括一种或多种含硅前驱物,并且沉积在基板上的示例性层可以包括一个或多个含硅层。
半导体处理方法的附加实施例可包括从半导体处理腔室的处理区域中的沉积前驱物生成等离子体。可在第一时间段内以传输功率生成等离子体,并且其中等离子体功率从以第一峰值功率水平操作的功率源输送。方法可进一步包含:在第一时间段之后将功率源从第一功率水平转变至第二峰值功率水平。在半导体处理腔室的处理区域中的基板上从所生成的等离子体沉积层。所沉积的层由具有50埃或更小的厚度表征。
在示例性实施例中,从功率源输送的第一峰值功率水平可以小于或约为60瓦。等离子体功率可以以小于或约10kHz脉冲的等离子体频率输送,并且可具有小于或约4瓦的有效功率。示例性沉积前驱物可以包括一种或多种含硅前驱物,并且沉积在基板上的示例性层可以包括非晶硅层。
半导体处理方法的其他具体实施例可以包括使沉积前驱物流入半导体处理腔室的处理区域种。沉积等离子体可以由沉积前驱物生成,并且沉积等离子体可以在第一时间段内以第一传输功率轰击。等离子体可以以在第二时间段内操作的第二传输功率维持。方法可进一步包含在半导体处理腔室的处理区域中的基板上从所生成的等离子体沉积层。所沉积的层由具有50埃或更小的厚度表征。方法还可进一步包括利用处置等离子体来处置所沉积的层。处置等离子体可替换半导体处理腔室的处理区域中的沉积等离子体。
在示例性实施例中,轰击沉积等离子体的第一时间段可以短于维持等离子体的第二时间段。第一传输功率具有的第一占空比可高于或约20%,并且第二传输功率具有的第二占空比可小于或约5%。第一传输功率的功率水平可大于第二传输功率的功率水平。示例性沉积前驱物可包括含硅前驱物,并且沉积在基板上的示例性层可以包括含硅层。示例性处置等离子体可以由不含沉积前驱物的处置前驱物生成,并且可以包括例如氦。
这种技术可提供优于常规***与技术的数个益处。例如,本技术的实施例可以使用在半导体处理腔室的处理区域中轰击并维持的直接等离子体来产生薄层,薄层由50埃或更小的厚度表征。此外,本技术可以产生稳定的、可再现的沉积等离子体,用于利用等离子体将这些薄层沉积在存在于处理区域中的基板上。这些与其他的实施例(以及许多他们的优点与特征)与下列描述与附图结合进行更详细地说明。
附图说明
参照说明书的其余部分与附图,可进一步理解所公开技术的本质与优点。
图1示出了根据本技术的一些实施例的示例性处理***的俯视图。
图2示出了根据本技术的一些实施例的示例性半导体处理室的截面示意图。
图3示出了根据本技术的一些具体实施例的半导体处理的方法中的操作。
附图中的若干附图被包含以作为示意图。应了解到附图是用于说明性目的,并且除非特定说明,否则不应被视为具有实际尺寸比例。此外,作为示意图,附图被提供以帮助理解,且可不包含相较于实际呈现的所有方面或信息,并可包含夸大的内容以用于说明性目的。
在附图中,类似的部件和(或)特征可具有相同的附图标记。再者,相同类型的各个部件可通过附图标记之后的字母来分辨,此字母分辨类似的部件。若说明书中仅使用了首个附图标记,则该描述可适用于具有相同的首个附图标记的类似部件中的任一者,不论其字尾字母为何。
具体实施方式
本技术包括用于使用低功率、短持续时间等离子体在半导体基板上沉积材料薄层的***和处理方法。这些***和方法的实施例解决了在不依赖高等离子体功率或占空比的情况下,以稳定和可再现的方式轰击和维持这些等离子体的问题。常规的等离子体生成包括以阈值最小值或更大的占空比向等离子体前驱物输送阈值最小值或更大的等离子体功率。用于生成和维持沉积等离子体的等离子体功率和占空比越高,材料在基板上的沉积速率就越高。在常规的等离子体增强化学气相沉积(PECVD)中,沉积材料的数量足够大(例如通过测量沉积层的厚度得知),使得标准等离子体功率和占空比在短期沉积期间不会有沉积过多材料的危险。
随着半导体器件尺寸不断减小,越来越需要在基板上以更薄的层来沉积更少量的材料。许多半导体器件中的临界尺寸(诸如在基板中或基板上形成的相邻特征之间的宽度)已减小到10nm或更小。由于许多基板特征的深度没有也减少到相同的程度,因此基板特征之间的间隙中的深宽比(也称为纵横比(AR))通常超过10:1。在常规的PECVD处理方法中典型的高沉积速率和沉积量下,已证明在沉积材料中填充这些间隙而不产生空隙、裂纹和其他缺陷是非常具有挑战性的。降低沉积速率和减少沉积量减少了间隙填充期间的缺陷数量,但它也给PECVD带来了新问题,即难以在低功率和低占空比下生成和维持稳定、可再现的等离子体。
本技术的一个方面解决了生成和维持低功率、低占空比等离子体以在基板上沉积薄(例如,小于或约50埃)材料层的问题。本技术的实施例包括在至少两个时间段内在半导体处理腔室的处理区域中生成和维持沉积等离子体的***和处理方法,所述至少两个时间段对于输送到等离子体前驱物的功率具有不同的占空比。这些时间段包括第一时间段以及第二时间段,在第一时间段中等离子体功率从以第一占空比操作的功率源输送到前驱物,在第二时间段中等离子体功率以小于第一占空比的第二占空比输送到前驱物。在第一时间段期间使用的第一占空比足以从半导体处理腔室的处理区域中的沉积前驱物生成稳定的、可再现的等离子体。在第二时间段期间使用的第二占空比足以维持在第一时间段开始的等离子体,但降低沉积速率和沉积材料的量,使得它们不超过沉积层的目标厚度。在具有不同占空比的至少两个时间段内生成和维持稳定的低功率等离子体,允许在基板上可再现地形成薄材料层。
尽管其余的公开内容将常规地利用所公开的技术识别特定的沉积处理,但将容易理解到,所述***和方法同样适用于在所述腔室或任何其他腔室中可能发生的沉积和处置处理。因此,不应认为技术仅限于与这些特定的沉积处理或腔室一起使用。在描述根据本技术的实施例的***的附加变化和调整之前,本公开内容将讨论可用于执行根据本技术的一些实施例的处理方法的可能的***和腔室。
图1示出了根据实施例的具有沉积、蚀刻、烘烤与固化腔室的半导体处理***100的一个具体实施例的俯视平面图。在附图中,一对前开式标准舱102供应各种尺寸的基板,基板由机械臂104接收,并放入低压固持区域106中,再放入位于串联部分109a-c中的基板处理腔室108a-f的一者中。可使用第二机械臂110以将基板晶片在固持区域106与基板处理室108a-f之间来回运输。每个基板处理腔室108a-f可被配置成执行各种基板处理操作,包含本文所描述的半导体材料堆叠的形成,以及等离子体增强化学气相沉积、原子层沉积、物理气相沉积、蚀刻、预清洗、脱气、定向以及包括退火、灰化等的其他基板处理。
基板处理室108a-f可包含一个或多个***部件,以对基板上的介电或其他薄膜进行沉积、退火、固化和(或)蚀刻。在一个配置中,可使用处理腔室中的两对处理腔室(例如108c-d与108e-f)在基板上沉积介电材料,并可使用第三对处理室(例如108a-b)以蚀刻所沉积的电介质。在另一配置中,可配置腔室中的全部三对腔室(例如108a-f)以在基板上蚀刻介电薄膜。所描述的处理中的任一者或多者可以在与不同实施例中所示的制造***分离的腔室中实施。将理解,***100被构想为用于介电膜的沉积、蚀刻、退火和固化腔室的附加配置。
图2示出了根据本技术的一些实施例的示例性处理室200的截面示意图。所述附图可以示出结合了本技术的一个或多个方面和/或可以被具体配置为执行根据本技术的实施例的一个或多个操作的***的概述。腔室200的附加细节或所执行的方法可在下文进一步描述。根据本技术的一些实施例,腔室200可用于形成薄膜层,尽管应当理解,所述方法可类似地在其中可能发生膜形成的任何腔室中执行。处理腔室200可包括腔室主体202、设置在腔室主体202内部的基板支座204、以及与腔室主体202耦接并将基板支座204封闭在处理区域220中的盖组件206。可以通过开口226将基板203提供给处理区域220,开口226可以使用狭缝阀或门由常规方式密封以进行处理。在处理期间,基板203可以位于基板支座的表面205上。如箭头245所示,基板支座204可以沿着轴线247旋转,轴线247可以位于基板支座204的轴244所在的位置。或者,可以在沉积过程中根据需要将基板支座204提升以旋转。
等离子体轮廓调变器211可以设置在处理腔室200中,以控制在设置在基板支座204上的基板203上的等离子体分布。等离子体轮廓调变器211可包括第一电极208,第一电极208可邻近腔室主体202设置并且可将腔室主体202与盖组件206的其他部件分开。第一电极208可以是盖组件106的一部分,或者可以是单独的侧壁电极。第一电极208可以是环形或环状构件,并且可以是环形电极。第一电极208可以是围绕处理区域220的环绕处理腔室200的圆周的连续环,或者如果需要的话可以在所选位置处是不连续的。第一电极208也可以是穿孔电极,例如穿孔环或网状电极,或者可以是平板电极,例如二次气体分配器。
一个或多个隔离器210a、210b可以是介电材料(例如陶瓷或金属氧化物,例如氧化铝和/或氮化铝)可以与第一电极208接触并且将第一电极208与气体分配器212和腔室主体202电热隔离。气体分配器212可以限定用于将处理前驱物分配到处理区域220中的孔218。气体分配器212可以与第一功率源242耦合,诸如RF生成器、RF功率源、DC功率源、脉冲DC功率源、脉冲RF功率源或可以与处理腔室耦合的任何其他功率源。在一些具体实施例中,第一功率源242可以是RF功率源。
本技术的实施例包括功率源中的至少一种功率源以将脉冲RF功率传送到处理区域220中的沉积前驱物,以从前驱物产生等离子体。在处理腔室200的一些实施例中,此脉冲RF功率可由第一功率源242传送。功率源可以于在处理区域220中轰击等离子体的第一时间段期间以第一占空比传送等离子体功率。在一些实施例中,功率源从第一占空比转变到第二占空比,第二占空比在基板203上的层的剩余沉积期间维持沉积等离子体。
以第一占空比传送以轰击等离子体的等离子体功率可大于以第二占空比传送以维持等离子体的等离子体功率。示例性实施例包括20%或更多的第一占空比和5%或更少的第二占空比。以第一占空比将等离子体功率输送到沉积前驱物和/或等离子体的示例性第一时间段可小于或约2秒。在第一时间段期间输送到沉积前驱物和/或等离子体的有效等离子体功率的示例性水平可以是约4瓦或更少。
气体分配器212可以是导电气体分配器或非导电气体分配器。气体分配器212也可以由导电和非导电部件形成。例如,气体分配器212的主体可以是导电的,而气体分配器212的面板可以是不导电的。气体分配器212可以例如由图2所示的第一功率源242供电,或者在一些实施例中,气体分配器212可以接地。
第一电极208可以与第一调谐电路228耦合,第一调谐电路228可以控制处理腔室200的接地路径。第一调谐电路228可以包括第一电子传感器130和第一电子控制器234。第一电子控制器234可以是或包括可变电容器或其他电路元件。第一调谐电路228可以是或包括一个或多个电感器232。第一调谐电路228可以是在处理期间在存在于处理区域220中的等离子体条件下实现可变或可控阻抗的任何电路。在所示的一些实施例中,第一调谐电路228可以包括并联耦合在接地与第一电子传感器230之间的第一电路支路和第二电路支路。第一电路支路可以包括第一电感器232A。第二电路支路可以包括与第一电子控制器234串联耦合的第二电感器232B。第二电感器232B可以设置在第一电子控制器234与将第一电路支路和第二电路支路两者都连接到第一电子传感器230的节点之间。第一电子传感器230可以是电压或电流传感器,并且可以与第一电子控制器234耦合,第一电子控制器234可以提供对处理区域220内的等离子体条件的一定程度的闭环控制。
第二电极222可以与基板支座204耦合。第二电极222可以被嵌入在基板支座204内或与基板支座204的表面耦合。第二电极222可以是板、穿孔板、网、丝网或导电元件的任何其他分布式布置。第二电极222可以是调谐电极,并且可以通过导管246与第二调谐电路236耦合,导管246例如是设置在基板支座204的轴244中的具有选定电阻(例如50欧姆)的电缆。第二调谐电路236可以具有第二电子传感器238和第二电子控制器240,第二电子控制器240可以是第二可变电容器。第二电子传感器238可以是电压或电流传感器,并且可以与第二电子控制器240耦合以提供对处理区域220中的等离子体条件的进一步控制。
可以是偏压电极和/或静电吸盘电极的第三电极224可以与基板支座204耦合。第三电极可以通过滤波器248与第二功率源250耦合,滤波器248可以是阻抗匹配电路。第二功率源250可以是DC功率源、脉冲DC功率源、RF偏压功率源、脉冲RF功率源或偏压功率源、或这些或其他功率源的组合。在一些实施例中,第二功率源150可以是RF偏压功率源。基板支座204还可包括一个或多个加热元件,加热元件被配置成将基板加热至可介于约25℃与约800℃之间或更高的处理温度。
在一些实施例中,第二功率源250可以是脉冲RF功率源。附加实施例包括作为脉冲RF功率源的第一功率源242和第二功率源250。在这些实施例的一些中,第一和第二电功率源242、250可以一起工作以提供等离子体功率,所述等离子体功率在材料层在基板203上的沉积期间生成和维持沉积等离子体。例如,电功率源中的一个可以在第一时间段期间以第一占空比传送等离子体功率,而另一个功率源可以在第一时间段之后(例如在第二时间段)以第二占空比传送等离子体功率。在更进一步的实施例中,第一或第二功率源242、250在第一时间段期间和之后,以第一和第二占空比两者向沉积前驱物和等离子体输送等离子体功率。
第一和/或第二电功率源242、250可以以可调节的RF生成频率和脉冲频率提供等离子体功率。例如,在一个非限制性示例中,等离子体功率可以以等离子体产生频率生成,例如13.56MHz。等离子体功率也可以被以小于或约10kHz,并且可以小于或约9kHz、小于或约8kHz、小于或约7kHz、小于或约6kHz、小于或约5kHz、小于或约4kHz、小于或约3kHz、小于或约2kHz、小于或约1kHz、或更少的脉冲频率进行脉冲。
图2的盖组件206和基板支座204可与用于等离子体或热处理的任何处理腔室一起使用。在操作中,处理腔室200可以提供对处理区域220中等离子体状况的实时控制。可以将基板203设置在基板支座204上,并且可以根据任何期望的流动计划,使用入口214使沉积前驱物和其他处理气体流过盖组件206。气体可以通过出口252离开处理腔室200。电功率可以与气体分配器212耦合以在处理区域220中建立等离子体。在一些实施例中,可以使用第三电极224使基板经受电偏压。
在激励处理区域220中的等离子体时,可以在等离子体与第一电极208之间建立电位差。还可以在等离子体与第二电极222之间建立电位差。然后,可以使用电子控制器234、240来调整由两个调谐电路228和236表示的接地路径的流动特性。设定点可以被传递到第一调谐电路228和第二调谐电路236,以提供从中心到边缘的沉积速率和等离子体密度均匀性的独立控制。在电子控制器都可以是可变电容器的实施例中,电子传感器可以调节可变电容器以独立地限制沉积速率并且将厚度不均匀性最小化。
调谐电路228、236中的每一者可具有可变阻抗,可变阻抗可使用相应的电子控制器234、240来调节。在电子控制器234、240是可变电容器的情况下,可以选择每个可变电容器的电容范围以及第一电感器232A和第二电感器232B的电感来提供阻抗范围。此范围可以取决于等离子体的频率、占空比和电压特性,其在每个可变电容器的电容范围内可以具有最小值。因此,当第一电子控制器234的电容处于最小值或最大值时,第一调谐电路228的阻抗可能很高,导致等离子体形状在基板支座上具有最小的空中或横向覆盖率。当第一电子控制器234的电容接近使第一调谐电路228的阻抗最小化的值时,等离子体的空中覆盖范围可以增长到最大,从而有效地覆盖基板支座204的整个工作区域。当第一电子控制器234的电容偏离最小阻抗设置时,等离子体形状可能从腔室壁收缩并且基板支座的空中覆盖率可能下降。第二电子控制器240可以具有类似的效果,随着第二电子控制器240的电容可以改变,增加和减少了等离子体在基板支座上的空中覆盖。
电子传感器230、238可以用于在闭环中调谐各个电路228、236。取决于所使用的传感器的类型,可以将电流、电压、占空比和/或RF频率的设定点安装在每个传感器中,并且传感器可以配备有控制软件,控制软件确定对每个相应电子控制器234、240的调整以将与设定点的偏差最小化。因此,可以在处理期间选择等离子体形状并对其进行动态控制。应所述理解,尽管前文的讨论是基于可以是可变电容器的电子控制器234、240,但是具有可调特性的任何电子部件都可以用来为调谐电路228和236提供可调的阻抗。
图3示出了根据本技术的一些实施例的处理基板的方法300中的示例性操作。方法可以在包括上述处理腔室200的各种处理腔室中执行。方法300可包括在所述方法操作开始之前的一个或多个操作,包括前端处理、沉积、蚀刻、抛光、清洁或可在所述操作之前执行的任何其他操作。方法可以包括如图所示的多个可选操作,这些可选操作可以与或可以不与根据本技术的方法的一些实施例具体相关联。例如,描述了许多操作以提供更广泛的半导体处理范围,但对技术来说并不重要,或者可以通过如下文进一步讨论的替代方法来执行。
方法300可以涉及将半导体结构开发成特定制造操作的可选操作。尽管在一些实施例中方法300可以在基础结构上执行,但是在一些实施例中方法可以在其他材料形成或去除之后执行。例如,可以执行任何数量的沉积、掩模或去除操作以在基板上产生任何晶体管、存储器或其他结构方面。在一些实施例中,形成在基板上的一个或多个结构可由小于或约500℃、小于或约450℃、小于或约400℃或更少的热预算(thermal budget)表征。因此,方法300和任何后续操作可以在处于或低于所述结构热预算的温度下执行。基板可以设置在基板支座上,基板支座可以定位在半导体处理腔室的处理区域内。产生下层结构的操作可以在可以执行方法300的方面的相同腔室中执行,并且一个或多个操作还可以在与执行方法300的操作的腔室类似的平台上的一个或多个腔室中执行,或可以在其他平台上执行。
在一些实施例中,方法300可以包括在基板上形成和处理所沉积的材料的薄层(例如,小于或约50埃)。方法可以包括在操作305处将沉积前驱物提供到容纳有基板的基板处理腔室的基板处理区域。沉积前驱物可以是单种化合物或两种或更多种化合物的组合。例如,沉积前驱物可以是产生等离子体流出物的至少一种沉积化合物和至少一种惰性化合物(例如氦气或氩气)的组合,所述等离子体流出物在基板上形成沉积层材料(例如含硅沉积前驱物),所述组合有助于将至少一种沉积化合物携带到处理腔室的基板处理区域中。沉积前驱物的示例包括含硅前驱物,例如硅烷和四硅烷,以及其他含硅前驱物。沉积前驱物的示例还包括氢气(H2)和氮气(N2)。处理腔室的基板处理区域中的沉积前驱物的示例性处理压力可以大于或约1托、大于或约2托、大于或约5托、大于或约10托、以及大于或约20托,以及其他处理压力范围。
在操作310处,在第一时间段内从基板处理区域中的沉积前驱物产生等离子体。第一时间段可以包括初始轰击等离子体的和稳定所轰击的等离子体。在操作310处生成等离子体包括从以第一占空比操作的功率源向沉积前驱物传输功率。功率源可以是以20%或更大的第一占空比操作的脉冲RF功率源。第一占空比的附加示例包括25%或更多、30%或更多、35%或更多、40%或更多、45%或更多、50%或更多,以及其他占空比范围。第一时间段的示例性范围包括小于或约2秒、小于或约1.5秒、小于或约1秒、小于或约0.5秒,以及其他时间范围。
在第一时间段内输送的等离子体功率可以是低功率的,并且具有小于或约100瓦的峰值功率。峰值功率范围的附加示例包括小于或约80瓦、小于或约60瓦、小于或约50瓦和小于或约40瓦,以及其他功率范围。在占空比的“关闭”部分,等离子体功率下降到0瓦,这给出了显著低于峰值功率的有效(即平均)等离子体功率。在第一时间段期间输送至沉积前驱物和/或等离子体的有效等离子体功率可以小于或约40瓦、小于或约30瓦、小于或约20瓦、小于或约10瓦,以及小于或约5瓦,以及其他有效功率范围。
在第一时间段期间生成等离子体可包括稳定等离子体以帮助提供厚度小于或约50埃的层的可再现沉积。稳定的等离子体在一种或多种等离子体特性中具有10%或更小的变化,例如等离子体传输功率、等离子体前向功率(forward power)、等离子体反射功率、等离子体设定点功率和等离子体离子密度等特性。
在第一时间段结束时,等离子体可以在不同条件下维持第二时间段315。在一些实施例中,不同的条件可以包括用具有比第一占空比短的第二占空比的功率源来维持等离子体。这可以通过将在第一时间段期间向沉积前驱物和等离子体传输功率的功率源从第一占空比转换到第二占空比来实现。在另外的实施例中,在第一时间段期间以第一占空比传输功率的第一功率源可以被转换到处理腔室中的第二功率,第二功率源在第二时间段内以第二占空比传输功率。第二占空比可以小于第一占空比。示例性第二占空比可以包括5%或更少、4%或更少、3%或更少、2%或更少和1%或更少,以及其他占空比范围。低于第一占空比的第二占空比允许更精确地控制沉积终点。
在另外的实施例中,用于在第二时间段中维持等离子体的不同条件可以包括以不同于第一时间段中的第一功率水平的第二功率水平输送等离子体功率。在一些实施例中,第二功率水平可以低于第一功率水平。示例性的第二功率水平可以包括峰值功率,峰值功率小于或约80瓦、小于或约60瓦、小于或约50瓦和小于或约40瓦、小于或约30瓦、小于或约20瓦、以及小于或约10瓦,以及第二功率水平的其他范围。在第二占空比的“关闭”部分,等离子体功率下降到0瓦,这给出了显著低于峰值功率的有效(即平均)第二等离子体功率。在第一时间段期间输送至沉积前驱物和/或等离子体的有效等离子体功率可以小于或约10瓦、小于或约7.5瓦、小于或约5瓦、小于或约4瓦,以及小于或约2瓦,以及其他有效功率范围。
沉积等离子体可以被由在第二时间段内输送的等离子体功率保持,第二时间段的占空比和/或功率水平低于第一时间段内输送的等离子体功率。在一些实施例中,第二时间段长于第一时间段。第二时间段的示例性范围包括超过2秒、超过或约2.5秒、超过或约3秒、超过约4秒和超过或约5秒,以及其他时间范围。
在操作320处,生成和维持的沉积等离子体在基板上沉积材料层。沉积等离子体和基板都可以位于基板处理腔室的基板处理区域中,以在基板上直接提供等离子体沉积层。在一些实施例中,在第一时间段和随后的时间段以两种或更多种不同的沉积速率来沉积层,直到层达到最终厚度。例如,层的第一部分可以在第一时间段期间以第一沉积速率沉积,并且层的第二部分可以在第二时间段期间以低于第一沉积速率的第二沉积速率沉积。在一些实施例中,第二时间段将层的剩余部分沉积在基板上,而在另外的加实施例中,可以在第二时间段期间在材料层的沉积之后沉积层的附加部分。在第一时间段期间材料层的示例性第一沉积速率可包括大于或约5埃/秒、大于或约7埃/秒、大于或约10埃/秒、以及其他第一沉积速率的范围。在第二时间段期间材料层的示例性第二沉积速率包括小于10埃、小于5埃/秒、小于或约3埃/秒、小于或约2埃/秒以及小于或约1埃/秒、以及其他第二沉积速率的范围。沉积层的示例性最终厚度可以是例如约50埃或更小。其他示例性厚度范围包括小于或约40埃、小于或约30埃、小于或约20埃和小于或约10埃等厚度范围。
在本技术的实施例中,沉积层的组成的示例包括含硅层。含硅层的具体示例包括非晶硅、掺杂硅和结晶硅,以及其他含硅层。
在一些实施例中,可以在可选操作325处的处置处理中进一步处理其上形成有材料层的基板。可选的沉积后处理可以在与沉积相同的腔室中进行,或者可以将基板从第一处理腔室转移到第二处理腔室。在一些实施例中,第二腔室可以在相同的工具上,例如之前描述的,并且可以在保持基板的真空条件的同时执行转移。处置处理可以被配置为对沉积层进行退火、致密化、蚀刻、抛光和/或图案化,以及其他处置处理。可选的处置处理可以包括被配置为提供附加能量转移的任何数量的过程。例如,处置处理可以是在不超过基板的热预算的温度(例如,小于或约550℃)下执行的热退火。处置处理的附加示例可包括UV暴露、微波暴露或原位等离子体暴露。这些暴露处理可以进行大于或约10秒、大于或约30秒、大于或约1分钟、大于或约2分钟、大于或约5分钟、大于或约10分钟、大于或约15分钟,或更长时间。包括原位等离子体暴露的处置操作的实施例,可以包括用从处置前驱物产生的处置等离子体暴露沉积层。处置前驱物可以包括氢气和/或惰性气体(例如氦气或氩气)以及其他处置前驱物。可以在低功率下形成处理等离子体,以限制所产生的膜的溅射,并且在一些实施例中,处理等离子体可以以小于或约2,500W形成,并且可以以小于或约2,000W、小于或等于约1,500W、小于或约1,000W、小于或约500W或更少的功率形成。
如方法300中所述的沉积材料层的形成和处理可以在基板的热预算内执行。热预算的示例性温度范围可包括小于或约550℃、小于或约500°C、小于或约450℃、小于或约400℃、小于或约350℃、小于或约高于或约300℃或更低,以及其他热预算温度范围。因此,在一些实施例中,材料层可以在这些温度中的任何一个或以下进行沉积和可选地处理以适应下文的材料,并且在一些实施例中,一个或多个操作(包括方法300的所有操作)可以在或低于这些温度中的任何一个操作,并且在整个处理过程中,可以将被处理的基板保持在这些温度中的任何一个以下或约这些温度。
本技术的实施例还包括具有两个或更多个循环的处置处理,这些循环在基板上形成和处理沉积材料的薄层,如上文方法300中所述。例如,可以在第一层材料已经在第一循环中沉积和处理之后执行形成第二沉积材料层的第二循环。附加材料层的沉积可以限制在先前沉积的层的表面中形成孔和其他不协调性。在一些实施例中,沉积和任选处置的每个循环可形成表示沉积在基板上的材料总量的一部分的层。例如,沉积材料的每一层可占沉积在基板上的材料总量的薄膜总厚度的小于或约50%、小于或约30%、小于或约25%、小于或约20%、或更少。当循环包括层沉积之后的可选处置处理时,处置操作可以在沉积室内进行,并且可以在与沉积腔室相同的工具上的腔室中进行其他能量处理以减少沉积和处理之间的延迟操作。
本技术包括处理方法的实施例,方法允许在基板上可再现地沉积比通过常规PECVD方法沉积的材料层显著更薄的材料。沉积的再现性部分地通过以下方式实现:在第一时间段期间通过以第一占空比和/或等离子体功率输送等离子体功率生成沉积等离子体,然后在低于第一占空比和/或等离子体功率的第二占空比和/或的等离子体功率下维持沉积等离子体。在基板上形成的沉积材料薄层具有较少的沉积缺陷(例如空隙和裂缝),并且足够薄以允许热、UV光、等离子体离子等在处理操作期间更彻底地穿透所述层。随着基板特征的临界尺寸继续减小,并且沉积在这些基板上的材料层的数量和厚度也减小,本技术扩展了用于形成这些层的直接等离子体沉积的可行性。
在上文描述中,为了解释的目的,阐述了多种细节,以便提供对本技术的各种实施例的了解。然而,对本领域技术人员显而易见的,特定实施例可在没有这些特定细节中的一些细节(或是在具有附加的细节)的情况下实践。
在已公开了若干实施例之后,本领域技术人员将理解到,可使用各种修改、替代性结构与均等范围,而不脱离所公开的实施例的精神。此外,并未描述一些为人熟知的处理与要素,以避免不必要地混淆本技术。因此,上文的说明不应被视为限制技术的范围。
在提供一系列值的情况下,应当理解,除非上下文另有明确规定,否则还具体公开了此范围的上限和下限之间的每个中间值,至下限单位的最小部分。在所述范围内的任何陈述值或未陈述的中间值与所述范围内的任何其他陈述或中间值之间的任何较窄范围都包括在内。这些较小范围的上限和下限可以独立地包括在此范围内或排除在此范围内,且包含上下限中的一者、两者、或皆不包含的较小范围中的每一范围也被包含在本技术内,且受制于所陈述范围中任何特别排除的限制。在所陈述的范围包含上下限中的一者或两者时,也包含了排除了这些上下限中的任一者或两者的范围。
说明书与附加权利要求中所使用的单数形式“一(a)”、“一(an)”以及“所述”,包含多个引用,除非上下文清楚表示并非如此。因此,例如,对“前驱物”的引用,包含多个此种材料,且对于“所述层”的参照,包含对于一个或更多层的引用以及在本领域技术人员所能知的均等范围,诸如此类。
此外,本说明书和下列权利要求中使用的词语“包含(comprise(s))”、“包含(comprising)”、“含有(contain(s))”、“含有(containing)”、“包括(include(s))”和“具有(including)”,意为指明所陈述的特征、整数、部件、或操作的存在,但他们不排除存在或添加一个或多个其他特征、整数、部件、操作、步骤、或群组。
Claims (20)
1.一种半导体处理方法,包含以下步骤:
在半导体处理腔室的处理区域中从沉积前驱物生成等离子体,其中在第一时间段内以传输功率生成所述等离子体,并且其中等离子体功率从以第一占空比操作的功率源传输;
在所述第一时间段之后将所述功率源从所述第一占空比转变至第二占空比;以及
在所述半导体处理腔室的所述处理区域中的基板上从所生成的等离子体沉积层,其中所沉积的层的由具有50埃或更小的厚度表征。
2.如权利要求1所述的半导体处理方法,其中所述等离子体功率的有效功率为小于或约4瓦。
3.如权利要求1所述的半导体处理方法,其中所述第一时间段为小于或约2秒。
4.如权利要求1所述的半导体处理方法,其中以所述第二占空比在第二时间段内维持所述等离子体,并且其中所述第二时间段长于所述第一时间段。
5.如权利要求1所述的半导体处理方法,其中所述第一占空比为20%或更高。
6.如权利要求1所述的半导体处理方法,其中所述第二占空比为5%或更低。
7.如权利要求1所述的半导体处理方法,其中所述沉积前驱物包括含硅前驱物。
8.如权利要求1所述的半导体处理方法,其中沉积在所述基板上的所述层包含含硅层。
9.一种半导体处理方法,包含以下步骤:
在半导体处理腔室的处理区域中从沉积前驱物生成等离子体,其中在第一时间段内以传输功率生成所述等离子体,并且其中等离子体功率从以第一峰值功率水平操作的功率源传输;
在所述第一时间段之后将所述功率源从所述第一功率水平转变至一第二峰值功率水平;以及
在所述半导体处理腔室的所述处理区域中的基板上从所生成的等离子体沉积层,其中所沉积的层由具有50埃或更小的厚度表征。
10.如权利要求9所述的半导体处理方法,其中所述第一峰值功率水平大于所述第二功率水平。
11.如权利要求9所述的半导体处理方法,其中所述第一峰值功率水平小于或约60瓦。
12.如权利要求9所述的半导体处理方法,其中所述等离子体功率以等离子体频率输送,所述等离子体频率以小于或约10kHz脉冲。
13.如权利要求9所述的半导体处理方法,其中所述等离子体功率的有效功率为小于或约4瓦。
14.如权利要求9所述的半导体处理方法,其中沉积在所述基板上的所述层包含非晶硅层。
15.一种半导体处理方法,包含以下步骤:
将沉积前驱物流入半导体处理腔室的处理区域中;
生成所述沉积前驱物的沉积等离子体,其中由在第一时间段内操作的第一传输功率轰击所述沉积等离子体,并且其中由在第二时间段内操作的第二传输功率维持所述等离子体;
在所述半导体处理腔室的所述处理区域中的基板上从所生成的等离子体沉积层,其中所沉积的层由具有50埃或更小的厚度表征;以及
利用处置等离子体来处置所沉积的层,其中所述处置等离子体替换所述半导体处理腔室的所述处理区域中的所述沉积等离子体。
16.如权利要求15所述的半导体处理方法,其中所述第一时间段短于所述第二时间段。
17.如权利要求15所述的半导体处理方法,其中所述第一传输功率的占空比高于或约20%,并且所述第二传输功率的占空比小于或约5%。
18.如权利要求15所述的半导体处理方法,第一传输功率的功率水平大于所述第二传输功率的功率水平。
19.如权利要求15所述的半导体处理方法,其中所述沉积前驱物包括含硅前驱物。
20.如权利要求15所述的半导体处理方法,其中所述处置等离子体从包含氦的处置前驱物生成。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US16/986,897 | 2020-08-06 | ||
US16/986,897 US20220044930A1 (en) | 2020-08-06 | 2020-08-06 | Pulsed-plasma deposition of thin film layers |
PCT/US2021/043110 WO2022031467A1 (en) | 2020-08-06 | 2021-07-26 | Pulsed-plasma deposition of thin film layers |
Publications (1)
Publication Number | Publication Date |
---|---|
CN116157549A true CN116157549A (zh) | 2023-05-23 |
Family
ID=80115268
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202180054681.8A Pending CN116157549A (zh) | 2020-08-06 | 2021-07-26 | 薄膜层的脉冲等离子体沉积 |
Country Status (6)
Country | Link |
---|---|
US (1) | US20220044930A1 (zh) |
JP (1) | JP2023536650A (zh) |
KR (1) | KR20230049106A (zh) |
CN (1) | CN116157549A (zh) |
TW (1) | TW202230509A (zh) |
WO (1) | WO2022031467A1 (zh) |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5962344A (en) * | 1997-12-29 | 1999-10-05 | Vanguard International Semiconductor Corporation | Plasma treatment method for PECVD silicon nitride films for improved passivation layers on semiconductor metal interconnections |
US6281146B1 (en) * | 1999-09-15 | 2001-08-28 | Taiwan Semiconductor Manufacturing Company | Plasma enhanced chemical vapor deposition (PECVD) method for forming microelectronic layer with enhanced film thickness uniformity |
US6875700B2 (en) * | 2000-08-29 | 2005-04-05 | Board Of Regents, The University Of Texas System | Ion-Ion plasma processing with bias modulation synchronized to time-modulated discharges |
GB0410749D0 (en) * | 2004-05-14 | 2004-06-16 | Dow Corning Ireland Ltd | Coating apparatus |
US7745346B2 (en) * | 2008-10-17 | 2010-06-29 | Novellus Systems, Inc. | Method for improving process control and film conformality of PECVD film |
US8586487B2 (en) * | 2012-01-18 | 2013-11-19 | Applied Materials, Inc. | Low temperature plasma enhanced chemical vapor deposition of conformal silicon carbon nitride and silicon nitride films |
US10297459B2 (en) * | 2013-09-20 | 2019-05-21 | Lam Research Corporation | Technique to deposit sidewall passivation for high aspect ratio cylinder etch |
KR102109679B1 (ko) * | 2013-11-07 | 2020-05-13 | 에이에스엠 아이피 홀딩 비.브이. | 박막 증착 방법 |
US10032609B1 (en) * | 2013-12-18 | 2018-07-24 | Surfx Technologies Llc | Low temperature atmospheric pressure plasma applications |
KR102247560B1 (ko) * | 2014-07-14 | 2021-05-03 | 삼성전자 주식회사 | Rps에서의 플라즈마 생성방법, 및 그 플라즈마 생성방법을 포함한 반도체 소자 제조방법 |
JP2016111294A (ja) * | 2014-12-10 | 2016-06-20 | 住友電気工業株式会社 | 半導体受光素子を作製する方法 |
CN111118477A (zh) * | 2015-06-05 | 2020-05-08 | 应用材料公司 | 赋予掺杂硼的碳膜静电夹持及极佳颗粒性能的渐变原位电荷捕捉层 |
US20170330764A1 (en) * | 2016-05-12 | 2017-11-16 | Lam Research Corporation | Methods and apparatuses for controlling transitions between continuous wave and pulsing plasmas |
JP6807792B2 (ja) * | 2017-03-27 | 2021-01-06 | 東京エレクトロン株式会社 | プラズマ生成方法及びこれを用いたプラズマ処理方法、並びにプラズマ処理装置 |
JP2020534692A (ja) * | 2017-09-21 | 2020-11-26 | アプライド マテリアルズ インコーポレイテッドApplied Materials,Incorporated | 高アスペクト比堆積 |
US10840086B2 (en) * | 2018-04-27 | 2020-11-17 | Applied Materials, Inc. | Plasma enhanced CVD with periodic high voltage bias |
US11239420B2 (en) * | 2018-08-24 | 2022-02-01 | Lam Research Corporation | Conformal damage-free encapsulation of chalcogenide materials |
-
2020
- 2020-08-06 US US16/986,897 patent/US20220044930A1/en active Pending
-
2021
- 2021-07-26 KR KR1020237007459A patent/KR20230049106A/ko unknown
- 2021-07-26 CN CN202180054681.8A patent/CN116157549A/zh active Pending
- 2021-07-26 WO PCT/US2021/043110 patent/WO2022031467A1/en active Application Filing
- 2021-07-26 JP JP2023507836A patent/JP2023536650A/ja active Pending
- 2021-08-02 TW TW110128318A patent/TW202230509A/zh unknown
Also Published As
Publication number | Publication date |
---|---|
TW202230509A (zh) | 2022-08-01 |
US20220044930A1 (en) | 2022-02-10 |
WO2022031467A1 (en) | 2022-02-10 |
KR20230049106A (ko) | 2023-04-12 |
JP2023536650A (ja) | 2023-08-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102538040B1 (ko) | 박막 처리 프로세스 | |
JP2000068227A (ja) | 表面処理方法および装置 | |
US11699577B2 (en) | Treatment for high-temperature cleans | |
CN116157549A (zh) | 薄膜层的脉冲等离子体沉积 | |
US11640905B2 (en) | Plasma enhanced deposition of silicon-containing films at low temperature | |
US11710631B2 (en) | Tensile nitride deposition systems and methods | |
TWI797833B (zh) | 用於使用電容耦合電漿的氧化矽間隙填充的沉積方法 | |
US20230050255A1 (en) | Seam removal in high aspect ratio gap-fill | |
US20230298892A1 (en) | Ion implantation for reduced hydrogen incorporation in amorphous silicon | |
US20220020589A1 (en) | Dielectric coating for deposition chamber | |
US11894228B2 (en) | Treatments for controlling deposition defects | |
TWI790736B (zh) | 單腔室流動膜的形成和處理 | |
CN114846578A (zh) | 高硼含量硬掩模材料 | |
CN114867890A (zh) | 用于等离子体沉积的初始调制 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |