CN116155273B - 一种基于频率电压转换的注入锁定锁频环路及方法 - Google Patents
一种基于频率电压转换的注入锁定锁频环路及方法 Download PDFInfo
- Publication number
- CN116155273B CN116155273B CN202310402822.1A CN202310402822A CN116155273B CN 116155273 B CN116155273 B CN 116155273B CN 202310402822 A CN202310402822 A CN 202310402822A CN 116155273 B CN116155273 B CN 116155273B
- Authority
- CN
- China
- Prior art keywords
- voltage
- frequency
- signal
- trigger
- controlled oscillator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002347 injection Methods 0.000 title claims abstract description 34
- 239000007924 injection Substances 0.000 title claims abstract description 34
- 238000000034 method Methods 0.000 title claims abstract description 30
- 238000006243 chemical reaction Methods 0.000 title claims abstract description 18
- 239000003990 capacitor Substances 0.000 claims description 27
- 238000001514 detection method Methods 0.000 claims description 27
- 238000006880 cross-coupling reaction Methods 0.000 claims description 3
- 238000007599 discharging Methods 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 18
- 230000001276 controlling effect Effects 0.000 description 10
- 102100040862 Dual specificity protein kinase CLK1 Human genes 0.000 description 5
- 101000749294 Homo sapiens Dual specificity protein kinase CLK1 Proteins 0.000 description 5
- 238000013461 design Methods 0.000 description 5
- 238000004364 calculation method Methods 0.000 description 4
- 238000004891 communication Methods 0.000 description 4
- 238000012937 correction Methods 0.000 description 4
- 230000007246 mechanism Effects 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 102100040844 Dual specificity protein kinase CLK2 Human genes 0.000 description 3
- 101000749291 Homo sapiens Dual specificity protein kinase CLK2 Proteins 0.000 description 3
- 238000004088 simulation Methods 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 230000006978 adaptation Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000002035 prolonged effect Effects 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D30/00—Reducing energy consumption in communication networks
- Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
本发明提供了一种基于频率电压转换的注入锁定锁频环路及方法,所述锁频环路包括分频器、频率电压转换器、动态比较器、D触发器、异或门和电荷泵等组件,本发明通过频率电压转换器将输入信号的频率信息转换为电压信息,通过动态比较器和D触发器识别压控振荡器输出信号与参考信号的误差,通过对动态比较器和D触发器时钟信号脉冲宽度的调节,控制锁频环路电压检测死区的范围等操作,可快速的将压控振荡器输出信号的频率锁定到参考信号频率的N倍附近。本发明锁频环路的结构相对简单,锁频方法易于实施,且功耗较低,在不影响注入锁定功能的基础上,让压控振荡器输出信号频率误差大幅减小,从而为注入锁定功能的可靠实现提供了必要条件。
Description
技术领域
本发明属于集成电路和锁相环设计技术领域,具体涉及一种基于频率电压转换的注入锁定锁频环路及方法。
背景技术
随着现代通信***的不断发展,通信速率不断提升,对时钟信号的抖动性能要求也越来越高。精准的时钟信号是通信***正常工作的必要条件,频率综合器是用于产生精准时钟信号的设备,是通信***的重要组成部分。锁相环***因其功耗较低、输出频率范围较大的特点,被认为是频率综合器最好的实现方案。
在锁相环***中,输出信号的相位噪声主要来源于压控振荡器,减小压控振荡器相位噪声对输出噪声的贡献只能通过增大环路带宽来实现。尤其是在集成电路追求小型化的今天,基于环形振荡器的锁相环成为了设计的主流,而环形振荡器的相位噪声性能远低于传统的LC振荡器,抑制压控振荡器相位噪声贡献成为了重点研究方向。注入锁定是指利用参考信号周期性注入到振荡器中,对振荡器的输出信号进行周期性的修正,进而提高振荡器的相位噪声性能。利用注入锁定的方法可以大幅提高锁相环的带宽,理论上使用注入锁定的结构可以将锁相环的环路带宽做到参考信号的1/2。但注入锁定的方法也存在一些缺陷,其中最大的问题就是其不具有频率校正的能力。由于注入锁定的方法使用的是相位校正机制,所以不能对频率进行实时校正。这使得在使用注入锁定锁相环时,必须保证输出信号的频率与N倍的参考信号频率之间的误差很小,否则就会大幅降低锁相环的抖动性能,让输出信号的参考杂散大幅提高,而过大的频率误差甚至可能让注入锁定锁相环失锁,导致输出其他频率信号。从误差来源上看,注入锁定方法缺少有效的频率校正功能,导致锁相环的频率捕获范围很小,进而限制了注入锁定锁相环的使用。
发明内容
本发明的技术目的是针对上述现有技术的不足,提供一种功耗低的基于频率电压转换的注入锁定锁频环路及方法,利用所述锁频环路和锁频方法可对压控振荡器输出信号进行频率粗调,以解决现有技术存在的问题,改善现有技术。
为实现上述技术目的,本发明提供的技术方案为:
一种基于频率电压转换的注入锁定锁频环路,其特征在于,包括分频器、频率电压转换器、动态比较器、D触发器、异或门和电荷泵;
所述频率电压转换器,包括第一频率电压转换器和第二频率电压转换器,所述第一频率电压转换器的信号输入端与分频器的信号输出端连接,第二频率电压转换器的信号输入端用于接收参考信号,所述第一频率电压转换器和第二频率电压转换器用于将其输入信号的频率信息转换为电压信息;
所述动态比较器的第一信号输入端与第一频率电压转换器的信号输出端连接,动态比较器的第二信号输入端与第二频率电压转换器的信号输出端连接,所述动态比较器用于对其两路接收端信号的电压信息进行比较,并将对比较结果通过第一信号输出端和第二信号输出端输出;
所述D触发器,包括第一D触发器和第二D触发器,所述第一D触发器的信号输入端与动态比较器的第一信号输出端连接,第二D触发器的信号输入端与动态比较器的第二信号输出端连接,所述第一D触发器和第二D触发器用于对动态比较器输出的两路控制信号进行锁存,以配合其时钟信号CLK2的脉冲宽度调节控制电压检测死区的范围;
所述异或门的两个信号输入端分别与所述第一D触发器和第二D触发器的信号输出端连接,用于比较两D触发器的锁存结果,根据所述锁存结果控制电荷泵的选通开关;
在上述方案的基础上,进一步改进或优选的方案还包括:
进一步的,所述电荷泵的信号输出端与一接地的滤波电容连接,所述滤波电容是用于调整环路的动态特性,确保环路的稳定性。
进一步的,所述第一频率电压转换器和第二频率电压转换器采用电容充放电模型结构。
进一步的,本发明锁频环路包括设有两条延时链的时钟产生电路,参考信号为所述时钟产生电路的输入信号,两条延时链分别用于输出动态比较器的时钟信号/>与D触发器的时钟信号/> ,两延时链对应的延时时间不同,控制D触发器的时钟信号的脉冲宽度小于动态比较器时钟信号/>的脉冲宽度。
一种基于频率电压转换的注入锁定锁频方法,用于对压控振荡器的输出信号进行频率粗调,其特征在于,包括以下步骤:
步骤S2,通过第一频率电压转换器将分频器输出的分频信号转换为对应的第一电压信号,通过第二频率电压转换器将参考信号转换为对应的第二电压信号,并将所述第一电压信号送入动态比较器的第一信号输入端,将所述第二电压信号送入动态比较器的第二信号输入端;
步骤S3,通过动态比较器对其接收的两路电压信号进行比较,将动态比较器其中一个信号输出端的信号送入第一D触发器,将另外一个信号输出端的信号送入第二D触发器;
步骤S5,将所述第一D触发器和第二D触发器的输出信号送入异或门,通过异或门比较两D触发器的锁存结果,根据所述锁存结果控制电荷泵的选通开关,以通过电荷泵将对应所述锁存结果的控制信号转换成压控振荡器的控制电压,并输出到压控振荡器的控制端,调节压控振荡器的输出信号。
进一步的,所述电荷泵的输出端与所述压控振荡器的控制端连接,一接地的滤波电容连接在所述电荷泵的输出端,根据预设的压控振荡器的控制电压范围确定电荷泵充放电的电流大小和所述滤波电容的容值,其计算方法为:
本发明具有以下有益效果:
(1)注入锁定锁相环需要在压控振荡器输出信号频率接近参考信号频率N倍频时才能发挥其优秀的相位噪声性能,传统的方法是通过手动调节压控振荡器的振荡频率,使其满足注入锁定的频率要求,效率较低,本发明设计的基于频率电压转换的注入锁定锁频环路,利用动态比较器和D触发器等组件的逻辑功能组合,可实现对压控振荡器控制电压的快速调节,将与输入电压有对应关系的压控振荡器输出信号频率快速锁定到要求的频率范围内;
(2)传统的锁频环路在检测信号频率时多使用计数的数字逻辑方法,不仅速度较慢,功耗大而且结构复杂,本发明设计通过频率电压转换器实现测频功能,不仅转换速度快,功耗较低而且结构简单;
(3)传统的静态电压比较器,精度虽然很高,但是功耗很大,本发明采用动态比较器,不仅降低了功耗,还有助于设计检测死区;
(4)传统的锁频环路检测死区大都采用数字逻辑控制,电路结构复杂而且功耗大,本发明采用动态比较器和D触发器协同控制的方法,控制逻辑相对简单,只要合理设计相应的时钟电路就可以实现很好的控制效果。
附图说明
图1为具体实施例中注入锁定锁相环***的结构图;
图2为具体实施例中本发明锁频环路的结构图;
图3为具体实施例中频率电压转换器的电路图;
图4为具体实施例中频率电压转换器的三种工作状态;
图5为具体实施例中动态比较器的电路图;
图6为具体实施例中D触发器的电路图;
图7为具体实施例中时钟产生电路的电路图;
图8为具体实施例中电荷泵的电路图;
图9为频率电压转换器的输出波形示意图,波形图中的横坐标表示时间,纵坐标表示电压;
图10为动态比较器的死区波形示意图,上部为连接压控振荡器的输入端波形信号图,下部为对应的输出端波形信号图,波形图中的横坐标表示时间,纵坐标表示电压。
具体实施方式
现在结合附图与具体实施例对本发明作进一步详细的说明。
实施例1:
本发明基于频率电压转换的注入锁定锁频环路,用于实现快速将压控振荡器输出信号的频率锁定到要求的频率范围内,为注入锁定功能的可靠实现提供必要条件。本发明锁频环路属于注入锁定锁相环***的一部分,包含本发明锁频环路的注入锁定锁相环***如图1所示,在该***中,本发明锁频环路用于粗调压控振荡器的频率,对压控振荡器输出信号频率和相位的细调是由相位控制环路和其它注入锁定结构完成,即本发明锁频环路与相位控制环路是分开的功能单元,不同时工作。
如图2所示,本实施例基于频率电压转换的注入锁定锁频环路由分频器、频率电压转换器、动态比较器、D触发器、异或门、电荷泵和滤波电容等部分组成,其中的频率电压转换器设有两个,分别为第一频率电压转换器和第二频率电压转换器,所述D触发器亦设有两个,分别为第一D触发器和第二D触发器。
本发明锁频环路的输入信号为压控振荡器输出信号和注入锁定锁相环***的参考信号/>,通过两个频率电压转换器分别将两路信号的频率信息转换为电压信息,通过动态比较器比较两路转换器输出电压的大小,动态比较器通过调节其时钟信号/>的脉冲宽度可以调节其比较精度,进而完成对电压检测死区的初步设置,通过D触发器锁存动态比较器的输出结果,同时通过调节D触发器时钟信号/>的脉冲宽度可协同控制检测死区的宽度,通过异或门判断比较器是否进入检测死区,进而产生控制信号/>控制电荷泵的选通开关,通过电荷泵和滤波电容将动态比较器比较结果转换成压控振荡器控制电压,以实现对压控振荡器的输出信号/>的调节。
本实施例中,所述锁频环路各部分的连接关系为:
所述压控振荡器输出信号通过分频器与第一频率电压转换器的信号输入端连接,注入锁定锁相环***的参考信号/>则与第二频率电压转换器的信号输入端连接;所述第一频率电压转换器的信号输出端与动态比较器的第一信号输入端连接,第二频率电压转换器的信号输出端与动态比较器的第二信号输入端连接;所述动态比较器的第一信号输出端与第一D触发器的信号输入端连接,所述动态比较器的第二信号输出端与第二D触发器的信号输入端连接;所述第一D触发器和第二D触发器的信号输出端分别与异或门的两个信号输入端连接;所述异或门的信号输出端与电荷泵的选通开关连接,电荷泵的信号输出端与所述压控振荡器的控制信号输入端连接,电荷泵的信号输出端同时连接有一接地的滤波电容。
本实施例中,所述锁频环路各部分的工作原理和运行方法具体如下:
1)分频器
所述分频器用于对压控振荡器的输出信号进行分频操作。对于高频的压控振荡器输出信号/>,通过分频器对其进行N分频,变成频率接近参考信号/>频率的信号,这样操作的好处是可以使用完全相同的两个频率电压转换器,一方面可以抵消两路的失配,同时使得两路由于工艺角、温度或电压变化而导致的变化相同。将高频的压控振荡器输出信号的频率降低为1/N后,再输入频率电压转换器进行转换,此分频操作不影响频率电压转换器的转换结果,如果两路转换电压相等说明压控振荡器输出信号/>的频率等于参考信号/>频率的整数倍。
2)频率电压转换器
所述第一频率电压转换器和第二频率电压转换器,用于将输入信号的频率信息转换为电压信息。本实施例中,第一和第二频率电压转换器均采用电容充放电模型结构,其功能实现的机理是根据不同频率信号单位周期的时间长度不同,利用恒定电流源对电容进行充电时,不同频率信号对应的充电电压也会不同,如图4所示,其频率电压转换的过程包含三个阶段,分别为充电阶段、电压存储阶段和放电阶段,其中电压存储阶段利用的是电容间电荷共享机制,电荷共享机制导致的存储电压计算公式如下:
3)动态比较器和D触发器
本发明运用频率电压转换器将信号的频率信息转换成与所述频率信息耦合的电压信息,转换成电压信息后再送入动态比较器中进行比较,从而得到的相应电压误差即频率误差。所述动态比较器和D触发器均需要时钟信号控制,其时钟信号分别为和/>,时钟信号CLK1用于控制动态比较器的比较时间,时钟信号CLK2用于控制D触发器的锁存时间。这两路时钟信号可以通过不同的延时链来产生,如图7所示的时钟产生电路,该电路的输入信号是/>信号,通过控制两路延时链的延时时间即可控制相应信号的脉冲宽度。
所述动态比较器,用于对第一和第二频率电压转换器输出的电压信息进行比较,并向两个D触发器发送与比较结果对应的控制信号。动态比较器两个信号输出端的信号反应了输入端的电压大小,电压大小关系变化,输出也变化。本发明锁频环路的主要目标是实现频率的粗调,其设计功能是将压控振荡器输出信号的频率锁定到参考信号频率整数倍附近,不要求锁频环路将两个信号的频率做到完全相等,即具有电压检测死区。动态比较器的电路图如图5所示,使用的是带锁存功能的比较器,该动态比较器在时钟信号为低电平时进行比较,在时钟信号/>为高电平时锁存输出,所述带锁存功能的动态比较器使用交叉耦合结构,不仅可以锁存比较结果还可以将比较结果放大成轨到轨电平输出,动态比较器由于时钟信号的使用,功耗相对于静态比较器大大降低,同时可以通过调节时钟信号CLK1的脉冲宽度调节动态比较器的精度,进而初步设置电压检测死区。动态比较器工作时,以图2为例,如其在/>链路上的输入电压大于/>链路的输入电压,那么动态比较器上方输出端的输出信号为高电平,下方输出端的输出信号为低电平;当两条链路的输入电压差小到一定范围内时,超出了动态比较器可识别出的压差范围,即说明进入了电压检测死区,则动态比较器的上下两端输出电平基本一致,表示压控振荡器输出信号已经达到了参考信号频率整数倍的附近。
在调节压控振荡器输出信号频率的过程中,所述动态比较器连接压控振荡器的输入端接收的是步进电压信号,另一接收端接收的是与参考信号对应的固定电压信号。图10为一次仿真实验中,动态比较器的死区波形示意图,其中,上图为动态比较器连接压控振荡器的输入端的波形,下图为对应该输入端的输出端波形。本次仿真实验中,所述固定电压信号设为402mV,当连接压控振荡器的输入端的接收信号位于398mV到406mV之间时,动态比较器进入电压检测死区,即所述动态比较器在其两输入端的电压差处于正负4mV之间时进入电压检测死区。所述D触发器的电路图如图6所示,本实施例中,所述D触发器采用主从结构,构成了边沿触发,在的下降沿对输入端D进行锁存并输出到输出端Q。在图2所示的锁频环路中,D触发器的作用有两个:第一是对动态比较器的输出结果进行锁存,第二是控制电压检测死区。通过控制D触发器时钟信号/>的脉冲宽度可以控制D触发器是否正确锁存动态比较器的比较结果,从而控制电压检测死区。
即本发明锁频环路的检测死区由两部分控制,一是动态比较器,二是D触发器,通过调整动态比较器时钟信号CLK1的脉冲宽度可以控制动态比较器的比较精度,进而控制电压检测死区的范围,而利用D触发器的时钟信号CLK2可以进一步调节所述电压检测死区的范围。更具体的说,输入电压压差大时,动态比较器可以较快的输出比较结果信号,而随着输入电压压差的减小,动态比较器需要的比较时间也会延长,当加宽时钟信号CLK1的脉冲宽度时,可以使动态比较器识别出更小的输入电压压差,提高比较精度,而关于D触发器的第二个作用,是在时钟信号CLK1的脉冲宽度或者说动态比较器的比较精度已经初步确定的情况下,调整 D触发器时钟信号CLK2的脉冲宽度,以控制D触发器锁存动态比较器比较结果的时间点,举例如下:
当两路输入电压压差很小时,虽然根据的脉冲宽度设定,动态比较器最终可以正确的输出比较结果,但基于对功耗和***运行效率的考量,或者基于预设的粗调目标,需要对比较精度进行控制时,可通过对D触发器时钟信号/>脉冲宽度进行调节,将/>脉冲宽度缩短,使两个D触发器在动态比较器未输出最终比较结果时,即锁存动态比较器当下的两路输出端的输出信号,主动控制电压检测进入死区,即使两路输入电压实际不相等,但因为压差极小,可通过D触发器判定两路信号一致,从而实现将电压检测死区控制在合理的范围内。
4)异或门
所述异或门,用于比较第一和第二D触发器的锁存结果,并根据比较结果输出控制电荷泵选通开关状态的控制信号。两个D触发器输出结果不一致说明没有进入电压检测死区,压控振荡器的输出信号未达到参考信号频率整数倍附近,两个D触发器输出结果一致时,说明进入了电压检测死区,压控振荡器的输出信号/>已达到参考信号频率整数倍附近。即异或门的输出会反应出相应的电压检测死区,在该死区内,本发明锁频环路停止工作,由图1中的相位控制环路和其它注入锁定结构继续调节。
5)电荷泵和滤波电容
所述电荷泵和滤波电容的电路图如图8所示,该电荷泵由固定电流源和充放电开关等元器件组成,所述电荷泵功能是将电荷泵控制信号转换成压控振荡器的控制电压,输出到压控振荡器的控制端,通过步进调节的方式逐步修正压控振荡器的输出信号。所述滤波电容为接地的低通滤波电容,连接在电荷泵的信号输出端。所述电荷泵的电流大小和所述滤波电容的容值大小由具体压控振荡器的控制电压范围决定,其计算公式如下:
本实施中,所述分频器、频率电压转换器、动态比较器、D触发器、异或门、电荷泵和滤波电容等均采用现有的元器件,对其内部的电路结构本实施例即不再赘述。
实施例2:
本实施例基于与实施例1相同的设计构思,提供了一种基于频率电压转换的注入锁定锁频方法,用于对压控振荡器的输出信号进行频率粗调,其实施过程包括以下步骤:
步骤S2,通过第一频率电压转换器将分频器输出的分频信号转换为对应的第一电压信号,通过第二频率电压转换器将参考信号转换为对应的第二电压信号,并将所述第一电压信号送入动态比较器的第一信号输入端,将所述第二电压信号送入动态比较器的第二信号输入端;
步骤S3,通过动态比较器对其接收的两路电压信号进行比较,将动态比较器其中一个信号输出端的信号送入第一D触发器,将另外一个信号输出端的信号送入第二D触发器;
步骤S5,将所述第一D触发器和第二D触发器的输出信号送入异或门,通过异或门比较两D触发器的锁存结果,根据所述锁存结果控制电荷泵的选通开关,以通过电荷泵将对应所述锁存结果的控制信号转换成压控振荡器的控制电压,并输出到压控振荡器的控制端,调节压控振荡器的输出信号。
本实施例中,调节压控振荡器输出信号的方式为控制压控振荡器的输出频率逐步增长或降低,直至其达到电压检测死区,当达到电压检测死区时,表明压控振荡器输出信号的频率已经足够靠近参考信号频率的N倍,即可结束调节,将此时的压控振荡器的输出信号频率锁定。进一步的,所述电荷泵的输出端与所述压控振荡器的控制端连接,一接地的滤波电容连接在所述电荷泵的输出端,根据预设的压控振荡器的控制电压范围确定电荷泵充放电的电流大小和所述滤波电容的容值,其计算方法为:
本实施例所涉及的各部分元器件与实施例1工作原理相同,此处即不再赘述。
通过仿真验证,本发明利用上述实施例介绍的锁频环路或锁频方法进行频率锁定,可以让压控振荡器输出信号频率快速锁定到参考信号频率的N倍附近。同时,本实施例锁频环路的结构相对简单,功耗较低,在不影响注入锁定功能的基础上,让压控振荡器输出信号频率误差大幅减小,从而为注入锁定功能的可靠实现提供了必要条件。
以上仅是本发明的优选实施方式,本发明的保护范围并不仅局限于上述实施例,凡属于本发明思路下的技术方案均属于本发明的保护范围。应当指出,对于本技术领域的普通技术人员来说,在不脱离本发明原理前提下的若干改进和润饰,应视为本发明的保护范围。
Claims (5)
1.一种基于频率电压转换的注入锁定锁频环路,其特征在于,包括分频器、频率电压转换器、动态比较器、D触发器、异或门、电荷泵和设有两条延时链的时钟产生电路;
所述频率电压转换器,包括第一频率电压转换器和第二频率电压转换器,所述第一频率电压转换器的信号输入端与分频器的信号输出端连接,第二频率电压转换器的信号输入端用于接收参考信号,所述第一频率电压转换器和第二频率电压转换器用于将其输入信号的频率信息转换为电压信息;
所述动态比较器的第一信号输入端与第一频率电压转换器的信号输出端连接,动态比较器的第二信号输入端与第二频率电压转换器的信号输出端连接,所述动态比较器用于对其两路接收端信号的电压信息进行比较,并将对比较结果通过第一信号输出端和第二信号输出端输出;
所述D触发器,包括第一D触发器和第二D触发器,所述第一D触发器的信号输入端与动态比较器的第一信号输出端连接,第二D触发器的信号输入端与动态比较器的第二信号输出端连接,所述第一D触发器和第二D触发器用于对动态比较器输出的两路控制信号进行锁存,以配合其时钟信号信号的脉冲宽度调节控制电压检测死区的范围;
所述异或门的两个信号输入端分别与所述第一D触发器和第二D触发器的信号输出端连接,用于比较两D触发器的锁存结果,根据所述锁存结果控制电荷泵的选通开关;
2.根据权利要求1所述的一种基于频率电压转换的注入锁定锁频环路,其特征在于,所述电荷泵的信号输出端与一接地的滤波电容连接。
3.根据权利要求1所述的一种基于频率电压转换的注入锁定锁频环路,其特征在于,所述第一频率电压转换器和第二频率电压转换器采用电容充放电模型结构。
4.一种基于频率电压转换的注入锁定锁频方法,用于对压控振荡器的输出信号进行频率粗调,其特征在于,包括以下步骤:
步骤S2,通过第一频率电压转换器将分频器输出的分频信号转换为对应的第一电压信号,通过第二频率电压转换器将参考信号转换为对应的第二电压信号,并将所述第一电压信号送入动态比较器的第一信号输入端,将所述第二电压信号送入动态比较器的第二信号输入端;
步骤S3,通过动态比较器对其接收的两路电压信号进行比较,将动态比较器其中一个信号输出端的信号送入第一D触发器,将另外一个信号输出端的信号送入第二D触发器;
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310402822.1A CN116155273B (zh) | 2023-04-17 | 2023-04-17 | 一种基于频率电压转换的注入锁定锁频环路及方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310402822.1A CN116155273B (zh) | 2023-04-17 | 2023-04-17 | 一种基于频率电压转换的注入锁定锁频环路及方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN116155273A CN116155273A (zh) | 2023-05-23 |
CN116155273B true CN116155273B (zh) | 2023-06-23 |
Family
ID=86373934
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202310402822.1A Active CN116155273B (zh) | 2023-04-17 | 2023-04-17 | 一种基于频率电压转换的注入锁定锁频环路及方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN116155273B (zh) |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102868399A (zh) * | 2012-10-11 | 2013-01-09 | 广州润芯信息技术有限公司 | 锁相环频率综合器和锁相环失锁检测及调节方法 |
CN105610436A (zh) * | 2015-12-22 | 2016-05-25 | 西安电子科技大学 | 一种具备自适应加速锁定结构的电荷泵锁相环 |
CN105634475A (zh) * | 2015-12-24 | 2016-06-01 | 西安电子科技大学 | 一种电荷泵环振型锁相环 |
US9503106B1 (en) * | 2015-12-11 | 2016-11-22 | Globalfoundries Inc. | Frequency-locked voltage regulated loop |
CN106788424A (zh) * | 2016-11-30 | 2017-05-31 | 上海华力微电子有限公司 | 一种基于频率比较的锁定指示器 |
CN108111034A (zh) * | 2017-06-12 | 2018-06-01 | 中国石油大学(华东) | 基于dsogi-fll的三相变流器无死区半周调制方法 |
CN109639271A (zh) * | 2018-12-12 | 2019-04-16 | 上海华力集成电路制造有限公司 | 锁定指示电路及其构成的锁相环 |
-
2023
- 2023-04-17 CN CN202310402822.1A patent/CN116155273B/zh active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102868399A (zh) * | 2012-10-11 | 2013-01-09 | 广州润芯信息技术有限公司 | 锁相环频率综合器和锁相环失锁检测及调节方法 |
US9503106B1 (en) * | 2015-12-11 | 2016-11-22 | Globalfoundries Inc. | Frequency-locked voltage regulated loop |
CN105610436A (zh) * | 2015-12-22 | 2016-05-25 | 西安电子科技大学 | 一种具备自适应加速锁定结构的电荷泵锁相环 |
CN105634475A (zh) * | 2015-12-24 | 2016-06-01 | 西安电子科技大学 | 一种电荷泵环振型锁相环 |
CN106788424A (zh) * | 2016-11-30 | 2017-05-31 | 上海华力微电子有限公司 | 一种基于频率比较的锁定指示器 |
CN108111034A (zh) * | 2017-06-12 | 2018-06-01 | 中国石油大学(华东) | 基于dsogi-fll的三相变流器无死区半周调制方法 |
CN109639271A (zh) * | 2018-12-12 | 2019-04-16 | 上海华力集成电路制造有限公司 | 锁定指示电路及其构成的锁相环 |
Also Published As
Publication number | Publication date |
---|---|
CN116155273A (zh) | 2023-05-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN106357266B (zh) | 锁定检测电路、方法及锁相电路 | |
WO2011050693A1 (zh) | 一种锁定***及方法 | |
CN103684438A (zh) | 延迟锁相环 | |
CN112865788B (zh) | 一种具有自适应锁频环的低功耗亚采样锁相环 | |
CN111953339B (zh) | 一种锁相环快速锁定鉴频电路 | |
Cheng et al. | A difference detector PFD for low jitter PLL | |
US20130033331A1 (en) | Injection-locking a slave oscillator to a master oscillator with no frequency overshoot | |
CN116633348A (zh) | 一种可调死区的亚采样锁相环结构 | |
KR101252048B1 (ko) | 자기잡음제거 전압제어발진기를 이용한 주파수-위상고정루프 | |
CN110212915A (zh) | 一种均匀分相输出的耦合式倍频延迟锁相环电路 | |
CN112290936A (zh) | 一种能够快速锁定的锁相环电路 | |
CN116155273B (zh) | 一种基于频率电压转换的注入锁定锁频环路及方法 | |
CN115694477B (zh) | 一种基于小范围死区产生模块架构的亚采样锁相环 | |
TWI416877B (zh) | 充電泵及使用此充電泵的相位偵測裝置、鎖相迴路與延遲鎖定迴路 | |
CN213426142U (zh) | 一种能够快速锁定的锁相环电路 | |
CN102811052B (zh) | 一种锁相环电路 | |
CN110581708B (zh) | 锁频环型全数字频率综合器 | |
CN115149906A (zh) | 基于模拟反馈的占空比矫正的倍频器 | |
CN112073059B (zh) | 一种dll电路 | |
Xu et al. | A 2.0-2.9 GHz digital ring-based injection-locked clock multiplier using a self-alignment frequency tracking loop for reference spur reduction | |
CN112910459B (zh) | 一种用于产生四相延时信号的方法及dll电路 | |
CN101626238A (zh) | 电压控制振荡器的控制方法 | |
CN113452365B (zh) | 一种适用于欠采样锁相环自动频率矫正电路及矫正方法 | |
JP2014030120A (ja) | 位相同期ループ回路及びデッドゾーン生成回路 | |
CN107979370A (zh) | 一种宽频带高精度的锁相环电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |