CN116153962B - 像素单元及其制作方法、微显示屏、像素级分立器件 - Google Patents

像素单元及其制作方法、微显示屏、像素级分立器件 Download PDF

Info

Publication number
CN116153962B
CN116153962B CN202310401847.XA CN202310401847A CN116153962B CN 116153962 B CN116153962 B CN 116153962B CN 202310401847 A CN202310401847 A CN 202310401847A CN 116153962 B CN116153962 B CN 116153962B
Authority
CN
China
Prior art keywords
sub
pixel
layer
pixels
micro
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202310401847.XA
Other languages
English (en)
Other versions
CN116153962A (zh
Inventor
王亚洲
邵明镜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Novos Technology Suzhou Co ltd
Original Assignee
Novos Technology Suzhou Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Novos Technology Suzhou Co ltd filed Critical Novos Technology Suzhou Co ltd
Priority to CN202310401847.XA priority Critical patent/CN116153962B/zh
Publication of CN116153962A publication Critical patent/CN116153962A/zh
Application granted granted Critical
Publication of CN116153962B publication Critical patent/CN116153962B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Theoretical Computer Science (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本申请公开像素单元及其制作方法、微显示屏、像素级分立器件，像素单元包括驱动背板及显示单元，显示单元设于驱动背板上，显示单元包括至少一个子像素、原位生长于任一子像素外周面的至少一个微透镜，任一子像素朝向远离驱动背板的方向凸起设置，以及，任一微透镜的外周面朝向远离驱动背板的方向凸起设置，所有微透镜连接形成整面的微透镜壳层；任一子像素与驱动背板中相应的阳极连接；本申请中像素单元将凸形的子像素作为透镜种子并在透镜种子表面原位形成相应壳层结构的微透镜从而实现像素与微透镜的一体式结构，可有效提高透镜与像素的对准程度。

Description

像素单元及其制作方法、微显示屏、像素级分立器件
技术领域
本申请涉及半导体装置技术领域，尤其涉及像素单元及其制作方法、微显示屏、像素级分立器件。
背景技术
Micro-LED技术是指在一个芯片上集成高密度微小尺寸的LED阵列，每一个像素可定址、单独驱动点亮，像素点之间距离从毫米级降到微米级。
相较于LCD、OLED，Micro-LED的优势在于电光转换效率更高、功耗低；稳定性好、使用寿命长；无尺寸发展限制；超快速切换时间，等。具体的，用中，Micro-LED具有可视角度大、对比度高、画质更好的优势；在小屏应用中，Micro-LED在稳定性、光效、能耗、清晰度等方面也具有较佳大优势。
可见，Micro-LED显示技术为下一代显示技术，不管是在可穿戴设备还是直显领域都具有极大的前景，目前在光效上还需要提升来进一步减少功耗。
目前行业中通常通过设置微透镜的方式来提升Micro-LED的光效。如论文“LowOptical Crosstalk Micro-LED Micro-Display with Semi-Sphere Micro-Lens forLight Collimation”公开的Micro-LED制作中，在完成像素器件制备以及电气连接后，在表面采用有机材料图形化通过加热回流直接形成微透镜结构。如公开号为CN115472730B的已授权中国专利“Micro LED微显示芯片及其制造方法”，其在制作微透镜时，首先需要进行先进性平坦化，然后采用有机材料在表面图形化后，加热回流以直接形成微透镜刻蚀掩膜，然后通过图形化刻蚀的方案形成微透镜。以及，如公开号为CN210536818U的已授权中国专利“一种Micro LED微投影装置”也公开了类似的技术方案，其在构造微透镜时采用光刻、热熔和反应离子束刻蚀。
上述已公开的微透镜制作方法中，微透镜多数采用有机材料制成。众所周知，有机材料的微透镜结构可靠性较弱，在外力、划伤、高温等情境下容易损坏和失效。以及，现有公开的技术中，像素与透镜分开制备，工艺难度和成本较高，进行图形化刻蚀时将受限于刻蚀工艺的选择比、像素分布的空间尺寸等。当刻蚀比不足以及横向空间有限时，无法形成理想微透镜。更重要的是，不论有机微透镜方案或者制内过程中采用刻蚀形成微透镜的方案，均易出现图形化时对准偏移问题，导致微透镜不在像素的中轴线上而性能衰减，影响光学性能。
为克服上述缺陷，亟待寻找一种新的像素单元结构。
发明内容
本申请的目的在于提供像素单元及其制作方法、微显示屏、像素级分立器件，其能有效提高像素单元的光效。
为实现上述申请目的，本申请第一方面提出像素单元，所述像素单元包括：
驱动背板；
显示单元，所述显示单元设于所述驱动背板上，所述显示单元包括至少一个子像素、原位生长于任一所述子像素外周面的至少一个微透镜，任一所述子像素朝向远离所述驱动背板的方向凸起设置，以及，任一所述微透镜的外周面朝向远离所述驱动背板的方向凸起设置，所有所述微透镜连接形成整面的微透镜壳层；任一所述子像素与所述驱动背板中相应的阳极连接。
在一种较佳的实施方式中，任一所述子像素为半球形、半椭球形或柱体结构中的一种，所述柱体结构远离所述驱动背板的一端呈半球形或半椭球形；
所述微透镜的外周面为半球面或半椭球面中的一种。
在一种较佳的实施方式中，当所述显示单元包括至少两个子像素时，任意相邻设置的两个所述子像素分别对应的两个所述微透镜一体设置。
在一种较佳的实施方式中，所述微透镜采用透明无机介电材料制成。
在一种较佳的实施方式中，所述显示单元还包括对应于任一所述子像素的第一欧姆层，任一所述第一欧姆层连接于相应的所述子像素与相应的所述阳极之间。
在一种较佳的实施方式中，所述显示单元还包括钝化层及第二欧姆层；
所述钝化层覆设于任一所述子像素表面及任意相邻子像素之间，且所述钝化层开设有对应于任一所述子像素的至少一个开孔；
所述第二欧姆层覆设于任一所述子像素表面及任意相邻子像素之间，所述第二欧姆层通过任一所述开孔与相应的所述子像素连接。
在一种较佳的实施方式中，任一所述子像素表面的纳米粗化尺寸不超过500nm。
在一种较佳的实施方式中，所述像素单元还包括设于所述驱动背板与所述显示单元之间的介质层，所述显示单元包括的任一子像素穿过所述介质层与相应的阳极连接。
在一种较佳的实施方式中，所述显示单元还包括至少一个金属增强结构，任一所述金属增强结构设于相邻设置的任意两个所述子像素之间，且所述金属增强结构嵌设于所述微透镜壳层内。
第二方面，提供又一像素单元，所述像素单元包括：
驱动背板；
显示单元，所述显示单元包括垂直堆叠的第一器件层及第二器件层，所述第二器件层设于所述第一器件层远离所述驱动背板的一侧表面；所述第二器件层包括至少一个子像素、原位生长于任一所述子像素外周面的至少一个微透镜，任一所述子像素朝向远离所述驱动背板的方向凸起设置，以及，任一所述微透镜的外周面朝向远离所述驱动背板的方向凸起设置，所有所述微透镜连接形成整面的微透镜壳层；任一所述子像素与所述驱动背板中相应的阳极连接。
第三方面，提供像素单元的制作方法，所述制作方法包括：
准备驱动背板；
制作显示单元，将目标化合物半导体与所述驱动背板键合并形成至少一个朝向远离所述驱动背板的方向凸起设置的子像素，在任一所述子像素外周面原位生长至少一个朝向远离所述驱动背板的方向凸起设置的微透镜以形成整面的微透镜壳层。
在一种较佳的实施方式中，任一所述子像素为半球形、半椭球形或柱体结构中的一种，所述柱体结构远离所述驱动背板的一端呈半球形或半椭球形；
所述将目标化合物半导体与所述驱动背板键合并形成至少一个朝向远离所述驱动背板的方向凸起设置的子像素，包括：
准备目标化合物半导体；
在所述目标化合物半导体的欧姆接触面进行欧姆接触薄膜形成第一欧姆层；
在所述第一欧姆层表面及所述驱动背板表面分别覆设介质层，并将覆设有介质层的所述目标化合物半导体与所述驱动背板相对键合，除去所述目标化合物半导体的衬底，露出有源量子阱层；
对所述有源量子阱层进行图形化掩膜形成至少一个子像素。
在一种较佳的实施方式中，所述对所述有源量子阱层进行图形化掩膜形成至少一个子像素后，所述将目标化合物半导体与所述驱动背板键合并形成至少一个朝向远离所述驱动背板的方向凸起设置的子像素，还包括：
通过纳米级微粗化技术对任一所述子像素表面进行粗化，至任一所述子像素表面的纳米粗化尺寸不超过500nm。
在一种较佳的实施方式中，所述微透镜的外周面为半球面或半椭球面中的一种；
所述任一所述子像素外周面原位生长至少一个朝向远离所述驱动背板的方向凸起设置的微透镜以形成整面的微透镜壳层，包括：
在所有所述子像素表面镀设透明介质材料形成整面的钝化层；
采用图形化工艺去除部分所述钝化层以形成至少一个开孔，任一所述开孔暴露任一所述子像素的部分表面；
在所述钝化层表面镀设透明导电材料以形成整面的第二欧姆层，所述第二欧姆层通过相应开孔分别与相应的子像素连接；
在所述第二欧姆层表面沉积透明无机介电材料形成包括至少一个微透镜的微透镜壳层。
在一种较佳的实施方式中，所述在所述钝化层表面镀设透明导电材料以形成整面的第二欧姆层后，以及在所述第二欧姆层表面沉积透明介电质形成包括至少一个微透镜的微透镜壳层之前，所述任一所述子像素外周面原位生长至少一个朝向远离所述驱动背板的方向凸起设置的微透镜以形成整面的微透镜壳层还包括：
在任意相邻的两个所述子像素之间采用金属填充形成至少一个金属增强结构，所述金属增强结构在所述驱动背板垂直方向上的高度小于所述微透镜壳层的厚度。
第四方面，提供微显示屏，所述微显示屏包括：
微显示屏背板，所述微显示屏背板包括驱动电路、输入接口及输出接口；
显示区域，所述显示区域设于所述微显示屏背板上，且所述显示区域包括至少两个如第一方面或第二方面任意一项所述像素单元所包括的所述显示单元，至少两个所述显示单元呈阵列式排布；
***共阴极，所述***共阴极与每一所述显示单元分别电连接。
第五方面，提供像素级分立器件，所述像素级分立器件包括：
分立器件背板，所述分立器件背板包括至少三个阳极焊盘及至少一个阴极焊盘；
器件主体，所述器件主体设于所述分立器件背板上，且所述器件主体包括至少两个如第一方面或第二方面任意一项所述像素单元所包括的所述显示单元，至少两个所述显示单元呈阵列式排布。
与现有技术相比，本申请具有如下有益效果：
本申请提供像素单元及其制作方法、微显示屏、像素级分立器件，像素单元包括驱动背板及显示单元，显示单元设于驱动背板上，显示单元包括至少一个子像素、原位生长于任一子像素外周面的至少一个微透镜，任一子像素朝向远离驱动背板的方向凸起设置，以及，任一微透镜的外周面朝向远离驱动背板的方向凸起设置，所有微透镜连接形成整面的微透镜壳层；任一子像素与驱动背板中相应的阳极连接；本申请中像素单元将凸形的子像素作为透镜种子并在透镜种子表面原位形成凸形的微透镜从而实现像素与微透镜的一体式结构，可有效提高透镜与像素的对准程度；
进一步的，任一子像素为半球形、半椭球形或柱体结构中的一种，柱体结构远离所述驱动背板的一端呈半球形或半椭球形，微透镜的外周面为半球面或半椭球面中的一种，本申请中像素单元通过设置选择比以在半球形/半椭球形作为透镜种子的基础上进一步原位生成半球形或半椭球型外周面的微透镜壳层，子像素与微透镜配合形成半球形或半椭球形结构，实现像素发光的同时有效提高光效，相较于子像素、半球形/半椭球形微透镜为分体式设置的像素单元结构，该一体式设置方式有效避免两者因对准偏移导致的透镜性能衰减；
以及，微透镜采用透明无机介电材料制成，相较于现有技术中采用有机材料透镜的方案，有效提高微透镜的可靠性；
以及，任一所述子像素表面的纳米粗化尺寸不超过500nm；本申请中子像素表面具有一定的粗糙度从而实现微透镜内侧的相应表面同样具有一定的粗糙度，相较于现有技术中微透镜任一界面均为光滑界面的方案，能有效减小微透镜因为光滑面带来的全反射，获得更高的光提取效率；以及，相较于现有的平坦面像素，其出光及欧姆接触的面积都大大增加，进一步提升了光学、电学性能；
以及，显示单元还包括至少一个金属增强结构，金属增强结构设于任意相邻设置的两个子像素之间，且金属增强结构嵌设于微透镜壳层内；本申请通过设置金属增强结构有效提高电流扩展以及进行像素间的光学串扰隔绝；
另外，本申请还提供像素单元的制作方法，该制作方法包括准备驱动背板及制作显示单元，制作显示单元包括将目标化合物半导体与所述驱动背板键合并形成至少一个朝向远离驱动背板的方向凸起设置的子像素，在任一子像素外周面原位生长至少一个朝向远离驱动背板的方向凸起设置的微透镜以形成整面的微透镜壳层；本申请将形成子像素作为微透镜种子并在该微透镜种子上生长形成微透镜，相较于现有技术中凸形微透镜形成所需要多次光刻、对准工艺要求高等现状，本申请制作方法的工艺精度较高、工艺简单（无需多次光刻、无需对准实现原位微透镜）、工艺成本较低；
需要说明的是，本申请仅需实现上述至少一种技术效果即可。
附图说明
图1是实施例1中像素单元的结构示意图；
图2是实施例1中像素单元的驱动电路的电路结构示意图；
图3是实施例1中对应于显示单元的电路结构示意图；
图4是实施例1中覆设有介质层的目标化合物半导体结构示意图；
图5是实施例1中覆设有介质层的驱动背板结构示意图；
图6是实施例1中目标化合物半导体与驱动背板键合后的结构示意图；
图7是实施例1中通过掩膜工艺形成子像素的示意图；
图8是9实施例1中形成子像素后的像素单元的结构示意图；
图9是实施例1中形成子像素后的像素单元的又一结构示意图；
图10是实施例1中采用纳米级微粗化后像素单元的结构示意图；
图11是实施例1中覆设钝化层后的像素单元的结构示意图；
图12是实施例1中覆设有第二欧姆层后的像素单元的结构示意图；
图13是实施例1中设置金属增强结构后额像素单元的结构示意图；
图14是实施例2中像素单元的结构示意图；
图15是实施例3中微显示屏的结构示意图；
图16是实施例4中像素级分立器件的结构示意图。
附图标记：
100-像素单元，10-驱动背板，11-阳极，12-阳极触点，20-显示单元，30-子像素，31-目标化合物半导体，32-衬底，33-有源量子阱层，34-图形化掩膜，40-微透镜，50-微透镜壳层，60-介质层，70-第一欧姆层，80-钝化层，90-第二欧姆层，21-金属增强结构，200-微显示屏，300-微显示屏驱动背板，400-显示区域，500-***共阴极，600-外部IO接口，700-像素级分立器件，710-分立器件驱动背板，720-器件主体，730-阳极焊盘。
具体实施方式
为使本申请的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
在本申请的描述中，需要理解的是，术语“上”、“下”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本申请的描述中，除非另有说明，“多个”的含义是两个或两个以上。
在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。
实施例1
如图1所示，本实施例提供一种像素单元100，该像素单元100用于半导体器件，半导体器件包括但不限于Micro-LED、Micro-Laser及其他光电器件。该像素单元100包括驱动背板10及设于驱动背板10上的显示单元20。
具体的，继续参照图1所示，显示单元20包括至少一个子像素30、原位生长于任一子像素30外周面的至少一个微透镜40，任一像素单元与驱动背板中相应的阳极连接。任一子像素30朝向远离驱动背板10的方向凸起设置。在一种较佳的实施方式中，任一子像素30为半球形、半椭球形或柱体结构中的一种。其中，柱体结构远离驱动背板10的一端呈半球形或半椭球形。以及，任一微透镜40的外周面朝向远离驱动背板10的方向凸起设置，所有微透镜40连接形成整面的微透镜壳层50。其中，任一微透镜40的外周面为半球面或半椭球面中的一种。因此，本实施例中的微透镜壳层50为整面的壳层结构。当显示单元20包括的子像素30的数量至少为两个时，任意相邻设置的两个子像素30分别对应的两个微透镜40一体设置。微透镜壳层50包覆所有的子像素30表面以及任意两个相邻子像素30之间的空隙。以及，微透镜壳层50包括的任意一个微透镜40因为原位生长形成的原因，微透镜40与其包覆的相应子像素30的外形相对应，该微透镜壳层50的厚度基本处处相等，微透镜壳层50表面的平整度较高，符合像素单元100中微透镜使用要求。作为优选，微透镜40的厚度与微透镜40尺寸及相邻子像素30间距相关，通常的，微透镜40的厚度不超过两个相邻子像素30间距的80%。
示例性的，当子像素30均为半球形结构时，微透镜40的内表面为凹形半球面，其与相贴合的子像素外表面为半径、圆心角相同的半球面，在此基础上，微透镜40的外表面为凸形半球面。因此，该结构下的微透镜40为半球形壳层结构。
因此，本实施例中的像素单元，微透镜40原位生长于子像素30的外周面，通过控制子像素30的形状界定微透镜40的形状，故本实施例中子像素30实际为微透镜40的种子。
本实施例中的驱动背板10为薄膜晶体管（TFT）、低温多晶硅（LTPS）、CMOS集成电路、高迁移率晶体管（HEMT）等一种或多种相结合的有源驱动背板。具体地，驱动背板10设有驱动电路，驱动电路设有至少一个阳极11，示例性的，驱动电路的电路结构如图2所示。需要说明的是，本实施例中的驱动电路为有源驱动，本实施例中展示的电路图仅为简单的示意图。驱动电路可包含主动式、被动式或半被动式的控制电路。驱动电路包括的所有阳极可以是线性排布或者阵列式排布，任一阳极位于驱动背板10的中间或者边缘，本实施例对此不做限制。
本实施例中的显示单元20包括至少一个子像素30，每个子像素30与相应的阳极11连接。当显示单元20包括的子像素30的数量至少为两个时，所有的子像素30成阵列式布设。作为优选，显示单元20包括的子像素30设于其对应的阳极11的上方。
进一步的，任一子像素30采用具有确定的禁带宽度和能带结构的半导体材料制成，如晶态无机化合物(如III-V族、II-VI族化合物半导体)、有机化合物(如有机半导体)和相应的氧化物半导体。本实施例中的显示单元20包括的子像素30可以为绿光、蓝光InGaN三元材料体系，其相应的衬底材料为GaN、Si、SiC、Sapphire等，也可以是红光InGaN三元材料体系或者GaAs衬底的四元AlGaInP红光化合物。
以及，微透镜40采用透明无机介电材料制成，具体为氧化钛、氧化铝、氮化硅、氧化硅等高透射率透明材料的单层或多层透明增强薄膜复合层，当采用复合层时，从外层至内层的折射率依次由低至高分布。
继续参照图1所示，显示单元20还包括设于驱动背板10与显示单元20之间的介质层60、对应于任一子像素30的第一欧姆层70、钝化层80及第二欧姆层90。任一第一欧姆层70连接于相应的子像素与相应的阳极11之间。具体的，任一驱动背板10的阳极11嵌设于介质层60内，对应于任一子像素30的阳极触点12同样嵌设于介质层60内，且对应的阳极11、阳极触点12、第一欧姆层70及子像素30依次连接，故显示单元20包括的任一子像素30穿过介质层60与相应的阳极11连接。可以理解的是，此处的阳极11与阳极触点12连接构成阳极电气连接通道。
第一欧姆层70采用透明导电材料制成，具体为金属氧化物、金属、金属合金或金属叠层中的一种或多种的混合。其中，金属氧化物包括但不限于ITO、ZnO等，金属包括但不限于Ni、Au、Ag等。介质层60可以采用透明介电材料或者不透明介电材料制成，包括但不限于氧化硅、氮化硅、氧化铝、氮化铝等。钝化层80覆设于任一子像素30表面及任意相邻子像素30之间，优选为包覆所有子像素30的整面层状结构。同样的，钝化层80采用透明介电材料制成。钝化层80开设有对应于任一子像素30的至少一个开孔，本实施例对任一开孔的形状、位置及大小不做限定，开设位置为子像素30的外表面。开孔应避免暴露第一欧姆层70或任意的有源区，以避免造成短路。作为优选的，开孔开设于任一子像素30的顶部。第二欧姆层90覆设于任一子像素30表面及任意相邻子像素30之间，第二欧姆层90通过任一开孔与相应的子像素30连接。同样的，第二欧姆层90为覆设于钝化层80外的整面的层状结构。以及，第二欧姆层90采用透明导电薄膜镀膜工艺形成，选用的镀膜材料包括金属氧化物、金属、合金、包括金属的黏附层中的一种或多种的混合。其中，金属氧化物包括但不限于ITO、ZnO等，金属包括但不限于Au、Al、Cu、Sn等，包括金属的黏附层如包括Cr、Ti等金属结构的黏附层。示例性的，第二欧姆层90为ITO与Al的混合物，或者ITO与Ag的混合物。
进一步的，显示单元20还包括至少一个金属增强结构21，金属增强结构21设于任意相邻设置的两个子像素30之间，金属增强结构21嵌设于微透镜壳层50内且一端与第二欧姆层90连接。通过设置该至少一个金属增强结构21，能提高该像素单元100的电流扩展以及对相邻子像素30之间的光学串扰进行有效隔绝。具体的，金属增强结构21采用典型的Au、Al、Ag等金属、合金，或者包括Cr、Ti等金属结构的黏附层。以及，任一金属增强结构21的高度及厚度可根据像素单元100的结构及性能需求调整，如金属增强结构21的高度为两侧子像素30高度的5%~500%。本实施例对金属增强结构21具体形状不做限制，优选为板状结构。
在一种优选的实施方式中，任一子像素30表面的纳米粗化尺寸不超过500nm。具体为，采用纳米级微粗化技术将子像素30进行表面粗化，从而解决子像素30表面光滑导致的全反射问题，同时修复刻蚀损伤。
对应于该像素单元100，本实施例进一步提供一种像素单元100的制作方法，该制作方法包括如下步骤：
S1、准备驱动背板10。驱动背板10为如前所述的有源驱动背板。
S2、制作显示单元20。具体的，步骤S2包括：
S21、将目标化合物半导体31与驱动背板10键合并形成至少一个朝向远离驱动背板10的方向凸起设置的子像素30；
S22、在任一子像素30外周面原位生长至少一个朝向远离驱动背板10的方向凸起设置的微透镜40以形成整面的微透镜壳层50。
上述，任一子像素30为半球形、半椭球形或柱体结构中的一种，其中柱体结构远离驱动背板10的一端呈半球形或半椭球形。作为优选，任一子像素30采用半球形结构。
步骤S21包括如下子步骤：
S211、准备目标化合物半导体31。
其中，目标化合物半导体31通常为晶圆或者基于晶圆切割获得的晶圆单元。目标化合物半导体31包括衬底32及有源量子阱层33。有源量子阱层33与前述子像素30采用的材料相同。
S212、在目标化合物半导体31的欧姆接触面进行欧姆接触薄膜形成第一欧姆层70。
目标化合物半导体31的欧姆接触面为远离衬底32的一侧表面，位于有源量子阱层33表面。具体地，通过蒸镀、溅射等方式在目标化合物半导体31的欧姆接触面形成透明导电薄膜作为第一欧姆层70。在一种实现方式下，通过N2环境下550℃高温退火形成欧姆接触，该目标化合物半导体31表面第一欧姆层70的厚度和形成接触的条件可根据需求调整变化。示例性的，第一欧姆层70的厚度为110nm。
作为优选，步骤S212还包括通过图形化刻蚀及填充形成至少一个阳极触点12。至少一个阳极触点12的布设位置与驱动背板10上的相应阳极11一一对应，以便后续键合后形成阳极11电气连接。
S213、在第一欧姆层70表面及驱动背板10表面分别覆设介质层60，并将如图4所示的覆设有介质层60的目标化合物半导体31与如图5所示的驱动背板10相对键合，然后除去目标化合物半导体31的衬底32，露出有源量子阱层33，如图6所示。
作为优选，本实施例中驱动背板10的至少一个阳极11凸起并嵌设于介质层60中。
S214、对有源量子阱层33进行图形化掩膜工艺形成至少一个子像素30。
具体地，步骤S214包括如下子步骤：
S214a、制作至少一个图形化掩膜34，任一图形化掩膜34的形状及大小与目标构造的相应子像素30对应。
在一种实施方式中，步骤S214a具体包括：制作与任一图形化掩膜34对应的至少一个光刻图形，光刻图形默认为圆柱体；通过高温退火炉进行热回流将光刻图形回流至半球形或半椭球型的图形化掩膜34待用，如图7所示；在等离子体氛围下，利用所制作的图形化掩膜34对有源量子阱层33进行图形化刻蚀形成相应子像素30。任一子像素30为半球形、半椭球形或柱体结构中的一种，柱体结构远离驱动背板10的一端呈半球形或半椭球形。如图8所示为子像素30为半球形的结构示意图，如图9所示为子像素30为柱体的结构示意图。
上述，等离子体气氛为包括氯基的气体形成的等离子体氛围，或者包括氯基、氧气、氩气等混合气体的等离子体氛围。以及，通过控制图形化掩膜34的高度、直径和刻蚀选择比控制子像素30的大小和高度，其中，刻蚀选择比越小，刻蚀形成的子像素30高度越小。
在一种优选的实施方式中，在步骤S214后，该步骤S21还包括：
S215、通过纳米级微粗化技术对任一子像素30表面进行粗化，至任一子像素30表面的纳米粗化尺寸不超过500nm。
具体地，纳米级微粗化采用的具体手段包括酸、碱药液浸泡或者纳米颗粒掩膜刻蚀。步骤S215不仅能实现子像素30的表面粗化以解决光滑度导致的全反射问题，同时还能修复子像素30表面可能存在的刻蚀损伤。刻蚀后得到的像素单元结构如图10所示。
步骤S22包括如下子步骤：
S221、在所有子像素30表面镀设透明介电材料形成整面的钝化层80，如图11所示。具体地，采用ALD、PVD、CVD等方案进行介质材料镀膜形成钝化层80，钝化层80采用的材料包括但不限于氧化硅、氮化硅、氧化铝、氮化铝等介质材料。当钝化层80由多层介质材料镀膜形成时，多层介质材料的折射率从内层至外层依次减小。
S222、采用图形化工艺去除部分钝化层80以形成至少一个开孔，任一开孔暴露任一子像素30的部分表面。该步骤在进行开孔时应避免暴露第一欧姆层70或任意的有源区，以避免造成短路。
S223、在钝化层80表面镀设透明导电材料以形成整面的第二欧姆层90，第二欧姆层90通过钝化层80的相应开孔分别与相应的子像素30连接，如图12所示。具体地，采用ALD、蒸镀、溅射等工艺在钝化层80表面镀整面的金属、金属氧化物、金属合金中的一种或多种的混合膜层形成第二欧姆层90。如，采用ITO与Al组成的混合物，或者ITO与Ag组成的混合物进行镀膜形成第二欧姆层90。
在一种优选的实施方式中，上述步骤S223之后还包括步骤S22a、在任意相邻的两个子像素30之间采用金属填充形成至少一个金属增强结构21，金属增强结构21在驱动背板10垂直方向上的高度小于微透镜壳层50的厚度。增加金属增强结构21后像素单元结构如图13所示。
具体的，S22a具体采用ALD、蒸镀、溅射等工艺在第二欧姆层90表面形成金属增强结构21。本实施例对于金属增强结构21不作限制，除了设置位置及高度要求，所构造的金属增强结构21仅一端与第二欧姆层90连接，以避免造成短路。
S224、在第二欧姆层90表面沉积透明无机介电材料形成包括至少一个微透镜40的微透镜壳层50。
在一种实施方式中，将形成有钝化层80及第二欧姆层90的子像素30作为微透镜40的种子通过等离子体气象沉积氧化硅薄膜形成透明氧化硅介电质层作为微透镜40。在另一种实施方式中，在200℃温度下，利用TEOS以及臭氧在子像素30表面沉积形成磷硅玻璃型介电层作为微透镜40。
因此，微透镜40的外周面为半球面或半椭球面中的一种。当子像素30优选为半球形像素时，作为进一步优选的，任一微透镜40采用半球形壳层结构。
综上，本实施例中像素单元将凸形的子像素作为透镜种子并在透镜种子表面原位形成相应壳层结构的微透镜从而实现像素与微透镜的一体式结构，可有效提高微透镜与像素的对准程度，进一步的，该像素单元通过设置选择比以在半球形/半椭球形作为透镜种子的基础上进一步原位生成半球形或半椭球型外周面的微透镜壳层，子像素与微透镜配合形成半球形或半椭球形结构，实现像素发光的同时有效提高光效，相较于子像素、半球形/半椭球形微透镜为分体式设置的像素单元结构，该一体式设置方式有效避免两者因对准偏移导致的透镜性能衰减；
以及，微透镜采用透明无机介电材料制成，相较于现有技术中采用有机材料透镜的方案，有效提高微透镜的可靠性；
以及，本申请中子像素表面具有一定的粗糙度从而实现微透镜内侧的相应表面同样具有一定的粗糙度，相较于现有技术中微透镜任一界面均为光滑界面的方案，能有效减小微透镜因为光滑面带来的全反射，获得更高的光提取效率；以及，相较于现有的平坦面像素，其出光及欧姆接触的面积都大大增加，进一步提升了光学、电学性能；
以及，本实施例通过设置金属增强结构有效提高电流扩展以及进行像素间的光学串扰隔绝；
以及，本实施例提供的像素单元的制作方法，将形成的凸起的子像素作为微透镜种子并在该微透镜种子上生长形成壳状的微透镜，相较于现有技术中凸形实体的微透镜形成过程中需要多次光刻、对准工艺要求高等现状，本申请制作方法无需多次光刻、无需对准实现原位微透镜，故该制作方法工艺精度较高、工艺简单、工艺成本较低。
实施例2
如图14所示，本实施例提供又一种像素单元100，该像素单元100包括驱动背板10及显示单元20。其中，显示单元20包括垂直堆叠的第一器件层21及第二器件层22，第二器件层22设于第一器件层21远离驱动背板10的一侧表面。第二器件层22包括至少一个子像素30、原位生长于任一子像素30外周面的至少一个微透镜40，任一子像素30朝向远离驱动背板10的方向凸起设置，任一微透镜40的外周面朝向远离驱动背板10的方向凸起设置。所有微透镜40连接形成整面的微透镜壳层50。任一子像素30与驱动背板10中相应的阳极连接。当然，本实施例仅列举了包括两层器件层的情况，在上述的第一器件层21和第二器件层22之间，还可能包括一层或垂直堆叠的多层第三器件层，每一层第三器件层独立发光，各器件层之间互不影响。
本实施例对于上述除第二器件层22之外的其他器件层的具体结构不作限制。示例性的，当本实施例中像素单元100仅包括第一器件层21及第二器件层22时，第一器件层21包括第一堆叠层及第一介质填充层，第一堆叠层嵌设在第一介质填充层内。对应于第二器件层22中包括的任一子像素，像素单元100还包括相应的至少一个第一阳极电气连接结构。其中，任一第一阳极电气连接结构穿过第一器件层21并与驱动背板10的相应阳极连接。当然，第一器件层21还包括相应的第二阳极电气连接结构及阴极电气连接结构。以及，当第一器件层21和第二器件层22之间还包括第三器件层时，该第三器件层对应的阳极电气连接结构同样穿过第一器件层21与驱动背板连接。作为优选，像素单元100还包括共阴极结构，共阴极结构围设于其周向。上述的第二欧姆层及其余器件层的阴极电气连接结构均与共阴极连接。
进一步，第一堆叠层包括贴合设置的第一键合层及第一化合物发光层，第一化合物发光层包括红光化合物外延、绿光化合物外延或者蓝光化合物外延均可，本实施例不作限制。
当第一化合物发光层包括红光化合物外延时，结构如下表1所示：
表1
当第一化合物发光层包括绿光化合物外延或蓝光化合物外延时，结构如下表2所示：
表2
在具体的实施过程中，根据白光配色需求，可以调整每层化合物器件的大小及形状。
上述，第一器件层21包括的第一化合物发光层与第二器件层22包括的任一子像素30在驱动背板10上的投影可以为至少部分重合，也可以为错位设置，本实施例对此不作进一步的细化及限制，以像素单元100的实际发光需求所作出的相应设计均在本实施例范围内。
因此，本实施例中的像素单元除了具有如实施例1所描述的技术效果外，进一步通过在驱动背板上堆叠至少两层器件层的方式有效提高像素密度。
实施例3
本实施例提供一种微显示屏200，如图15所示，该微显示屏200包括：
微显示屏驱动背板300，微显示屏驱动背板300包括至少两个驱动电路、输入接口及输出接口；
显示区域400，显示区域400设于微显示屏驱动背板300上，且显示区域400包括至少两个如实施例1或实施例2中的显示单元20，至少两个显示单元20呈阵列式排布；
***共阴极500，***共阴极500与每一显示单元20的第二欧姆层90分别电连接，以使整个微显示屏200共阴极。需要说明的是，***共阴极500为围设于显示区域400***的金属围框结构。
外部IO接口600，位于微显示屏驱动背板300的任意位置。
进一步地，本实施例对于微显示屏200中阵列式设置的每一像素单元100的排布方式不做限制。
本实施例中的像素单元100的具体结构及相应的技术效果，请参照实施例1或2中的相关描述，本实施例中将不作进一步的详细描述。
实施例4
如图16所示，本实施例提供一种像素级分立器件700，该像素级分立器件700包括：
分立器件驱动背板710，分立器件驱动背板710包括至少三个阳极焊盘730及至少一个阴极焊盘（图未示）；
器件主体720，器件主体720设于分立器件驱动背板710上，且器件主体720包括至少两个如实施例1或实施例2中像素单元100所包括的显示单元20，至少两个显示单元20呈阵列式排布。
至少两个焊盘，包括一个阴极焊盘及至少一个阳极焊盘730，任一阳极焊盘730的至少部分及阴极焊盘的至少部分分别嵌设于分立器件驱动背板710中，任一第一欧姆层70与相应的阳极焊盘730连接，第二欧姆层90与相应的阴极焊盘连接。
上述所有可选技术方案，可以采用任意结合形成本申请的可选实施例，即可将任意多个实施例进行组合，从而获得应对不同应用场景的需求，均在本申请的保护范围内，在此不再一一赘述。
需要说明的是，以上所述仅为本申请的较佳实施例，并不用以限制本申请，凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。

Claims (16)

1.像素单元，其特征在于，所述像素单元包括：
驱动背板；
显示单元，所述显示单元设于所述驱动背板上，所述显示单元包括至少两个成阵列式布设的子像素、原位生长于任一所述子像素外周面的至少两个微透镜，任一所述子像素朝向远离所述驱动背板的方向凸起设置，以及，任一所述微透镜的外周面朝向远离所述驱动背板的方向凸起设置，所有所述微透镜连接形成整面的微透镜壳层；任一所述子像素与所述驱动背板中相应的阳极连接；任一所述子像素为半球形、半椭球形或柱体结构中的一种，所述柱体结构远离所述驱动背板的一端呈半球形或半椭球形；所述微透镜的外周面为半球面或半椭球面中的一种。
2.如权利要求1所述的像素单元，其特征在于，当所述显示单元包括至少两个子像素时，任意相邻设置的两个所述子像素分别对应的两个所述微透镜一体设置。
3.如权利要求1所述的像素单元，其特征在于，所述微透镜采用透明无机介电材料制成。
4.如权利要求1所述的像素单元，其特征在于，所述显示单元还包括对应于任一所述子像素的第一欧姆层，任一所述第一欧姆层连接于相应的所述子像素与相应的所述阳极之间。
5.如权利要求1所述的像素单元，其特征在于，所述显示单元还包括钝化层及第二欧姆层；
所述钝化层覆设于任一所述子像素表面及任意相邻子像素之间，且所述钝化层开设有对应于任一所述子像素的至少一个开孔；
所述第二欧姆层覆设于任一所述子像素表面及任意相邻子像素之间，所述第二欧姆层通过任一所述开孔与相应的所述子像素连接。
6.如权利要求1所述的像素单元，其特征在于，任一所述子像素表面的纳米粗化尺寸不超过500nm。
7.如权利要求1所述的像素单元，其特征在于，所述像素单元还包括设于所述驱动背板与所述显示单元之间的介质层，所述显示单元包括的任一子像素穿过所述介质层与相应的阳极连接。
8.如权利要求1所述的像素单元，其特征在于，所述显示单元还包括至少一个金属增强结构，任一所述金属增强结构设于相邻设置的任意两个所述子像素之间，且所述金属增强结构嵌设于所述微透镜壳层内。
9.像素单元，其特征在于，所述像素单元包括：
驱动背板；
显示单元，所述显示单元包括垂直堆叠的第一器件层及第二器件层，所述第二器件层设于所述第一器件层远离所述驱动背板的一侧表面；所述第二器件层包括至少两个成阵列式布设的子像素、原位生长于任一所述子像素外周面的至少两个微透镜，任一所述子像素朝向远离所述驱动背板的方向凸起设置，以及，任一所述微透镜的外周面朝向远离所述驱动背板的方向凸起设置，所有所述微透镜连接形成整面的微透镜壳层；任一所述子像素与所述驱动背板中相应的阳极连接；
任一所述子像素为半球形、半椭球形或柱体结构中的一种，所述柱体结构远离所述驱动背板的一端呈半球形或半椭球形；
所述微透镜的外周面为半球面或半椭球面中的一种。
10.像素单元的制作方法，其特征在于，所述制作方法包括：
准备驱动背板；
制作显示单元，将目标化合物半导体与所述驱动背板键合并形成至少两个个朝向远离所述驱动背板的方向凸起设置且成阵列式布设的子像素，在任一所述子像素外周面原位生长至少两个朝向远离所述驱动背板的方向凸起设置的微透镜以形成整面的微透镜壳层；
其中，任一所述子像素为半球形、半椭球形或柱体结构中的一种，所述柱体结构远离所述驱动背板的一端呈半球形或半椭球形；
所述微透镜的外周面为半球面或半椭球面中的一种。
11.如权利要求10所述的制作方法，其特征在于，
所述将目标化合物半导体与所述驱动背板键合并形成至少一个朝向远离所述驱动背板的方向凸起设置的子像素，包括：
准备目标化合物半导体；
在所述目标化合物半导体的欧姆接触面进行欧姆接触薄膜形成第一欧姆层；
在所述第一欧姆层表面及所述驱动背板表面分别覆设介质层，并将覆设有介质层的所述目标化合物半导体与所述驱动背板相对键合，除去所述目标化合物半导体的衬底，露出有源量子阱层；
对所述有源量子阱层进行图形化掩膜形成至少一个子像素。
12.如权利要求11所述的制作方法，其特征在于，所述对所述有源量子阱层进行图形化掩膜形成至少一个子像素后，所述将目标化合物半导体与所述驱动背板键合并形成至少一个朝向远离所述驱动背板的方向凸起设置的子像素，还包括：
通过纳米级微粗化技术对任一所述子像素表面进行粗化，至任一所述子像素表面的纳米粗化尺寸不超过500nm。
13.如权利要求10所述的制作方法，其特征在于，
所述任一所述子像素外周面原位生长至少一个朝向远离所述驱动背板的方向凸起设置的微透镜以形成整面的微透镜壳层，包括：
在所有所述子像素表面镀设透明介质材料形成整面的钝化层；
采用图形化工艺去除部分所述钝化层以形成至少一个开孔，任一所述开孔暴露任一所述子像素的部分表面；
在所述钝化层表面镀设透明导电材料以形成整面的第二欧姆层，所述第二欧姆层通过相应开孔分别与相应的子像素连接；
在所述第二欧姆层表面沉积透明无机介电材料形成包括至少一个微透镜的微透镜壳层。
14.如权利要求13所述的制作方法，其特征在于，所述在所述钝化层表面镀设透明导电材料以形成整面的第二欧姆层后，以及在所述第二欧姆层表面沉积透明介电质形成包括至少一个微透镜的微透镜壳层之前，所述任一所述子像素外周面原位生长至少一个朝向远离所述驱动背板的方向凸起设置的微透镜以形成整面的微透镜壳层还包括：
在任意相邻的两个所述子像素之间采用金属填充形成至少一个金属增强结构，所述金属增强结构在所述驱动背板垂直方向上的高度小于所述微透镜壳层的厚度。
15.微显示屏，其特征在于，所述微显示屏包括：
微显示屏背板，所述微显示屏背板包括驱动电路、输入接口及输出接口；
显示区域，所述显示区域设于所述微显示屏背板上，且所述显示区域包括至少两个如权利要求1至8或权利要求9中任意一项所述像素单元所包括的所述显示单元，至少两个所述显示单元呈阵列式排布；
***共阴极，所述***共阴极与每一所述显示单元分别电连接。
16.像素级分立器件，其特征在于，所述像素级分立器件包括：
分立器件背板，所述分立器件背板包括至少三个阳极焊盘及至少一个阴极焊盘；
器件主体，所述器件主体设于所述分立器件背板上，且所述器件主体包括至少两个如权利要求1至8或权利要求9中任意一项所述像素单元所包括的所述显示单元，至少两个所述显示单元呈阵列式排布。
CN202310401847.XA 2023-04-17 2023-04-17 像素单元及其制作方法、微显示屏、像素级分立器件 Active CN116153962B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310401847.XA CN116153962B (zh) 2023-04-17 2023-04-17 像素单元及其制作方法、微显示屏、像素级分立器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310401847.XA CN116153962B (zh) 2023-04-17 2023-04-17 像素单元及其制作方法、微显示屏、像素级分立器件

Publications (2)

Publication Number Publication Date
CN116153962A CN116153962A (zh) 2023-05-23
CN116153962B true CN116153962B (zh) 2023-07-21

Family

ID=86341001

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310401847.XA Active CN116153962B (zh) 2023-04-17 2023-04-17 像素单元及其制作方法、微显示屏、像素级分立器件

Country Status (1)

Country Link
CN (1) CN116153962B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220209055A1 (en) * 2020-12-28 2022-06-30 Jade Bird Display (shanghai) Limited Micro-led structure and micro-led chip including same

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006525669A (ja) * 2003-05-02 2006-11-09 ユニバーシティ・カレッジ・コークーナショナル・ユニバーシティ・オブ・アイルランド，コーク 発光ダイオード及びその製造方法
WO2014017425A1 (ja) * 2012-07-25 2014-01-30 三菱レイヨン株式会社 積層体、積層体の製造方法、電極、ｅｌ素子、面発光体及び太陽電池
CN114284419B (zh) * 2021-12-20 2024-03-12 镭昱光电科技(苏州)有限公司 微型发光二极管显示装置及其制作方法

Also Published As

Publication number Publication date
CN116153962A (zh) 2023-05-23

Similar Documents

Publication Publication Date Title
US11289461B2 (en) Light emitting device with LED stack for display and display apparatus having the same
US20190189596A1 (en) Led unit for display and display apparatus having the same
CN110620127B (zh) 一种显示装置及单色微型发光二极管的制作方法
CN111524926A (zh) 具有led单位像素的显示装置
CN114725150B (zh) Micro-LED器件及微显示屏
CN114725276B (zh) Micro-LED分立器件
CN116153962B (zh) 像素单元及其制作方法、微显示屏、像素级分立器件
CN114899298B (zh) 一种像素单元及其制作方法、微显示屏、分立器件
CN115064528A (zh) 用于半导体器件的像素单元及其制作方法、微显示屏
WO2024012274A1 (zh) 用于半导体器件的像素单元及其制作方法、微显示屏
CN115332288A (zh) 一种像素单元及其制作方法、微显示屏、分立器件
CN219303699U (zh) 用于半导体器件的像素单元、微显示屏、像素级分立器件
CN114843317A (zh) 一种无机-有机led混合彩色显示器件及其制备方法
JP2023528669A (ja) 表示パネル、表示装置、および表示パネルの準備方法
US11756940B2 (en) Light emitting device for display and display apparatus having the same
US20240072213A1 (en) Display device using semiconductor light-emitting elements
CN116130504B (zh) 像素单元及其制作方法、微显示屏、像素级分立器件
CN220065700U (zh) 像素单元、微显示屏、像素级分立器件
CN116404028B (zh) 像素单元及其制作方法、微显示屏、像素级分立器件
CN117790659B (zh) 具有全方位反射镜结构的微显示发光像素及其制作方法
US12046587B2 (en) Light emitting device for display and display apparatus having the same
US11437353B2 (en) Light emitting device for display and display apparatus having the same
WO2024011811A1 (zh) 像素单元及其制作方法、微显示屏、像素级分立器件
WO2023112580A1 (ja) 表示装置および電子機器
CN116230734B (zh) 一种全彩mini LED芯片及制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant