CN116153663A - 多层陶瓷电子组件 - Google Patents

多层陶瓷电子组件 Download PDF

Info

Publication number
CN116153663A
CN116153663A CN202211449386.5A CN202211449386A CN116153663A CN 116153663 A CN116153663 A CN 116153663A CN 202211449386 A CN202211449386 A CN 202211449386A CN 116153663 A CN116153663 A CN 116153663A
Authority
CN
China
Prior art keywords
electronic component
multilayer ceramic
ceramic electronic
electrode
internal electrodes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211449386.5A
Other languages
English (en)
Inventor
李泽正
李相汶
徐彰晧
金汇大
李哲承
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of CN116153663A publication Critical patent/CN116153663A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1272—Semiconductive ceramic capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H01G4/2325—Terminals electrically connecting two or more layers of a stacked or rolled capacitor characterised by the material of the terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/248—Terminals the terminals embracing or surrounding the capacitive element, e.g. caps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H01G4/1227—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/224—Housing; Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)
  • Thermistors And Varistors (AREA)
  • Coils Or Transformers For Communication (AREA)

Abstract

本公开提供一种多层陶瓷电子组件。所述多层陶瓷电子组件包括：主体，包括介电层和彼此堆叠的多个内电极，所述介电层介于所述多个内电极之间；以及外电极，设置在所述主体的外部上并连接到所述多个内电极中的一个或更多个。所述主体包括与所述外电极接触的第一区域和不与所述外电极接触的第二区域，并且R1/R2满足3至15，其中R1表示所述第一区域的表面粗糙度Ra，并且R2表示所述第二区域的表面粗糙度Ra。

Description

多层陶瓷电子组件
本申请要求于2021年11月19日向韩国知识产权局提交的第10-2021-0160461号韩国专利申请的优先权的权益，该韩国专利申请的全部公开内容通过引用被包含于此。
技术领域
本公开涉及一种多层陶瓷电子组件。
背景技术
通常，使用陶瓷材料的多层陶瓷电子组件(诸如，电容器、电感器、压电元件、压敏电阻或热敏电阻)可包括利用陶瓷材料制成的陶瓷主体、形成在陶瓷主体中的内电极、以及设置在陶瓷主体的表面上以连接到内电极的外电极。
在多层陶瓷电子组件中，由于多层陶瓷电容器(MLCC)小、具有高电容且易于安装在电路板上，因此已经广泛用作移动通信设备(诸如，计算机、个人数字助理(PDA)、蜂窝电话等)的组件。
近年来，随着电子产品变得更小和多功能，电子组件也趋于变得更小和多功能。因此，需要具有较小尺寸和更大电容的高电容多层陶瓷电容器。
因此，持续进行研究以减小多层陶瓷电容器的厚度，为此，进行持续努力以减小多层陶瓷电容器的外电极的厚度。
通常，常规的外电极可包括位于烧结电极上的镀层，该烧结电极通过在浸渍工艺中将导电膏涂覆在陶瓷主体的外部上并烧结该陶瓷主体而形成。
然而，在减小包括在常规浸渍工艺中形成的烧结电极的外电极的厚度方面存在限制。
为了解决这个问题，已经进行尝试通过在陶瓷主体的外部直接形成镀层以使外电极的厚度更薄。然而，由于陶瓷主体的表面和镀覆电极之间的结合力弱，因此不能直接在陶瓷主体的表面上形成镀层。
发明内容
本公开的一方面可提供一种多层陶瓷电子组件，所述多层陶瓷电子组件通过在多层陶瓷电子组件的主体和主体的外部上形成的外电极之间具有改善的结合力而具有优异的可靠性。
本公开的另一方面可提供一种多层陶瓷电子组件，所述多层陶瓷电子组件通过包括直接形成在多层陶瓷电子组件的主体上的镀层因而包括被制造得更薄的外电极而被制造得更小。
然而，本公开不限于以上描述，并且可通过本公开的示例性实施例的描述更容易理解。
根据本公开的一方面，一种多层陶瓷电子组件可包括：主体，包括介电层和彼此堆叠的多个内电极，所述介电层介于所述多个内电极之间；以及外电极，设置在所述主体的外部上并分别连接到所述多个内电极中的一个或更多个。所述主体可包括与所述外电极接触的第一区域和不与所述外电极接触的第二区域，并且R1/R2满足3至15，其中R1表示所述第一区域的表面粗糙度Ra，并且R2表示所述第二区域的表面粗糙度Ra。
根据本公开的另一方面，一种多层陶瓷电子组件可包括：主体，包括介电层和彼此堆叠的多个内电极，所述介电层介于所述多个内电极之间；以及外电极，设置在所述主体上并连接到所述多个内电极中的一个或更多个。所述主体可包括被所述外电极覆盖的多个凹槽部分，所述多个凹槽部分彼此间隔开，且各自在所述主体的相对表面之间延伸。
附图说明
根据以下结合附图的具体实施方式，本公开的以上和其它方面、特征和优点将被更清楚地理解，其中：
图1是示意性示出根据本公开的示例性实施例的多层陶瓷电子组件的立体图；
图2是沿图1的线I-I’截取的截面图；
图3是根据本公开的示例性实施例的多层陶瓷电子组件的主体的示意图；
图4是示意性示出将脉冲激光照射在主体的表面上的工艺的示图；
图5是根据本公开的示例性实施例的多层陶瓷电子组件的截面图；
图6是根据本公开的示例性实施例的从上方观察时多层陶瓷电子组件的俯视图；
图7是根据本公开的实施例的多层陶瓷电子组件的截面图；
图8是示意性示出根据本公开的示例性实施例的多层陶瓷电子组件的立体图；
图9是沿图8的线II-II’截取的截面图；
图10是示意性示出根据本公开的示例性实施例的多层陶瓷电子组件的立体图；以及
图11是沿图10的线III-III’截取的截面图。
具体实施方式
在下文中，将参照附图详细描述本公开的示例性实施例。
在附图中，第一方向可表示内电极彼此堆叠的方向(或厚度方向)，第二方向可表示长度方向，并且第三方向可表示宽度方向。
在下文中，参照图1和图2描述根据本公开的示例性实施例的多层陶瓷电子组件100。
根据本公开的示例性实施例的多层陶瓷电子组件100可包括：主体110，包括介电层111和彼此堆叠的多个内电极121和122，介电层介于多个内电极121和122之间；以及外电极131和132，形成在主体的外部并分别连接到内电极。主体110可包括与外电极接触的第一区域和不与外电极接触的第二区域，并且R1/R2满足3至15，其中，R1表示第一区域的表面粗糙度Ra，并且R2表示第二区域的表面粗糙度Ra。
主体110可包括介电层111和彼此交替堆叠的内电极121和122。
主体110不限于特定形状，并且可具有如附图中所示的六面体形状或类似于六面体形状的形状。因为包含在主体110中的陶瓷粉末在主体烧结的工艺中收缩或主体的边缘被抛光，所以主体110可能不具有带有完美直线的六面体的形状。然而，主体110可基本上具有六面体形状。
主体110可具有在第一方向上彼此相对的第一表面S1和第二表面S2，连接到第一表面S1和第二表面S2并且在第二方向上彼此相对的第三表面S3和第四表面S4，以及连接到第一表面S1和第二表面S2、连接到第三表面S3和第四表面S4并且在第三方向上彼此相对的第五表面S5和第六表面S6。
包括在主体110中的多个介电层111可被烧结，并且相邻的介电层111因此可彼此一体化，从而难以在不使用扫描电子显微镜(SEM)的情况下确定它们之间的边界。
根据本公开的示例性实施例，包括在介电层111中的原材料没有特别限制，只要介电层111从原材料获得足够的电容即可。例如，介电层可使用诸如钛酸钡基材料、铅复合钙钛矿基材料或钛酸锶基材料的材料。钛酸钡基材料可包括钛酸钡(BaTiO3)基陶瓷粉末，并且该陶瓷粉末可以是例如BaTiO3或其中钙(Ca)、锆(Zr)等部分固溶于BaTiO3中的(Ba1-xCax)TiO3、Ba(Ti1-yCay)O3、(Ba1-xCax)(Ti1-yZry)O3、Ba(Ti1-yZry)O3等。
基于本公开的目的，可通过将各种陶瓷添加剂、有机溶剂、增塑剂、粘合剂、分散剂等添加到诸如钛酸钡(BaTiO3)粉末颗粒的粉末中来制备介电层111的原材料。
这里，介电层111可具有基于多层陶瓷电子组件100的电容设计而任意改变的厚度，并且考虑到主体110的尺寸和电容，在烧结之后，每个介电层111可具有0.1μm至10μm的厚度。然而，本公开不限于此。
主体110可包括：内电极121和122，设置在主体110中并且彼此堆叠，介电层111介于内电极121和122之间；电容形成部，多个内电极121和122堆叠在其中；以及盖部112和113(上盖部112和下盖部113)，形成在电容形成部的顶部和底部上。
上盖部112和下盖部113可通过在第一方向或厚度方向上分别在电容形成部的上表面和下表面上堆叠单个介电层或两个或更多个介电层来形成，并且可基本上防止由于物理应力或化学应力而引起的对内电极的损坏。
上盖部112和下盖部113可具有与电容形成部的介电层111的材料和构造相同的材料和构造。
介电层111和盖部112和113可以以这样的方式形成：通过将包括陶瓷粉末(诸如钛酸钡(BaTiO3)粉末)的浆料涂覆在载体膜上并使其干燥来制备多个陶瓷生片。
多个内电极121和122可以是在彼此相反的方向上分别从主体110暴露的第一内电极121和第二内电极122。第一内电极121和第二内电极122可分别连接到不同的外电极131和132，可在被驱动时具有不同的极性，并且可通过设置在第一内电极121和第二内电极122之间的介电层111彼此电隔离。
多个内电极121和122可通过在陶瓷生片的一个表面上印刷具有预定厚度的包括导电金属的膏，然后烧结膏来获得。印刷用于内电极的导电膏的方法可以是丝网印刷法、凹版印刷法等。然而，本公开不限于此。
包括在内电极121和122中的导电金属可以是镍(Ni)、铜(Cu)、钯(Pd)、银(Ag)、金(Au)、铂(Pt)、锡(Sn)、钨(W)、钛(Ti)和它们的合金中的至少一种。然而，本公开不限于此。
外电极131和132可形成在主体110的外部并连接到内电极121和122。详细地，外电极131和132可以是彼此相对地分别设置在主体110的表面上的第一外电极131和第二外电极132。第一外电极131和第二外电极132可分别连接到第一内电极121和第二内电极122。
然而，外电极131和132的数量或外电极131和132与内电极121和122分别彼此连接的方法可取决于示例性实施例。
根据本公开的示例性实施例，主体110可包括与外电极131和132接触的第一区域和不与外电极接触的第二区域，并且当R1表示第一区域的表面粗糙度Ra并且R2表示第二区域的表面粗糙度Ra时，R1/R2满足3至15。
表面粗糙度可表示当处理表面时在主体的表面上形成的微小不规则部的程度(例如，主体的表面上形成的不规则部的不平度)。多层陶瓷电子组件100的表面粗糙度可在压制主体110的工艺中将砂纸***主体的表面上或者将脉冲激光照射到主体110的表面时形成。
这里，表面粗糙度可表示中心线平均粗糙度Ra。中心线平均粗糙度Ra可表示以如下方式计算的值：假设用于在表面上形成粗糙度的虚拟中心线，不规则部的每个峰部和每个谷部相对于所述虚拟中心线的每个距离(例如，r1、r2、r3……和rn)，然后如下式所示计算每个距离的平均值。
[式1]
中心线平均粗糙度
Figure BDA0003950891800000051
可使用三维(3D)光学表面轮廓仪测量表面粗糙度，这将在下面描述。
当R1/R2满足3至15时，主体110与外电极131和132之间的机械结合力可通过第一区域的表面的增大的面积和由第一区域的表面粗糙度引起的锚定效应来改善。
当R1/R2小于3时，主体110与外电极131和132之间的机械结合力可由于第一区域的表面的减小的面积和弱锚定效应而减小。另外，如下所述，不能直接在主体110上形成镀层，因而增加多层陶瓷电子组件100的外电极131和132的厚度。
当R1/R2大于15时，第一区域可能具有过度增加的表面粗糙度，并且因此可能在主体110中出现裂纹，从而导致多层陶瓷电子组件100出现诸如损坏的缺陷。另外，外电极131和132可能具有过薄的部分，并且水分可能因而渗入其中。特别地，当镀层直接形成在主体110上时，镀覆金属可能过度渗透到由于表面粗糙度而引起的多个不规则部之间产生的每个空间中。因此，镀层可能不均匀地形成，因而减小了主体110与镀层之间的结合力。
因此，R1/R2可以是3至15，并且可以是3.6至14.3。
第一区域的表面粗糙度R1可根据形成表面粗糙度的方法而不同，并且可以是例如0.3μm至1μm。第二区域的表面粗糙度R2可以是例如0.1μm或更小。
在本公开的示例性实施例中，第一区域可具有规律的不规则图案。规律的不规则图案可表示形成在第一区域中的多个不规则部的每个端部可沿着预定方向布置。例如，参照图3，形成在第一区域中的多个不规则部的每个端部可沿着平行于第三方向的方向布置。这里，外电极131和132的与主体110接触的表面也可具有相应的图案。
主体110与外电极131和132之间的机械结合力可通过第一区域的表面的增大的面积和由形成在第一区域中的规律的不规则图案引起的锚定效应来改善。另外，外电极131和132可均匀地形成在主体110的外表面上。
作为使用三维(3D)光学表面轮廓仪来测量表面粗糙度的替代方案，可在测量中使用光学显微镜或扫描电子显微镜。在这种情况下，可在第三方向的中央处在第一方向-第二方向平面上切割多层陶瓷电子组件100。这样的切割可获得类似于图2所示的截面的截面。通过光学显微镜和扫描电子显微镜获得的截面中的外电极131和132与主体之间的界面处的波动程度可表示第一区域的表面粗糙度R1，并且通过光学显微镜和扫描电子显微镜获得的截面中的主体的未被外电极131和132覆盖的部分的波动程度可表示第二区域的表面粗糙度R2。然而，本公开不限于此。也可使用即使在本公开中没有描述的本领域普通技术人员理解的其它方法和/或工具。
图3示出了在第一区域中形成的多个不规则部的端部沿着平行于第三方向的方向布置。然而，本公开不限于此。也就是说，形成在第一区域中的多个不规则部的端部也可沿着平行于第一方向的方向布置。
在本公开的示例性实施例中，可通过将脉冲激光照射到第一区域来形成不规则图案。
可通过将脉冲激光照射到第一区域来容易地形成第一区域的表面粗糙度R1，并且同时可在第一区域中形成规律的不规则图案。在一个示例中，在激光照射之后，主体110的区域可包括彼此间隔开并且均在第五表面S5和第六表面S6之间延伸的多个凹槽部分G。
通常，由于烧结时内电极121和122与介电层111的收缩差异可能要单独执行暴露内电极121和122的工艺。然而，根据本公开的示例性实施例，即使不单独执行暴露内电极121和122的工艺，也可在第一区域中形成表面粗糙度并同时暴露内电极121和122。
图4是示意性地示出将脉冲激光照射在主体110的表面上的工艺的示图。
脉冲激光器11可朝向反射镜12发射，并且反射镜可改变脉冲激光的光路。这里，脉冲激光的反射光可通过使光转位(indexing)的扫描仪13和使脉冲激光会聚的透镜14照射到固定到固定构件15的主体110，并且可具体地照射到与外电极接触的第一区域。接下来，通过洗涤和干燥工艺，可制造主体110，其中，在第一区域中形成表面粗糙度并且形成规律的不规则图案。
脉冲激光器可以是例如钇铝石榴石(YAG)激光器、原钒酸钇(YVO4)激光器和氟化钇锂(YLF)激光器，并且本公开不限于此。
在本公开的示例性实施例中，第一区域可包括半导体层114和115，并且半导体层可与外电极131和132接触。详细地，参照图5，半导体层可以是第一半导体层114和第二半导体层115，并且第一半导体层114可与第一外电极131接触，并且第二半导体层115可与第二外电极132接触。
半导体层114和115可指其中分布有比主体110的另一区域相对更多的氧空位的区域。自由电子可由分布在半导体层114和115中的氧空位形成，并且可降低半导体层114和115的电阻，由此降低金属与半导体之间的势垒(potential barrier)。
因此，当外电极131和132形成在半导体层114和115上时，特别是当通过电化学反应形成镀层时，自由电子可容易地穿过势垒，从而容易地将镀覆金属沉积在主体110上。可通过照射脉冲激光或热处理主体110的第一区域来形成半导体层114和115。
在本公开的示例性实施例中，外电极131和132可以是镀层。镀层可使用电解镀覆方法或无电镀覆方法形成，并且可使用这两种镀覆方法形成。然而，本公开不限于此。
镀层可包括镍(Ni)、锡(Sn)、铜(Cu)、钯(Pd)和它们的合金中的至少一种，并且可以是多个层。
在本公开的示例性实施例中，外电极131和132可包括顺序形成在主体上的镍(Ni)镀层131a和132a和锡(Sn)镀层131b和132b。
镀镍层131a和132a可形成在主体110的外部，以将内电极121和122以及外电极131和132彼此电连接。另外，当多层陶瓷电子组件100安装在板等上时，形成在镍镀层131a和132a上的锡镀层131b和132b可改善焊料的润湿性。
镍镀层131a和132a和锡镀层131b和132b均可具有1μm至5μm的厚度，并且当外电极131和132具有减小的厚度时多层陶瓷电子组件100可具有减小的尺寸。
在本公开的示例性实施例中，多层陶瓷电子组件100可具有70μm或更小的厚度。这里，多层陶瓷电子组件100的厚度可表示多层陶瓷电子组件100在第一方向上的长度或其在内电极121和122彼此堆叠的方向上的长度。
当外电极131和132是镀层时，外电极可具有比在常规浸渍工艺中形成的外电极更小的厚度。因此，与多层陶瓷电子组件100的总体积相比，对电容做出贡献的主体110的体积可增加，从而实现具有高电容同时具有70μm或更小的厚度的多层陶瓷电子组件100。这里，多层陶瓷电子组件100的厚度可以是在多个区域中测量的值中的最大值，或者可以是通过对多个值求平均而获得的值。
图6是根据本公开的示例性实施例的从上方观察的多层陶瓷电子组件100的俯视图。
在本公开的示例性实施例中，从内电极121和122彼此堆叠的方向观看，一侧的长度A1可在从(250+n×350)μm×90％到(250+n×350)μm×110％的范围内，另一侧的长度A2可在从(250+m×350)μm×90％到(250+m×350)μm×110％的范围内，并且这里“n”和“m”可以是自然数。
一侧的长度A1可表示多层陶瓷电子组件100在第二方向上的长度，并且另一侧的长度A2可表示多层陶瓷电子组件100在第三方向上的长度。
例如，当“n”和“m”中的每个为1时，多层陶瓷电子组件100可具有600μm×600μm的尺寸。然而，当考虑误差范围时，一侧的长度A1可在从(250+n×350)μm×90％到(250+n×350)μm×110％的范围内，并且另一侧的长度A2可在从(250+m×350)μm×90％到(250+m×350)μm×110％的范围内。
这里，当多层陶瓷电子组件100安装在板上时，考虑到焊球的间距值等，一侧的长度A1或另一边的长度A2可以以350μm的倍数增大。另外，多层陶瓷电子组件100的一侧的长度A1和另一侧的长度A2可表示在多个区域中测量的值中的最大值，或者可以是通过对多个值求平均而获得的值。
图7是根据本公开的示例性实施例的多层陶瓷电子组件100的截面图。
参照图7，在本公开的示例性实施例中，主体110可包括：电容形成部，包括多个内电极121和122；盖部112和113，分别设置在电容形成部的顶部和底部上；以及多个虚设电极123和124，分别设置在盖部中。
虚设电极123和124可通过印刷包括导电金属的膏来形成。导电金属可以是镍(Ni)、铜(Cu)、钯(Pd)、银(Ag)、金(Au)、铂(Pt)、锡(Sn)、钨(W)、钛(Ti)和它们的合金中的至少一种。然而，本公开不限于此。另外，考虑到工艺效率，可印刷与用于多个内电极121和122的膏相同的膏来形成虚设电极123和124。
设置在上盖部112中的第一虚设电极123可以是在与设置在电容形成部中的第一内电极121的堆叠方向相同的方向上堆叠的电极，并且可通过同样地暴露于主体110的第一内电极121所暴露于的侧表面而连接到第一外电极131。
设置在下盖部113中的第二虚设电极124可以是在与设置在电容形成部中的第二内电极122的堆叠方向相同的方向上堆叠的电极，并且可通过同样地暴露于主体110的第二内电极122所暴露于的侧表面而连接到第二外电极132。
具有小厚度的多层陶瓷电子组件100可能具有高脆性和低机械刚度，这可能增加多层陶瓷电子组件100在测量、筛选和粘贴多层陶瓷电子组件100的工艺期间以及在将多层陶瓷电子组件100安装在板上的工艺期间损坏的可能性。
另一方面，当根据本公开的示例性实施例将虚设电极123和124设置在盖部112和113中时，由于主体110中包括的金属的比例增加，因此多层陶瓷电子组件100可具有增加的刚性和增加的机械强度，从而降低裂纹发生的概率。因此，可改善具有小厚度的多层陶瓷电子组件100的低机械强度。
另外，图7示出了虚设电极123和124分别设置在上盖部112和下盖部113中。然而，本公开不限于此，虚设电极可仅形成在上盖部112或下盖部113中。
根据本公开的示例性实施例，外电极131和132可仅延伸到第一表面S1和第二表面S2中的第一表面S1，外电极131和132分别覆盖主体的侧表面，并且基于第二方向彼此相对。
因此，参照图2，第一区域可表示主体110的与外电极131和132接触的第一表面S1的一部分以及第三表面S3和第四表面S4，并且第二区域可表示主体110的不与外电极131和132接触的第二表面S2和第一表面S1的其余部分。外电极131和132可仅延伸到主体110的第一表面S1、第二表面S2、第五表面S5和第六表面S6中的第一表面S1，并且多层陶瓷电子组件100因此可具有小的厚度。
参照图8和图9，在本公开的示例性实施例中，外电极231和232可覆盖主体210的侧表面，并且可延伸到主体210的第一表面S1和第二表面S2。因此，第一区域可表示主体210的与外电极231和232接触的第一表面S1的一部分和第二表面S2的一部分以及第三表面S3和第四表面S4，并且第二区域可表示第一表面S1和第二表面S2的不与外电极231和232接触的其余部分。与层131a、层131b、层132a和层132b相比，除了层231a、层231b、层232a和层232b进一步延伸到第二表面S2之外，外电极231的层231a和层231b以及外电极232的层232a和层232b的描述可分别参照外电极131的层131a和层131b以及外电极132的层132a和层132b的描述并分别与外电极131的层131a和层131b以及外电极132的层132a和层132b的描述相同。
图10是示意性示出根据本公开的示例性实施例的多层陶瓷电子组件300的立体图，并且图11是沿着图10的线III-III’截取的截面图。
参照图10和图11，多层陶瓷电子组件300的外电极331和332可以是均仅设置在第一表面S1和第二表面S2中的第一表面S1上并且彼此间隔开的第一外电极331和第二外电极332，第一表面S1和第二表面S2在内电极321和322在主体310中彼此堆叠的方向上彼此相对，并且第一外电极331可通过穿过主体310设置的第一连接电极341连接到第一内电极321，并且第二外电极332可通过穿过主体310设置的第二连接电极342连接到第二内电极322。与层131a、层131b、层132a和层132b相比，除了层331a、层331b、层332a和层332b仅设置在第一表面S1上之外，外电极331的层331a和层331b以及外电极332的层332a和层332b的描述可分别参照外电极131的层131a和层131b以及外电极132的层132a和层132b的描述，并分别与外电极131的层131a和层131b以及外电极132的层132a和层132b的描述相同。
这里，第一区域可表示主体310的第一表面S1的与外电极331和332接触的部分，并且第二区域可表示其余部分。
第一连接电极341可连接到第一内电极321并与第二内电极322绝缘，并且第二连接电极342可连接到第二内电极322并与第一内电极321绝缘。也就是说，第一外电极331可电连接到第一内电极321，第二外电极332可电连接到第二内电极322。
另外，第一内电极321和第二内电极322分别可不暴露于主体310的一个侧表面和与该一个侧表面相对的另一侧表面，并且可分别通过第一连接电极341和第二连接电极342连接到设置在主体310的第一表面S1上的第一外电极331和第二外电极332。
第一连接电极341和第二连接电极342可通过在主体310中以及在第一内电极321和第二内电极322中形成孔，然后在孔中填充导电材料来形成。这里，可通过使用涂覆导电膏的方法、镀覆方法等来填充导电材料。这里，主体310的孔可通过在陶瓷生片上照射激光、通过冲压陶瓷生片来制造，或者可通过在烧结后在多层主体中钻孔来获得。
参照图10和图11，第一连接电极341和第二连接电极342可通过主体310的第二表面S2暴露。然而，本公开不限于此，并且第一连接电极341和第二连接电极342的端部可被主体的其中未设置内电极321和322的上盖部覆盖。
外电极331和332可仅设置在主体310的第一表面S1上，从而容易地实现具有小厚度的多层陶瓷电子组件300。另外，第一内电极321可通过第一连接电极341彼此电连接，第二内电极322可通过第二连接电极342彼此电连接，从而进一步改善内电极321之间的连接以及内电极322之间的连接。
实验示例
在下文中，基于发明示例和比较示例更详细地描述本公开。然而，这些示例是为了帮助更好地理解本公开，并且本公开的范围不受发明示例的限制。
通过将用于内电极的导电膏印刷在陶瓷生片上，堆叠其上印刷有用于内电极的导电膏的多个陶瓷生片以形成堆叠体，并且通过压制和烧结该堆叠体，来形成包括多个介电层和内电极的主体，脉冲激光照射到主体的其上将形成外电极的表面上，然后测量主体的表面粗糙度。
这里，表面粗糙度表示上述中心线平均粗糙度Ra，并且使用3D光学表面轮廓仪测量用脉冲激光照射的第一区域的表面粗糙度R1和作为剩余区域的第二区域的表面粗糙度R2。这里，R1是通过测量每个样品的第一区域中的任意五个点处的中心线平均粗糙度而获得的平均值，并且R2是通过测量每个样品的第二区域中的任意五个点处的中心线平均粗糙度而获得的平均值。
如上所述测量样品编号1*至11*的R1/R2值，并且镀层通过电镀法直接形成在以脉冲激光照射的主体的表面上。这里，评估内电极是否暴露于通过脉冲激光照射的主体的表面以及镀层是否均匀地形成在主体的表面上。这里，下表1示出了内电极的暴露和镀层形成的良好(○)、一般(Δ)和差(x)的情况。
[表1]
样品编号 R1/R2 内电极暴露 镀层形成 参考
1* 0.7 X X -
2* 1.4 ○ X -
3* 2.9 ○ △ -
4 3.6 ○ ○ -
5 7.1 ○ ○ -
6 10.0 ○ ○ -
7 12.9 ○ ○ -
8 14.3 ○ ○ -
9* 21.4 △ △ -
10* 28.6 X X MLCC片损坏
11* 35.7 X X MLCC片损坏
*表示比较示例。
样品编号1*至3*表明当R1/R2小于3时，内电极没有暴露于主体的表面，该表面具有减小的面积并且锚定效果弱，并且镀层形成不良。
另外，样品编号9*至11*表明当R1/R2大于15时，镀层不均匀地形成。特别地，样品编号10*和11*表明由于在主体中出现裂纹等而出现MLCC片损坏的缺陷。
样品编号4至8表明，当R1/R2满足3至15的范围时，内电极可暴露于主体的表面，并且镀层均匀地形成在主体的表面上。
如上所述，根据本公开的示例性实施例，通过在多层陶瓷电子组件的主体与在主体外部形成的外电极之间具有改善的结合力，多层陶瓷电子组件可具有优异的可靠性。
根据本公开的示例性实施例，多层陶瓷电子组件还可通过包括直接形成在多层陶瓷电子组件的主体上的镀层，从而包括制造得更薄的外电极而制造得更小。
虽然以上已经示出和描述了示例性实施例，但是对于本领域技术人员易于理解的是，在不脱离由所附权利要求限定的本公开的范围的情况下，可进行修改和变型。

Claims (20)

1.一种多层陶瓷电子组件，包括：
主体，包括介电层和彼此堆叠的多个内电极，所述介电层介于所述多个内电极之间；以及
外电极，设置在所述主体的外部上并连接到所述多个内电极中的一个或更多个，
其中，所述主体包括与所述外电极接触的第一区域和不与所述外电极接触的第二区域，并且
R1/R2满足3至15，其中，R1表示所述第一区域的表面粗糙度Ra，并且R2表示所述第二区域的表面粗糙度Ra。
2.如权利要求1所述的多层陶瓷电子组件，其中，所述第一区域具有规律的不规则图案。
3.如权利要求2所述的多层陶瓷电子组件，其中，所述不规则图案通过将脉冲激光照射到所述第一区域来形成。
4.如权利要求1所述的多层陶瓷电子组件，其中，所述第一区域包括半导体层，并且所述半导体层与所述外电极接触。
5.如权利要求1所述的多层陶瓷电子组件，其中，所述外电极包括镀层。
6.如权利要求5所述的多层陶瓷电子组件，其中，所述外电极包括依次形成在所述主体上的镍镀层和锡镀层。
7.如权利要求1所述的多层陶瓷电子组件，其中，所述多层陶瓷电子组件具有70μm或更小的厚度。
8.如权利要求1所述的多层陶瓷电子组件，其中，从所述内电极彼此堆叠的方向观看，所述多层陶瓷电子组件的一侧的长度在从(250+n×350)μm×90％到(250+n×350)μm×110％的范围内，所述多层陶瓷电子组件的另一侧的长度在从(250+m×350)μm×90％到(250+m×350)μm×110％的范围内，并且“n”和“m”是自然数。
9.如权利要求1所述的多层陶瓷电子组件，其中，所述主体包括电容形成部和盖部，所述电容形成部包括所述多个内电极，所述盖部分别设置在所述电容形成部的顶部和底部上。
10.如权利要求9所述的多层陶瓷电子组件，其中，所述主体还包括分别设置在所述盖部中的多个虚设电极。
11.如权利要求1所述的多层陶瓷电子组件，其中，在所述主体的基于所述内电极彼此堆叠的方向彼此相对的第一表面和第二表面中，所述外电极仅延伸到所述第一表面。
12.如权利要求1所述的多层陶瓷电子组件，其中，在所述主体的基于所述内电极彼此堆叠的方向彼此相对的第一表面和第二表面中，所述外电极延伸到所述主体的所述第一表面和所述第二表面。
13.如权利要求1所述的多层陶瓷电子组件，其中，在所述主体的基于所述内电极彼此堆叠的方向彼此相对的第一表面和第二表面中，所述外电极包括均仅设置在所述第一表面上的第一外电极和第二外电极，并且
所述第一外电极通过穿过所述主体设置的第一连接电极连接到所述多个内电极中的第一内电极，并且所述第二外电极通过穿过所述主体设置的第二连接电极连接到所述多个内电极中的第二内电极。
14.如权利要求13所述的多层陶瓷电子组件，其中，所述第一内电极和所述第二内电极彼此相对地设置，所述介电层介于所述第一内电极和所述第二内电极之间，并且
所述第一连接电极连接到所述第一内电极并与所述第二内电极绝缘，并且所述第二连接电极连接到所述第二内电极并与所述第一内电极绝缘。
15.如权利要求1所述的多层陶瓷电子组件，其中，R1为0.3μm至1μm，并且R2为0.1μm或更小。
16.一种多层陶瓷电子组件，包括：
主体，包括介电层和彼此堆叠的多个内电极，所述介电层介于所述多个内电极之间；以及
外电极，设置在所述主体上并连接到所述多个内电极中的一个或更多个，
其中，所述主体包括被所述外电极覆盖的多个凹槽部分，所述多个凹槽部分彼此间隔开，且各自在所述主体的相对表面之间延伸。
17.如权利要求16所述的多层陶瓷电子组件，其中，所述主体的具有多个凹槽部分的表面包括半导体层，并且所述半导体层与所述外电极接触。
18.如权利要求16所述的多层陶瓷电子组件，其中，所述外电极包括镀层。
19.如权利要求18所述的多层陶瓷电子组件，其中，所述外电极包括依次形成在所述主体上的镍镀层和锡镀层。
20.如权利要求16所述的多层陶瓷电子组件，其中，所述多层陶瓷电子组件具有70μm或更小的厚度。
CN202211449386.5A 2021-11-19 2022-11-18 多层陶瓷电子组件 Pending CN116153663A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020210160461A KR20230073752A (ko) 2021-11-19 2021-11-19 적층 세라믹 전자부품
KR10-2021-0160461 2021-11-19

Publications (1)

Publication Number Publication Date
CN116153663A true CN116153663A (zh) 2023-05-23

Family

ID=86357203

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211449386.5A Pending CN116153663A (zh) 2021-11-19 2022-11-18 多层陶瓷电子组件

Country Status (4)

Country Link
US (1) US20230162918A1 (zh)
JP (1) JP2023075920A (zh)
KR (1) KR20230073752A (zh)
CN (1) CN116153663A (zh)

Also Published As

Publication number Publication date
US20230162918A1 (en) 2023-05-25
KR20230073752A (ko) 2023-05-26
JP2023075920A (ja) 2023-05-31

Similar Documents

Publication Publication Date Title
US8484815B2 (en) Method for manufacturing laminated electronic component
CN111724991B (zh) 层叠陶瓷电容器
US11721489B2 (en) Multilayer ceramic capacitor
CN114334449A (zh) 层叠陶瓷电容器
US20230187138A1 (en) Ceramic electronic component
US20230154684A1 (en) Multilayer electronic component
CN114334442A (zh) 层叠陶瓷电容器
CN111755247B (zh) 层叠陶瓷电容器以及层叠陶瓷电容器的制造方法
CN114334441A (zh) 层叠陶瓷电容器
CN114334443A (zh) 层叠陶瓷电容器
CN114664565A (zh) 多层陶瓷电子组件和用于安装其的板
KR101973442B1 (ko) 적층 세라믹 커패시터 및 그의 제조 방법
CN113539682B (zh) 层叠陶瓷电子部件
CN111755248B (zh) 层叠陶瓷电容器
CN116153663A (zh) 多层陶瓷电子组件
JP7215410B2 (ja) 積層セラミックコンデンサおよび積層セラミックコンデンサの製造方法
US12033804B2 (en) Multilayer electronic component
US20230368976A1 (en) Multilayer ceramic electronic component
EP4379762A1 (en) Multilayer electronic component (mlcc) improved interface with external electrodes
US20230207220A1 (en) Multilayer electronic component
KR20230100594A (ko) 적층형 전자 부품
CN117716457A (zh) 层叠陶瓷电容器
KR20240129380A (ko) 적층형 커패시터
CN114974885A (zh) 层叠陶瓷电容器
KR20230064855A (ko) 적층형 커패시터

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication