CN116087628A - 测量方法及其装置和存储介质 - Google Patents

测量方法及其装置和存储介质 Download PDF

Info

Publication number
CN116087628A
CN116087628A CN202310371584.2A CN202310371584A CN116087628A CN 116087628 A CN116087628 A CN 116087628A CN 202310371584 A CN202310371584 A CN 202310371584A CN 116087628 A CN116087628 A CN 116087628A
Authority
CN
China
Prior art keywords
pulse signal
stop
signal
time
stop pulse
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202310371584.2A
Other languages
English (en)
Other versions
CN116087628B (zh
Inventor
朱纯纯
黄斌
王淋
贺羽
吴亚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guoyi Quantum Technology Hefei Co ltd
Original Assignee
Chinainstru and Quantumtech Hefei Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chinainstru and Quantumtech Hefei Co Ltd filed Critical Chinainstru and Quantumtech Hefei Co Ltd
Priority to CN202310371584.2A priority Critical patent/CN116087628B/zh
Publication of CN116087628A publication Critical patent/CN116087628A/zh
Application granted granted Critical
Publication of CN116087628B publication Critical patent/CN116087628B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R29/00—Arrangements for measuring or indicating electric quantities not covered by groups G01R19/00 - G01R27/00
    • G01R29/02—Measuring characteristics of individual pulses, e.g. deviation from pulse flatness, rise time or duration
    • G—PHYSICS
    • G04—HOROLOGY
    • G04F—TIME-INTERVAL MEASURING
    • G04F10/00—Apparatus for measuring unknown time intervals by electric means
    • G04F10/005—Time-to-digital converters [TDC]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01—Shaping pulses
    • H03K5/04—Shaping pulses by increasing duration; by decreasing duration
    • H03K5/05—Shaping pulses by increasing duration; by decreasing duration by the use of clock signals or other time reference signals

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Measurement Of Unknown Time Intervals (AREA)

Abstract

本发明公开了一种测量方法及其装置和存储介质。方法包括将启动脉冲信号和停止脉冲信号分别输入至两路脉冲整形电路进行预处理，得到预处理后的启动脉冲信号和停止脉冲信号；将预处理后的启动脉冲信号和停止脉冲信号分别输入对应的预设芯片的进位链中，测量得到停止脉冲信号与启动脉冲信号之间的时间间隔的第一时间；确定停止脉冲信号与启动脉冲信号之间的第二时间；根据第一时间和第二时间计算得到停止脉冲信号与启动脉冲信号之间的间隔时间。如此，本申请能够实现停止脉冲信号中相邻的两个停止脉冲信号的脉冲间隔时间低至5ns时，对停止脉冲信号与启动脉冲信号之间的间隔时间的测量，达到同时兼顾高精度和低精度的脉冲间隔时间的目的。

Description

测量方法及其装置和存储介质
技术领域
本申请涉及时间量的数字化测量技术领域，特别涉及一种测量方法及其装置和存储介质。
背景技术
时间数字转换器(Time to Digital Converter，TDC)是一种用来测量时间的电路，它将连续的时间信号转换为数字信号，从而实现时间测量的数字化。但是，目前的测量时间的方法难以同时兼顾高精度和低的脉冲间隔时间，比如直接计数型TDC、基于电容充放电法、游标卡尺法、多相位时钟采样法和一般的基于现场可编程门阵列芯片（FieldProgrammable Gate Array，FPGA）的进位链方法等，难以同时兼顾高精度和低的脉冲间隔时间。
发明内容
有鉴于此，本发明旨在至少在一定程度上解决相关技术中的问题之一。为此，本申请的目的在于提供一种测量方法及其装置和存储介质。
本申请实施方式提供一种脉冲间隔时间的测量方法。所述测量方法包括将启动脉冲信号和停止脉冲信号分别输入至两路脉冲整形电路进行预处理，得到预处理后的所述启动脉冲信号和所述停止脉冲信号，其中，所述停止脉冲信号的相邻两个脉冲间隔时间大于或等于5ns，预处理后的所述停止脉冲信号为固定脉冲宽度，所述固定脉冲宽度大于***工作时钟的时钟周期；将预处理后的所述启动脉冲信号和所述停止脉冲信号分别输入对应的预设芯片的进位链中，测量得到所述停止脉冲信号与所述启动脉冲信号之间的时间间隔的第一时间；在将预处理后的所述停止脉冲信号和所述启动脉冲信号输入至预设芯片的进位链中的同时，控制所述***工作时钟发出时钟信号对所述停止脉冲信号和所述启动脉冲信号之间的时钟周期进行计数，确定所述停止脉冲信号与所述启动脉冲信号之间的第二时间；根据所述第一时间和所述第二时间计算得到所述停止脉冲信号与所述启动脉冲信号之间的间隔时间。
如此，本申请的测量方法在将启动脉冲信号和停止脉冲信号进入进位链之前，先通过将启动脉冲信号输入到一路脉冲整形电路和将停止脉冲信号输入到另一路脉冲整形电路进行预处理，从而得到整形为固定脉冲宽度的停止脉冲信号和预处理后的启动脉冲信号，然后把整形过的停止脉冲信号和启动脉冲信号分别输入到预设芯片的进位链中得到停止脉冲信号与启动脉冲信号之间的第一时间，从而实现启动脉冲信号与停止脉冲信号的两个脉冲的间隔时间的测量，能够实现停止脉冲信号中相邻的两个停止脉冲信号的脉冲间隔时间低至5ns时，对停止脉冲信号与启动脉冲信号之间的间隔时间的测量，达到同时兼顾高精度和低精度的脉冲间隔时间的目的。
在某些实施方式中，所述将启动脉冲信号和停止脉冲信号分别输入至两路脉冲整形电路进行预处理，得到预处理后的所述启动脉冲信号和所述停止脉冲信号包括根据所述脉冲整形电路对所述启动脉冲信号进行整形处理，得到预处理后的启动脉冲信号；根据所述脉冲整形电路对所述停止脉冲信号进行整形处理，得到所述固定脉冲宽度的停止脉冲信号。
如此，本申请的测量方法通过将启动脉冲信号和停止脉冲信号分别输入到脉冲整形电路进行脉冲整形，从而得到预处理后的启动脉冲信号和固定脉冲宽度的停止脉冲信号。
在某些实施方式中，所述脉冲整形电路包括第一触发器、多个查找表和第二触发器，所述第一触发器与所述第二触发器之间通过第一路查找表和第二路查找表分别连接，第一路查找表包括级联多级的多个查找表，第二路查找表包括多级的多个查找表。
如此，本申请的脉冲整形电路的第一触发器通过第一路查找表和第二路查找表分别与第二触发器连接，从而实现脉冲整形电路对启动脉冲信号和停止脉冲信号的脉冲整形。
在某些实施方式中，所述根据所述脉冲整形电路对所述停止脉冲信号进行整形处理，得到所述固定脉冲宽度的停止脉冲信号包括将所述停止脉冲信号输入至所述第一触发器中；根据所述第一触发器、所述第一路查找表、所述第二路查找表和第二触发器确定所述停止脉冲信号的固定脉冲宽度。
如此，本申请的测量方法通过将停止脉冲信号输入第一触发器，然后通过第一触发器、第一路查找表、第二路查找表和第二触发器，实现对停止脉冲信号的脉冲整形，从而实现固定脉冲宽度停止脉冲信号。
在某些实施方式中，所述第一路查找表的首个查找表与所述第一触发器的输出引脚连接，所述第一路查找表的末位查找表与所述第二触发器的时钟引脚连接，所述第二路查找表的一端与所述第一触发器的输出引脚连接，所述第二路查找表的另一端与所述第二触发器的复位引脚连接；所述根据所述第一触发器、所述第一路查找表、所述第二路查找表和第二触发器确定所述启动脉冲信号或所述停止脉冲信号的固定脉冲宽度包括将所述第二触发器的时钟引脚的输入路径延时与所述第二触发器的输出引脚到所述第一触发器的复位引脚的路径延时相加，计算得到所述启动脉冲信号或所述停止脉冲信号的固定脉冲宽度。
如此，本申请的测量方法的脉冲整形电路通过级联多级的多个查找表对停止脉冲信号进行延时加上第二触发器的输出引脚到第一触发器的复位引脚的延时，从而得到固定脉冲宽度的停止脉冲信号。
在某些实施方式中，在所述将预处理后的所述启动脉冲信号和所述停止脉冲信号分别输入对应的预设芯片的进位链中，测量得到所述停止脉冲信号与所述启动脉冲信号之间的时间间隔的第一时间之后，所述测量方法包括在将预处理后的所述停止脉冲信号和所述启动脉冲信号输入至预设芯片的进位链中的同时生成第一使能信号，触发时钟信号以控制预设芯片中的第三触发器、第四触发器和可配置模块开始工作，并通过与门控制所述可配置模块输出所述第一使能信号；根据所述第一使能信号控制输出所述进位链计算得到的所述停止脉冲信号与所述启动脉冲信号之间的第一时间。
如此，本申请的测量方法通过第一使能信号控制进位链计算得到的停止脉冲信号与启动脉冲信号之间的第一时间的输出，从而得到第一时间。
在某些实施方式中，所述在将预处理后的所述停止脉冲信号和所述启动脉冲信号输入至预设芯片的进位链中的同时，控制所述***工作时钟发出时钟信号对所述停止脉冲信号和所述启动脉冲信号之间的时钟周期进行计数，确定所述停止脉冲信号与所述启动脉冲信号之间的第二时间包括在将预处理后的所述停止脉冲信号和所述启动脉冲信号输入至预设芯片的进位链中的同时，控制发出时钟信号控制通过第三触发器和第四触发器对所述停止脉冲信号和所述启动脉冲信号之间的时钟周期进行计数，以确定所述停止脉冲信号与所述启动脉冲信号之间的所述时钟周期的数量；根据所述停止脉冲信号与所述启动脉冲信号之间的所述时钟周期的数量和所述时钟周期确定所述停止脉冲信号与所述启动脉冲信号之间的第二时间。
如此，本申请的测量方法通过时钟信号控制第三触发器和第四触发器对停止脉冲信号和启动脉冲信号之间的时钟周期进行计数得到停止脉冲信号和启动脉冲信号之间的时钟周期的数量，并通过将时钟周期的数量与时钟周期相乘来确定第二时间。
在某些实施方式中，所述测量方法包括在将预处理后的所述停止脉冲信号和所述启动脉冲信号输入至预设芯片的进位链中的同时生成第二使能信号，触发所述时钟信号以控制预设芯片中的第三触发器、第四触发器和所述可配置模块开始工作，并通过与门控制所述可配置模块输出所述第二使能信号；根据所述第二使能信号控制输出所述停止脉冲信号与所述启动脉冲信号之间的第二时间。
如此，本申请的测量方法通过第二使能信号控制停止脉冲信号与启动脉冲信号之间的第二时间的输出，从而得到第二时间。
本申请还提供一种脉冲间隔时间的测量装置。所述测量装置包括预处理模块、测量模块、确定模块和计算模块。所述预处理模块用于将启动脉冲信号和停止脉冲信号分别输入至两路脉冲整形电路进行预处理，得到预处理后的所述启动脉冲信号和所述停止脉冲信号，其中，所述停止脉冲信号的相邻两个脉冲间隔时间大于或等于5ns，预处理后的所述停止脉冲信号为固定脉冲宽度，所述固定脉冲宽度大于***工作时钟的时钟周期；所述测量模块用于将预处理后的所述启动脉冲信号和所述停止脉冲信号分别输入对应的预设芯片的进位链中，测量得到所述停止脉冲信号与所述启动脉冲信号之间的时间间隔的第一时间；所述确定模块用于在将预处理后的所述停止脉冲信号和所述启动脉冲信号输入至预设芯片的进位链中的同时，控制所述***工作时钟发出时钟信号对所述停止脉冲信号和所述启动脉冲信号之间的时钟周期进行计数，确定所述停止脉冲信号与所述启动脉冲信号之间的第二时间；所述计算模块用于根据所述第一时间和所述第二时间计算得到所述停止脉冲信号与所述启动脉冲信号之间的间隔时间。
如此，本申请的测量装置在将启动脉冲信号和停止脉冲信号进入进位链之前，先通过将启动脉冲信号输入到一路脉冲整形电路和将停止脉冲信号输入到另一路脉冲整形电路进行预处理，从而得到整形为固定脉冲宽度的停止脉冲信号和预处理后的启动脉冲信号，然后把整形过的停止脉冲信号和启动脉冲信号分别输入到预设芯片的进位链中得到停止脉冲信号与启动脉冲信号之间的第一时间，从而实现启动脉冲信号与停止脉冲信号的两个脉冲的间隔时间的测量，能够实现停止脉冲信号中相邻的两个停止脉冲信号的脉冲间隔时间低至5ns时，对停止脉冲信号与启动脉冲信号之间的间隔时间的测量，达到同时兼顾高精度和低精度的脉冲间隔时间的目的。
本申请还提供一种计算机可读存储介质。所述计算机可读存储介质存储有计算机程序，当所述计算机程序被一个或多个处理器执行时，实现上述实施方式中所述的测量方法。
如此，本申请的计算机可读存储介质在将启动脉冲信号和停止脉冲信号进入进位链之前，先通过将启动脉冲信号输入到一路脉冲整形电路和将停止脉冲信号输入到另一路脉冲整形电路进行预处理，从而得到整形为固定脉冲宽度的停止脉冲信号和预处理后的启动脉冲信号，然后把整形过的停止脉冲信号和启动脉冲信号分别输入到预设芯片的进位链中得到停止脉冲信号与启动脉冲信号之间的第一时间，从而实现启动脉冲信号与停止脉冲信号的两个脉冲的间隔时间的测量，能够实现停止脉冲信号中相邻的两个停止脉冲信号的脉冲间隔时间低至5ns时，对停止脉冲信号与启动脉冲信号之间的间隔时间的测量，达到同时兼顾高精度和低精度的脉冲间隔时间的目的。
附图说明
本申请上述的和/或附加的方面和优点从下面结合附图对实施例的描述中将变得明显和容易理解，其中：
图1是本申请某些实施方式中的测量方法的流程示意图之一；
图2是本申请某些实施方式中的测量装置的结构示意图之二；
图3是本申请某些实施方式中的测量方法的流程示意图之三；
图4是本申请某些实施方式中的测量方法的脉冲整形电路的工作时序图；
图5是本申请某些实施方式中的测量方法的测量时间的原理图；
图6是本申请某些实施方式中的测量方法的流程示意图之四；
图7是本申请某些实施方式中的测量方法的流程示意图之五；
图8是本申请某些实施方式中的测量方法的流程示意图之六；
图9是本申请某些实施方式中的测量方法的流程示意图之七；
图10是本申请某些实施方式中的测量方法的流程示意图之八；
图11是本申请某些实施方式中的测量方法的流程示意图之九；
图12是本申请某些实施方式中的测量方法的流程示意图之十。
具体实施方式
下面详细描述本申请的实施方式，所述实施方式的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施方式是示例性的，仅用于解释本申请，而不能理解为对本申请的限制。
在本申请的描述中，需要理解的是，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个所述特征。在本申请的描述中，“多个”的含义是两个或两个以上，除非另有明确具体地限定。
在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接或可以相互通信；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本申请中的具体含义。
下文的公开提供了许多不同的实施方式或例子用来实现本申请的不同结构。为了简化本申请的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本申请。此外，本申请可以在不同例子中重复参考数字和/或参考字母，这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施方式和/或设置之间的关系。
下面详细描述本申请的实施方式，所述实施方式的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施方式是示例性的，仅用于解释本申请，而不能理解为对本申请的限制。
请参阅图1至图5，本申请提供一种脉冲间隔时间的测量方法。测量方法包括：
01：将启动脉冲信号和停止脉冲信号分别输入至两路脉冲整形电路30进行预处理，得到预处理后的启动脉冲信号和停止脉冲信号，其中，停止脉冲信号的相邻两个脉冲间隔时间大于或等于5ns，预处理后的所述停止脉冲信号为固定脉冲宽度，固定脉冲宽度大于***工作时钟的时钟周期。
02：将预处理后的启动脉冲信号和停止脉冲信号分别输入对应的预设芯片40的进位链MUXCY中，测量得到停止脉冲信号与启动脉冲信号之间的时间间隔的第一时间；
03：在将预处理后的停止脉冲信号和启动脉冲信号输入至预设芯片40的进位链MUXCY中的同时，控制***工作时钟发出时钟信号对停止脉冲信号和启动脉冲信号之间的时钟周期进行计数，确定停止脉冲信号与启动脉冲信号之间的第二时间；
04：根据第一时间和第二时间计算得到停止脉冲信号与启动脉冲信号之间的间隔时间。
请参阅图2，本申请还提供一种测量装置10。测量装置10包括预处理模块11、测量模块12、确定模块13和计算模块14。
步骤01可以由预处理模块11实现，步骤02可以由测量模块12实现，步骤03可以由确定模块13实现，步骤04可以由计算模块14实现。也即是，预处理模块11用于将启动脉冲信号和停止脉冲信号分别输入至两路脉冲整形电路30进行预处理，得到预处理后的启动脉冲信号和停止脉冲信号。测量模块12用于将预处理后的启动脉冲信号和停止脉冲信号分别输入对应的预设芯片40的进位链中，测量得到停止脉冲信号与启动脉冲信号之间的时间间隔的第一时间。确定模块13用于在将预处理后的停止脉冲信号和启动脉冲信号输入至预设芯片40的进位链中的同时，控制***工作时钟发出时钟信号对停止脉冲信号和启动脉冲信号之间的时钟周期进行计数，确定停止脉冲信号与启动脉冲信号之间的第二时间。计算模块14用于根据第一时间和第二时间计算得到停止脉冲信号与启动脉冲信号之间的间隔时间。
可以理解地，由于脉冲整形电路30对启动脉冲信号和停止脉冲信号的脉冲整形原理相同，所以本申请仅画出一路脉冲整形电路30进行说明，脉冲整形电路30如图3所示。其中，可以将启动脉冲信号输入至两路脉冲整形电路30的其中一路脉冲整形电路30，停止脉冲信号输入另一路脉冲整形电路30，以得到预处理后的启动脉冲信号和固定脉冲宽度的停止脉冲信号。
具体地，请参阅图3，Sgn in可以表示启动脉冲信号，也可以表示停止脉冲信号。以Sgn in表示停止脉冲信号为例，首先将Sgn in通过第一触发器DFF1的时钟引脚C输入到脉冲整形电路30中，并通过脉冲整形电路30对Sgn in进行脉冲整形，以得到固定脉冲宽度的停止脉冲信号，即如图4中所示的pluse的脉冲波形。
请结合图4，C0表示第一触发器DFF1的时钟引脚C的脉冲波形，Q0表示第一触发器DFF1的输出引脚Q的脉冲波形，clr0表示第一触发器DFF1的复位引脚clr的脉冲波形，C1表示第二触发器DFF2的时钟引脚C的脉冲波形，Q1表示第二触发器DFF2的输出引脚Q的脉冲波形，clr1表示第二触发器DFF2的复位引脚clr的脉冲波形，pluse表示经过预处理后得到的固定脉冲宽度的停止脉冲信号的脉冲波形。
其中，Sgn in通过第一触发器DFF1的时钟引脚C输入到脉冲整形电路30中，如图4可以看出，无论输入的Sgn in的脉冲宽度为多宽，经过预处理后得到的pluse的脉冲宽度都是固定的，即经过预处理后得到的启动脉冲信号或停止脉冲信号的脉冲宽度是固定的。另外，time表示***工作时钟的时钟周期的脉冲波形，从图4中可以看出，pluse的脉冲宽度大于time的时钟周期，即启动脉冲信号或停止脉冲信号的固定脉冲宽度大于***工作时钟的时钟周期。
然后，将得到的预处理后的启动脉冲信号和固定脉冲宽度的停止脉冲信号分别输入到对应的预设芯片40的进位链MUXCY中，并同时控制***工作时钟发出时钟信号clk（如图3所示），以通过进位链MUXCY分别对输入的固定脉冲宽度的启动脉冲信号和停止脉冲信号进行测量，从而得到停止脉冲信号与启动脉冲信号之间的时间间隔的第一时间，第一时间也可以称为细时间。
请参阅图5，第一时间t1和第一时间t2均小于一个***工作时钟的时钟周期Tc，Tc为2ns，即第一时间t1和第一时间t2的范围为[0,2ns），因此，将停止脉冲信号的固定脉冲宽度设置为大于***工作时钟的时钟周期，例如固定脉冲宽度设置为2.2ns，这可以保证相邻两个脉冲间隔时间为5ns的停止脉冲信号与启动脉冲信号之间的时间间隔的第一时间t1和第一时间t2能够被准确地计算出。
此外，在将预处理后的停止脉冲信号和启动脉冲信号输入至预设芯片40的进位链MUXCY中的同时，控制***工作时钟发出时钟信号对停止脉冲信号和启动脉冲信号之间的时钟周期进行计数，确定停止脉冲信号与启动脉冲信号之间的第二时间。也即是，通过***工作时钟对停止脉冲信号和启动脉冲信号之间的时钟周期进行计数，从而确定停止脉冲信号与启动脉冲信号之间的第二时间（如图5所示的NTc），第二时间也可以称为粗时间。
最后，通过将第一时间t1减去第一时间t2，再与第二时间NTc进行相加，从而得到停止脉冲信号与启动脉冲信号之间的间隔时间（如图5所示的Ti）。
如此，本申请的测量方法在将启动脉冲信号和停止脉冲信号进入进位链MUXCY之前，先通过将启动脉冲信号输入到一路脉冲整形电路30和将停止脉冲信号输入到另一路脉冲整形电路30进行预处理，从而得到整形为固定脉冲宽度的停止脉冲信号和预处理后的启动脉冲信号，然后把整形过的停止脉冲信号和整形过的启动脉冲信号输入到预设芯片40的进位链MUXCY中得到停止脉冲信号与启动脉冲信号之间的第一时间，从而实现启动脉冲信号与停止脉冲信号的两个脉冲的间隔时间的测量，能够实现停止脉冲信号中相邻的两个停止脉冲信号的脉冲间隔时间低至5ns时，对停止脉冲信号与启动脉冲信号之间的间隔时间的测量，达到同时兼顾高精度和低精度的脉冲间隔时间的目的。
请参阅图6，在某些实施方式中，步骤01包括：
011：根据脉冲整形电路30对启动脉冲信号进行整形处理，得到预处理后的启动脉冲信号；
012：根据脉冲整形电路30对停止脉冲信号进行整形处理，得到固定脉冲宽度的停止脉冲信号。
请结合图2，步骤011和步骤012可以由预处理模块11实现。也即是，预处理模块11用于根据脉冲整形电路30对启动脉冲信号进行整形处理，得到预处理后的启动脉冲信号；根据脉冲整形电路30对停止脉冲信号进行整形处理，得到固定脉冲宽度的停止脉冲信号。
其中，如图3所示，脉冲整形电路30包括第一触发器DFF1、多个查找表LUT和第二触发器DFF2。需要说明的是，进位链MUXCY可以为上百个，图3中只是示意性地画出。多个查找表LUT中的每个查找表LUT均可以延时0.3ns。例如，由于相邻两个可配置模块CLB之间的延时大约为300ps，因此，本申请在脉冲整形电路30中，可以将单独的一个查找表LUT设置在单独的一个可配置模块CLB中。
具体地，通过将启动脉冲信号输入到第一触发器DFF1的时钟引脚C，然后通过第一触发器DFF1的输出引脚Q将启动脉冲信号输入到多个查找表LUT，通过多个查找表LUT和第二触发器DFF2对启动脉冲信号进行整形处理，最后通过第二触发器DFF2的输出引脚Q将整形处理后的启动脉冲信号输出到第一触发器DFF1的复位引脚clr，从而得到预处理后的启动脉冲信号。
通过将停止脉冲信号输入到第一触发器DFF1的时钟引脚C，然后通过第一触发器DFF1的输出引脚Q将停止脉冲信号输入到多个查找表LUT，通过多个查找表LUT和第二触发器DFF2对停止脉冲信号进行整形处理，最后通过第二触发器DFF2的输出引脚Q将整形处理后的停止脉冲信号输出到第一触发器DFF1的复位引脚clr，从而得到固定脉冲宽度的停止脉冲信号。
如此，本申请的测量方法通过将启动脉冲信号和停止脉冲信号分别输入到脉冲整形电路30进行脉冲整形，从而得到预处理后的启动脉冲信号和固定脉冲宽度的停止脉冲信号。
进一步地，在某些实施方式中，如图3所示，脉冲整形电路30包括第一触发器DFF1、多个查找表LUT和第二触发器DFF2，第一触发器DFF1与第二触发器DFF2之间通过第一路查找表LUT1和第二路查找表LUT2分别连接，第一路查找表LUT1包括级联多级的多个查找表LUT，第二路查找表LUT2包括多级的多个查找表LUT。
其中，如图3所示，第一路查找表LUT1包括级联多级的7个查找表LUT，第二路查找表LUT2包括级联多级的4个查找表LUT。可以理解的是，由于每个查找表LUT可以延时大约0.3ns，即当启动脉冲信号或停止脉冲信号经过第一路查找表LUT1后，可以实现对启动脉冲信号或停止脉冲信号延时大约2.1ns。
具体地，第一触发器DFF1的输出引脚Q分别与第一路查找表LUT1的输入引脚I0（级联多级的多个查找表LUT）和第二路查找表LUT2的输入引脚I0连接，第一路查找表LUT1的输出引脚O与第二触发器DFF2的时钟引脚C连接，第二路查找表LUT1的输出引脚O与第二触发器DFF2的复位引脚clr连接，第二触发器DFF2的输出引脚Q与第一触发器DFF1的复位引脚clr连接。
当启动脉冲信号或者停止脉冲信号输入到脉冲整形脉冲电路30的第一路查找表LUT1再通过第一路查找表LUT1输入给第二触发器DFF2，并通过第二触发器DFF2输出给第一触发器DFF1后可以使启动脉冲信号和停止脉冲信号的固定脉冲宽度大约2.2ns。
如此，本申请的脉冲整形电路30的第一触发器DFF1通过第一路查找表LUT1和第二路查找表LUT2分别与第二触发器DFF2连接，从而实现脉冲整形电路30对停止脉冲信号的脉冲整形。
另外，当Sgn in输入停止脉冲信号时，第二触发器DFF2的输出引脚Q输出信号“1”，停止脉冲信号经过第一路查找表LUT1后到达第二触发器DFF2变为固定脉冲宽度的停止脉冲信号，此时第二触发器DFF2的输出引脚Q输出信号“1”，并将固定脉冲宽度的停止脉冲信号输出至第一触发器DFF1的复位引脚clr，使得第一触发器DFF1进行复位，恢复到初始状态。此时第一触发器DFF1的输出引脚Q输出信号“0”及输出固定脉冲宽度的停止脉冲信号至进位链MUXCY中。
当第一触发器DFF1复位恢复到初始状态时，第一触发器DFF1的输出引脚Q输出信号“0”，向第二路查找表LUT2输出信号“0”，并经过设置在第二路查找表LUT2的4个查找表LUT进行延时并通过末位查找表LUT进行取反，将信号“0”转换为信号“1”，使得第二触发器DFF2复位恢复到初始状态。其中，4个查找表LUT的延时时间可以为1.2ns、1.25ns或其他数值。需要说明的是，第二路查找表LUT2的延时小于第一路查找表LUT1的延时。如此，通过第二回路查找表LUT2实现在第二触发器DFF2复位时延时后再进行复位，从而提升第二触发器DFF2的输入引脚到第一触发器DFF1的复位引脚的稳定性。
请参阅图7，在某些实施方式中，步骤01包括：
013：将停止脉冲信号输入至第一触发器DFF1中；
014：根据第一触发器DFF1、第一路查找表LUT1、第二路查找表LUT2和第二触发器DFF2确定停止脉冲信号的固定脉冲宽度。
请结合图2，步骤013和步骤014可以由预处理模块11实现。也即是，预处理模块11用于将停止脉冲信号输入至第一触发器DFF1中；根据第一触发器DFF1、第一路查找表LUT1、第二路查找表LUT2和第二触发器DFF2确定停止脉冲信号的固定脉冲宽度。
例如，如图3所示，首先将停止脉冲信号从第一触发器DFF1的时钟引脚C输入，然后通过第一触发器DFF1的输出引脚Q将停止脉冲信号分别输出到第一路查找表LUT1的输入引脚I0和第二路查找表LUT2的输入引脚I0，再然后通过第一路查找表LUT1的输出引脚O将停止脉冲信号输出至第二触发器DFF2的时钟引脚C，最后通过第二触发器DFF2的输出引脚Q将停止脉冲信号输出至第一触发器DFF1的复位引脚clr，从而确定停止脉冲信号的固定脉冲宽度。
如此，本申请的脉冲整形电路30通过将停止脉冲信号输入第一触发器DFF1，然后通过第一触发器DFF1、第一路查找表LUT1、第二路查找表LUT2和第二触发器DFF2实现对停止脉冲信号的脉冲整形，从而实现固定脉冲宽度可以为大约2.2ns的停止脉冲信号。
请参阅图8，在某些实施方式中，步骤014包括：
0141：将第二触发器DFF2的时钟引脚C的输入路径延时与第二触发器DFF2的输出引脚Q到第一触发器DFF1的复位引脚clr的路径延时相加，计算得到启动脉冲信号或停止脉冲信号的固定脉冲宽度。
请结合图2，步骤0141可以由计算模块14实现。也即是，计算模块14用于将第二触发器DFF2的时钟引脚C的输入路径延时与第二触发器DFF2的输出引脚Q到第一触发器DFF1的复位引脚clr的路径延时相加，计算得到启动脉冲信号或停止脉冲信号的固定脉冲宽度。
其中，请结合图3，第一路查找表LUT1的首个查找表LUT与第一触发器DFF1的输出引脚Q连接，第一路查找表LUT1的末位查找表LUT与第二触发器DFF2的时钟引脚C连接，第二路查找表LUT2的一端与第一触发器DFF1的输出引脚Q连接，第二路查找表LUT2的另一端与第二触发器DFF2的复位引脚clr连接。
例如，如图3所示，以输入第一触发器DFF1的信号为停止脉冲信号为例，停止脉冲信号的固定脉冲宽度等于停止脉冲信号从第一触发器DFF1的输出引脚Q经过第一路查找表LUT1的多个查找表LUT到第二触发器DFF2的时钟引脚C的路径延时加上停止脉冲信号从第二触发器DFF2的输出引脚Q输入至第一触发器DFF1的复位引脚clr的路径延时。如停止脉冲信号从第一触发器DFF1的输出引脚Q经过第一路查找表LUT1的多个查找表LUT到第二触发器DFF2的时钟引脚C的路径延时大约为2.1ns，停止脉冲信号从第二触发器DFF2的输出引脚Q输入至第一触发器DFF1的复位引脚clr的路径延时大约为0.1ns，则停止脉冲信号的固定脉冲宽度大约为2.2ns。
如此，本申请的测量方法的脉冲整形电路30通过级联多级的多个查找表LUT对停止脉冲信号进行延时加上第二触发器DFF2的输出引脚Q到第一触发器DFF1的复位引脚clr的延时，从而得到固定脉冲宽度的停止脉冲信号。
请参阅图9，在某些实施方式中，在将预处理后的启动脉冲信号和停止脉冲信号分别输入对应的预设芯片40的进位链MUXCY中，测量得到停止脉冲信号与启动脉冲信号之间的时间间隔的第一时间之后，测量方法包括：
05：在将预处理后的停止脉冲信号和启动脉冲信号输入至预设芯片40的进位链MUXCY中的同时生成第一使能信号coarse count en，触发时钟信号以控制预设芯片40中的第三触发器、第四触发器和可配置模块开始工作，并通过与门控制可配置模块输出第一使能信号coarse count en；
06：根据第一使能信号coarse count en控制输出进位链MUXCY计算得到的停止脉冲信号与启动脉冲信号之间的第一时间。
请结合图2，步骤05和步骤06可以由确定模块13实现。也即是，确定模块13用于在将预处理后的停止脉冲信号和启动脉冲信号输入至预设芯片40的进位链MUXCY中的同时生成第一使能信号coarse count en，触发时钟信号以控制预设芯片40中的第三触发器DFF3、第四触发器DFF4和可配置模块50开始工作，并通过与门AND控制可配置模块50输出第一使能信号coarse count en；根据第一使能信号coarse count en控制输出进位链MUXCY计算得到的停止脉冲信号与启动脉冲信号之间的第一时间。
其中，如图3所示预设芯片40的进位链MUXCY可以为多个，多个进位链MUXCY通过逐级串联的方式设置在预设芯片40中。第三触发器DFF3的输入引脚D与首位进位链MUXCY的输出引脚O连接，第三触发器DFF3的输出引脚Q分别与第四触发器DFF4的输入引脚D和与门AND的第一输入引脚I0连接，第四触发器DFF4的输出引脚Q和与门 AND的第二输入引脚I1连接，与门AND的输出引脚O与可配置模块50连接。可配置模块50包括第五触发器DFF5和第六触发器DFF6，与门AND的输出引脚O分别与第五触发器DFF5的输入引脚D和第六触发器DFF6的输入引脚D连接。第五触发器DFF5用于输出第一使能信号coarse count en。第六触发器DFF6用于输出第二使能信号adder en。
具体地，当停止脉冲信号和启动脉冲信号经过脉冲整形电路30预处理得到固定脉冲宽度的停止脉冲信号和预处理后的启动脉冲信号的情况下，通过第一触发器DFF1的输出引脚Q将固定脉冲宽度的停止脉冲信号和预处理后的启动脉冲信号输入至预设芯片40的进位链MUXCY，并生成第一使能信号coarse count en通过首位进位链MUXCY的输出引脚O输出至第三触发器DFF3，此时触发时钟信号，以控制第三触发器DFF3、第四触发器DFF4和可配置模块50开始工作，并通过与门AND控制可配置模块50的第五触发器DFF5输出第一使能信号coarse count en。然后通过可配置模块50的第五触发器DFF5输出第一使能信号coarsecount en控制进位链MUXCY输出计算得到的停止脉冲信号与启动脉冲信号之间的第一时间。
如此，本申请的测量方法通过第一使能信号coarse count en控制进位链MUXCY计算得到的停止脉冲信号与启动脉冲信号之间的第一时间的输出，从而得到第一时间。
请参阅图10，在某些实施方式中，步骤03包括：
031：在将预处理后的停止脉冲信号和启动脉冲信号输入至预设芯片40的进位链MUXCY中的同时，控制发出时钟信号clk控制通过第三触发器DFF3和第四触发器DFF4对停止脉冲信号和启动脉冲信号之间的时钟周期进行计数，以确定停止脉冲信号与启动脉冲信号之间的时钟周期的数量；
032：根据停止脉冲信号与启动脉冲信号之间的时钟周期的数量和时钟周期确定停止脉冲信号与启动脉冲信号之间的第二时间。
请结合图2，步骤031和步骤032可以由确定模块13实现。也即是，确定模块13用于在将预处理后的停止脉冲信号和启动脉冲信号输入至预设芯片40的进位链MUXCY中的同时，控制发出时钟信号clk控制通过第三触发器DFF3和第四触发器DFF4对停止脉冲信号和启动脉冲信号之间的时钟周期进行计数，以确定停止脉冲信号与启动脉冲信号之间的时钟周期的数量；根据停止脉冲信号与启动脉冲信号之间的时钟周期的数量和时钟周期确定停止脉冲信号与启动脉冲信号之间的第二时间。
具体地，当停止脉冲信号和启动脉冲信号经过脉冲整形电路30预处理得到固定脉冲宽度的停止脉冲信号和预处理后的启动脉冲信号的情况下，通过第一触发器DFF1的输出引脚Q将固定脉冲宽度的停止脉冲信号和预处理后的启动脉冲信号输入至进位链MUXCY中的同时，发出时钟信号clk并通过第三触发器DFF3的时钟引脚输入，以控制第三触发器DFF3和第四触发器DFF4对停止脉冲信号和启动脉冲信号之间的时钟周期进行计数，从而确定停止脉冲信号与启动脉冲信号之间的时钟周期的数量。然后通过将停止脉冲信号与启动脉冲信号之间的时钟周期的数量与时钟周期相乘，得到停止脉冲信号与启动脉冲信号之间的第二时间。
如此，本申请的测量方法通过时钟信号clk控制第三触发器DFF3和第四触发器DFF4对停止脉冲信号和启动脉冲信号之间的时钟周期进行计数得到停止脉冲信号和启动脉冲信号之间的时钟周期的数量，并通过将时钟周期的数量与时钟周期相乘来确定第二时间。
请参阅图11，在某些实施方式中，测量方法包括：
07：在将预处理后的停止脉冲信号和启动脉冲信号输入至预设芯片40的进位链MUXCY中的同时生成第二使能信号adder en，触发时钟信号clk以控制预设芯片40中的第三触发器DFF3、第四触发器DFF4和可配置模块50开始工作，并通过与门AND控制可配置模块50输出第二使能信号adder en；
08：根据第二使能信号adder en控制输出停止脉冲信号与启动脉冲信号之间的第二时间。
请结合图2，步骤07和步骤08可以由确定模块13实现。也即是，确定模块13用于在将预处理后的停止脉冲信号和启动脉冲信号输入至预设芯片40的进位链MUXCY中的同时生成第二使能信号adder en，触发时钟信号clk以控制预设芯片40中的第三触发器DFF3、第四触发器DFF4和可配置模块50开始工作，并通过与门AND控制可配置模块50输出第二使能信号adder en；根据第二使能信号adder en控制输出停止脉冲信号与启动脉冲信号之间的第二时间。
具体地，当停止脉冲信号和启动脉冲信号经过脉冲整形电路30预处理得到固定脉冲宽度的停止脉冲信号和预处理后的启动脉冲信号的情况下，通过第一触发器DFF1的输出引脚Q将固定脉冲宽度的停止脉冲信号和预处理后的启动脉冲信号输入至预设芯片40的进位链MUXCY，并生成第二使能信号adder en通过首位进位链MUXCY的输出引脚O输出至第三触发器DFF3，此时触发时钟信号clk，以控制第三触发器DFF3、第四触发器DFF4和可配置模块50开始工作，并通过与门AND控制可配置模块50的第六触发器DFF6输出第二使能信号adder en。然后根据可配置模块50的第六触发器DFF6输出的第二使能信号adder en控制停止脉冲信号与启动脉冲信号之间的第二时间的输出。
如此，本申请的测量方法通过第二使能信号adder en控制停止脉冲信号与启动脉冲信号之间的第二时间的输出，从而得到第二时间。
请参阅图12，在某些实施方式中，步骤04包括：
041：将第二时间和第一时间相加得到停止脉冲信号与启动脉冲信号之间的间隔时间。
请结合图2，步骤041可以由计算模块14实现。也即是，计算模块14用于将第二时间和第一时间相加得到停止脉冲信号与启动脉冲信号之间的间隔时间。
例如，结合图5，停止脉冲信号与启动脉冲信号之间的间隔时间等于第二时间（如图5的NTc）加上第一时间（如图5所示的t1和t2），即Ti=NTc+t1-t2。
如此，本申请的测量方法通过将第一时间和第二时间进行相加，从而得到停止脉冲信号与启动脉冲信号之间的时间间隔。
本申请实施方式中的测量装置10与上述实施方式描述一致，在此不再赘述。
如此，本申请的测量装置10在将启动脉冲信号和停止脉冲信号进入进位链MUXCY之前，先通过将启动脉冲信号输入到一路脉冲整形电路30和将停止脉冲信号输入到另一路根据脉冲整形电路30进行预处理，从而得到整形为固定脉冲宽度的停止脉冲信号和预处理后的启动脉冲信号，然后把整形过的停止脉冲信号和整形过的启动脉冲信号输入到预设芯片40的进位链MUXCY中得到停止脉冲信号与启动脉冲信号之间的第一时间，从而实现启动脉冲信号与停止脉冲信号的两个脉冲的间隔时间的测量，能够实现停止脉冲信号中相邻的两个停止脉冲信号的脉冲间隔时间低至5ns时，对停止脉冲信号与启动脉冲信号之间的间隔时间的测量，达到同时兼顾高精度和低精度的脉冲间隔时间的目的。
本申请还提供一种计算机可读存储介质。计算机可读存储介质存储有计算机程序，当计算机程序被一个或多个处理器执行时，实现上述实施方式中的测量方法，为了简洁，在此不再赘述。
如此，本申请的计算机可读存储介质在将启动脉冲信号和停止脉冲信号进入进位链MUXCY之前，先通过将启动脉冲信号输入到一路脉冲整形电路30和将停止脉冲信号输入到另一路根据脉冲整形电路30进行预处理，从而得到整形为固定脉冲宽度的停止脉冲信号和预处理后的启动脉冲信号，然后把整形过的停止脉冲信号和整形过的启动脉冲信号输入到预设芯片40的进位链MUXCY中得到停止脉冲信号与启动脉冲信号之间的第一时间，从而得到整形为固定脉冲宽度的停止脉冲信号和预处理后的启动脉冲信号，然后把整形过的停止脉冲信号和整形过的启动脉冲信号输入到预设芯片40的进位链MUXCY中得到停止脉冲信号与启动脉冲信号之间的第一时间，从而实现启动脉冲信号与停止脉冲信号的两个脉冲的间隔时间的测量，能够实现停止脉冲信号中相邻的两个停止脉冲信号的脉冲间隔时间低至5ns时，对停止脉冲信号与启动脉冲信号之间的间隔时间的测量，达到同时兼顾高精度和低精度的脉冲间隔时间的目的。
以上实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对本申请专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种脉冲间隔时间的测量方法，其特征在于，包括：
将启动脉冲信号和停止脉冲信号分别输入至两路脉冲整形电路进行预处理，得到预处理后的所述启动脉冲信号和所述停止脉冲信号，其中，所述停止脉冲信号的相邻两个脉冲间隔时间大于或等于5ns，预处理后的所述停止脉冲信号为固定脉冲宽度，所述固定脉冲宽度大于***工作时钟的时钟周期；
将预处理后的所述启动脉冲信号和所述停止脉冲信号分别输入对应的预设芯片的进位链中，测量得到所述停止脉冲信号与所述启动脉冲信号之间的时间间隔的第一时间；
在将预处理后的所述停止脉冲信号和所述启动脉冲信号输入至预设芯片的进位链中的同时，控制所述***工作时钟发出时钟信号对所述停止脉冲信号和所述启动脉冲信号之间的时钟周期进行计数，确定所述停止脉冲信号与所述启动脉冲信号之间的第二时间；
根据所述第一时间和所述第二时间计算得到所述停止脉冲信号与所述启动脉冲信号之间的间隔时间。
2. 根据权利要求1所述脉冲间隔时间的测量方法，其特征在于，所述将启动脉冲信号和停止脉冲信号分别输入至两路脉冲整形电路进行预处理，得到预处理后的所述启动脉冲信号和所述停止脉冲信号包括：
根据所述脉冲整形电路对所述启动脉冲信号进行整形处理，得到预处理后的所述启动脉冲信号；和
根据所述脉冲整形电路对所述停止脉冲信号进行整形处理，得到所述固定脉冲宽度的停止脉冲信号。
3.根据权利要求2所述脉冲间隔时间的测量方法，其特征在于，所述脉冲整形电路包括第一触发器、多个查找表和第二触发器，所述第一触发器与所述第二触发器之间通过第一路查找表和第二路查找表分别连接，第一路查找表包括级联多级的多个查找表，第二路查找表包括级联多级的多个查找表。
4.根据权利要求3所述脉冲间隔时间的测量方法，其特征在于，所述根据所述脉冲整形电路对所述停止脉冲信号进行整形处理，得到所述固定脉冲宽度的停止脉冲信号包括：
将所述停止脉冲信号输入至所述第一触发器中；
根据所述第一触发器、所述第一路查找表、所述第二路查找表和第二触发器确定所述停止脉冲信号的固定脉冲宽度。
5.根据权利要求4所述脉冲间隔时间的测量方法，其特征在于，所述第一路查找表的首个查找表与所述第一触发器的输出引脚连接，所述第一路查找表的末位查找表与所述第二触发器的时钟引脚连接，所述第二路查找表的一端与所述第一触发器的输出引脚连接，所述第二路查找表的另一端与所述第二触发器的复位引脚连接；
所述根据所述第一触发器、所述第一路查找表、所述第二路查找表和第二触发器确定所述停止脉冲信号的固定脉冲宽度包括：
将所述第二触发器的时钟引脚的输入路径延时与所述第二触发器的输出引脚到所述第一触发器的复位引脚的路径延时相加，计算得到所述停止脉冲信号的固定脉冲宽度。
6.根据权利要求1所述脉冲间隔时间的测量方法，其特征在于，在所述将预处理后的所述启动脉冲信号和所述停止脉冲信号分别输入对应的预设芯片的进位链中，测量得到所述停止脉冲信号与所述启动脉冲信号之间的时间间隔的第一时间之后，所述测量方法包括：
在将预处理后的所述停止脉冲信号和所述启动脉冲信号输入至预设芯片的进位链中的同时生成第一使能信号，触发时钟信号以控制预设芯片中的第三触发器、第四触发器和可配置模块开始工作，并通过与门控制所述可配置模块输出所述第一使能信号；
根据所述第一使能信号控制输出所述进位链计算得到的所述停止脉冲信号与所述启动脉冲信号之间的第一时间。
7.根据权利要求6所述脉冲间隔时间的测量方法，其特征在于，所述在将预处理后的所述停止脉冲信号和所述启动脉冲信号输入至预设芯片的进位链中的同时，控制所述***工作时钟发出时钟信号对所述停止脉冲信号和所述启动脉冲信号之间的时钟周期进行计数，确定所述停止脉冲信号与所述启动脉冲信号之间的第二时间，包括：
在将预处理后的所述停止脉冲信号和所述启动脉冲信号输入至预设芯片的进位链中的同时，控制发出时钟信号控制通过第三触发器和第四触发器对所述停止脉冲信号和所述启动脉冲信号之间的时钟周期进行计数，以确定所述停止脉冲信号与所述启动脉冲信号之间的所述时钟周期的数量；
根据所述停止脉冲信号与所述启动脉冲信号之间的所述时钟周期的数量和所述时钟周期确定所述停止脉冲信号与所述启动脉冲信号之间的第二时间。
8.根据权利要求7所述脉冲间隔时间的测量方法，其特征在于，所述脉冲间隔时间的测量方法包括：
在将预处理后的所述停止脉冲信号和所述启动脉冲信号输入至预设芯片的进位链中的同时生成第二使能信号，触发所述时钟信号以控制预设芯片中的第三触发器、第四触发器和所述可配置模块开始工作，并通过与门控制所述可配置模块输出所述第二使能信号；
根据所述第二使能信号控制输出所述停止脉冲信号与所述启动脉冲信号之间的第二时间。
9.一种脉冲间隔时间的测量装置，其特征在于，包括：
预处理模块，用于将启动脉冲信号和停止脉冲信号分别输入至两路脉冲整形电路进行预处理，得到预处理后的所述启动脉冲信号和所述停止脉冲信号，其中，所述停止脉冲信号的相邻两个脉冲间隔时间大于或等于5ns，预处理后的所述停止脉冲信号为固定脉冲宽度，所述固定脉冲宽度大于***工作时钟的时钟周期；
测量模块，用于将预处理后的所述启动脉冲信号和所述停止脉冲信号分别输入对应的预设芯片的进位链中，测量得到所述停止脉冲信号与所述启动脉冲信号之间的时间间隔的第一时间；
确定模块，用于在将预处理后的所述停止脉冲信号和所述启动脉冲信号输入至预设芯片的进位链中的同时，控制所述***工作时钟发出时钟信号对所述停止脉冲信号和所述启动脉冲信号之间的时钟周期进行计数，确定所述停止脉冲信号与所述启动脉冲信号之间的第二时间；
计算模块，用于根据所述第一时间和所述第二时间计算得到所述停止脉冲信号与所述启动脉冲信号之间的间隔时间。
10.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质存储有计算机程序，当所述计算机程序被一个或多个处理器执行时，实现如权利要求1-8任一项所述脉冲间隔时间的测量方法。
CN202310371584.2A 2023-04-10 2023-04-10 测量方法及其装置和存储介质 Active CN116087628B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310371584.2A CN116087628B (zh) 2023-04-10 2023-04-10 测量方法及其装置和存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310371584.2A CN116087628B (zh) 2023-04-10 2023-04-10 测量方法及其装置和存储介质

Publications (2)

Publication Number Publication Date
CN116087628A true CN116087628A (zh) 2023-05-09
CN116087628B CN116087628B (zh) 2023-07-04

Family

ID=86210561

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310371584.2A Active CN116087628B (zh) 2023-04-10 2023-04-10 测量方法及其装置和存储介质

Country Status (1)

Country Link
CN (1) CN116087628B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117538622A (zh) * 2024-01-08 2024-02-09 湖南进芯电子科技有限公司 脉冲宽度测量电路和脉冲宽度测量方法

Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SU744334A1 (ru) * 1977-11-24 1980-06-30 Предприятие П/Я А-1845 Осциллографический измеритель параметров периодических импульсов
CN101034120A (zh) * 2007-03-09 2007-09-12 中国科学院上海光学精密机械研究所 脉冲形状的测量装置及测量方法
CN101174833A (zh) * 2007-11-29 2008-05-07 中国人民解放军国防科学技术大学 精确时间测量的方法及测量电路
CN101179263A (zh) * 2007-11-29 2008-05-14 江南大学 数字式脉冲固定超前时间移相电路
CN101183244A (zh) * 2007-11-29 2008-05-21 中国人民解放军国防科学技术大学 精确触发信号产生方法及产生电路
CN102882527A (zh) * 2011-07-11 2013-01-16 山东欧龙电子科技有限公司 时间数字转换器及时间数字转换方法
CN103278248A (zh) * 2012-12-30 2013-09-04 安徽问天量子科技股份有限公司 单光子探测器死时间控制装置
CN103297054A (zh) * 2013-04-27 2013-09-11 江西三川水表股份有限公司 环形时间数字转换器及其方法
US9491012B1 (en) * 2015-06-19 2016-11-08 Texas Instruments Incorporated Direct over-sampled pulse shaping circuit with flip flops and LUT
CN107643674A (zh) * 2016-07-20 2018-01-30 南京理工大学 一种基于FPGA进位链的Vernier型TDC电路
CN107819456A (zh) * 2016-09-13 2018-03-20 南京理工大学 一种基于fpga进位链的高精度延时产生器
JP3215994U (ja) * 2018-02-15 2018-04-26 耕作 嶋田 距離測定装置
US20210044299A1 (en) * 2018-03-30 2021-02-11 Apple Inc. Method and apparatus for stochastic ring oscillator time-to-digital converter with interleaved loop counters
CN114301433A (zh) * 2020-10-08 2022-04-08 塞莫费雪科学（不来梅）有限公司 脉冲整形电路
CN115580275A (zh) * 2022-12-08 2023-01-06 国仪量子(合肥)技术有限公司 高精度脉冲信号产生装置、fpga芯片和信号处理设备
CN218648884U (zh) * 2022-12-01 2023-03-17 思特威(上海)电子科技股份有限公司 信号处理装置

Patent Citations (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SU744334A1 (ru) * 1977-11-24 1980-06-30 Предприятие П/Я А-1845 Осциллографический измеритель параметров периодических импульсов
CN101034120A (zh) * 2007-03-09 2007-09-12 中国科学院上海光学精密机械研究所 脉冲形状的测量装置及测量方法
CN101174833A (zh) * 2007-11-29 2008-05-07 中国人民解放军国防科学技术大学 精确时间测量的方法及测量电路
CN101179263A (zh) * 2007-11-29 2008-05-14 江南大学 数字式脉冲固定超前时间移相电路
CN101183244A (zh) * 2007-11-29 2008-05-21 中国人民解放军国防科学技术大学 精确触发信号产生方法及产生电路
CN102882527A (zh) * 2011-07-11 2013-01-16 山东欧龙电子科技有限公司 时间数字转换器及时间数字转换方法
CN103278248A (zh) * 2012-12-30 2013-09-04 安徽问天量子科技股份有限公司 单光子探测器死时间控制装置
US20160132024A1 (en) * 2013-04-27 2016-05-12 Jiangxi Sanchuan Water Meter Co. Ltd. Annular time-to-digital converter and method thereof
CN103297054A (zh) * 2013-04-27 2013-09-11 江西三川水表股份有限公司 环形时间数字转换器及其方法
US9491012B1 (en) * 2015-06-19 2016-11-08 Texas Instruments Incorporated Direct over-sampled pulse shaping circuit with flip flops and LUT
CN107643674A (zh) * 2016-07-20 2018-01-30 南京理工大学 一种基于FPGA进位链的Vernier型TDC电路
CN107819456A (zh) * 2016-09-13 2018-03-20 南京理工大学 一种基于fpga进位链的高精度延时产生器
JP3215994U (ja) * 2018-02-15 2018-04-26 耕作 嶋田 距離測定装置
US20210044299A1 (en) * 2018-03-30 2021-02-11 Apple Inc. Method and apparatus for stochastic ring oscillator time-to-digital converter with interleaved loop counters
CN114301433A (zh) * 2020-10-08 2022-04-08 塞莫费雪科学（不来梅）有限公司 脉冲整形电路
CN218648884U (zh) * 2022-12-01 2023-03-17 思特威(上海)电子科技股份有限公司 信号处理装置
CN115580275A (zh) * 2022-12-08 2023-01-06 国仪量子(合肥)技术有限公司 高精度脉冲信号产生装置、fpga芯片和信号处理设备

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
XI QIN 等: "An FPGA-Based Hardware Platform for the Control of Spin-Based Quantum Systems", IEEE TRANSACTIONS ON INSTRUMENTATION AND MEASUREMENT, vol. 69, no. 4, pages 1127 - 1139, XP011777138, DOI: 10.1109/TIM.2019.2910921 *
王伟明;陈志斌;刘宝华;: "高精度延时电路在激光测距仪器检测中的应用研究", 光电子技术, no. 04, pages 226 - 229 *
郭晓东: "基于FPGA专用进位链的时间数字转换器设计", 中国优秀硕士学位论文全文数据库 基础科学辑, no. 2, pages 13 - 27 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117538622A (zh) * 2024-01-08 2024-02-09 湖南进芯电子科技有限公司 脉冲宽度测量电路和脉冲宽度测量方法
CN117538622B (zh) * 2024-01-08 2024-03-26 湖南进芯电子科技有限公司 脉冲宽度测量电路和脉冲宽度测量方法

Also Published As

Publication number Publication date
CN116087628B (zh) 2023-07-04

Similar Documents

Publication Publication Date Title
CN106019923B (zh) 一种基于fpga的时间数字变换器
Machado et al. Recent developments and challenges in FPGA-based time-to-digital converters
US7791525B2 (en) Time-to-digital conversion with calibration pulse injection
Bayer et al. A High-Resolution (${< 10}~{\rm ps} $ RMS) 48-Channel Time-to-Digital Converter (TDC) Implemented in a Field Programmable Gate Array (FPGA)
Song et al. A high-resolution time-to-digital converter implemented in field-programmable-gate-arrays
CN116087628B (zh) 测量方法及其装置和存储介质
US7782242B2 (en) Time-to-digital conversion with delay contribution determination of delay elements
CN108061848B (zh) 基于fpga的加法进位链延时的测量方法及***
WO2022121389A1 (zh) 高分辨率脉冲宽度调制信号产生电路
CN103580656A (zh) 一种随机取样过程中的触发抖动实时校正电路及方法
US8786474B1 (en) Apparatus for programmable metastable ring oscillator period for multiple-hit delay-chain based time-to-digital circuits
CN113092858A (zh) 一种基于时频信息测量的高精度频标比对***及比对方法
CN113253597A (zh) 时间数字转换装置和光学测距传感器
CN215769392U (zh) 一种时间数字转换装置和光学测距传感器
EP2015435A1 (en) Power conversion control circuit, power conversion control lsi, differential detection circuit, and pulse width control signal generation circuit
Chen et al. A 63.3 ps TDC Measurement System Based on FPGA for Pulsed Laser Ranging
Parsakordasiabi et al. A novel approach for measurement throughput maximization in FPGA-based TDCs
CN114256052A (zh) 脉冲延时装置、方法及包含该装置的飞行时间质谱仪
CN110658715A (zh) 一种基于抽头动态可调进位链细时间内插延时线的tdc电路
US10545462B2 (en) Time-to-voltage converter
Johansson Parallel, Multi-Channel Frequency & Time Measurements, with Picosecond Resolution
Kang et al. A simple smart time-to-digital convertor based on vernier method for a high resolution LYSO MicroPET
USRE47805E1 (en) Apparatus and method for the characterization of analog-to-digital converters
KR102677429B1 (ko) 센서 신호의 디지털 변환 장치 및 그 변환 방법
RU208474U1 (ru) Блок измерения частоты следования импульсов

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: 230088 floor 1-4, zone a, building E2, phase II, innovation industrial park, No. 2800, innovation Avenue, high tech Zone, Hefei, Anhui Province

Patentee after: Guoyi Quantum Technology (Hefei) Co.,Ltd.

Address before: 230088 floor 1-4, zone a, building E2, phase II, innovation industrial park, No. 2800, innovation Avenue, high tech Zone, Hefei, Anhui Province

Patentee before: Guoyi Quantum (Hefei) Technology Co.,Ltd.