CN116053924A - 一种方便解理摆条的半导体激光器芯片及其制作方法 - Google Patents
一种方便解理摆条的半导体激光器芯片及其制作方法 Download PDFInfo
- Publication number
- CN116053924A CN116053924A CN202111263554.7A CN202111263554A CN116053924A CN 116053924 A CN116053924 A CN 116053924A CN 202111263554 A CN202111263554 A CN 202111263554A CN 116053924 A CN116053924 A CN 116053924A
- Authority
- CN
- China
- Prior art keywords
- bar
- bars
- strip
- epitaxial wafer
- semiconductor laser
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/30—Structure or shape of the active region; Materials used for the active region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/02—Structural details or components not essential to laser action
- H01S5/028—Coatings ; Treatment of the laser facets, e.g. etching, passivation layers or reflecting layers
- H01S5/0282—Passivation layers or treatments
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/40—Arrangement of two or more semiconductor lasers, not provided for in groups H01S5/02 - H01S5/30
- H01S5/4025—Array arrangements, e.g. constituted by discrete laser diodes or laser bar
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Optics & Photonics (AREA)
- Semiconductor Lasers (AREA)
Abstract
本发明涉及一种方便解理摆条的半导体激光器芯片及其制作方法。所述芯片包括外延片,所述外延片P面上设置有巴条和垫条,所述巴条和垫条间隔分布、交替设置,在巴条与垫条之间形成解理窗口;所述巴条上设置有管芯结构;所述外延片N面上设置有巴条区和垫条区,所述巴条区和垫条区的位置与P面巴条和垫条的位置相对应。本发明为巴条和垫条间隔周期性分布的芯片结构,在解理操作时,可一次性顺序解理出巴条和垫条。人工摆条时,按顺序依次将巴条和垫条间隔排列在镀膜夹具上即可,操作方便简单,较常规解理工艺先解巴条,再解垫条,最后分别取巴条和垫条摆条的流程减少了工作时间,提高了工作效率。
Description
技术领域
本发明涉及一种方便解理摆条的半导体激光器芯片及其制作方法,属于半导体激光器领域。
背景技术
半导体激光器具有体积小、重量轻、省电等优点,在激光打印和印刷、光通信、光学测量、机器人与自动控制、美容、医疗等领域有广泛的应用。
为了提高半导体激光器的出光功率及可靠性,通常会在激光器巴条腔面蒸镀光学膜,常规工艺流程是先将激光器芯片解理成巴条,将硅片或长有氧化硅绝缘层的砷化镓衬底片解理成与巴条尺寸相同的垫条,然后人工将巴条和垫条依次间隔排列在镀膜夹具上,最后将排满巴条和垫条的夹具放在真空镀膜设备内蒸镀光学膜。
近年来,高真空自动解理摆条设备逐步发展起来,尤其在高功率半导体激光器的制备中得到广泛应用,自动解理摆条设备通常是在高真空腔体内,自动将激光器芯片按照一定的规则解理成巴条,并将巴条逐个排列在夹具内,然后对腔面进行等离子清洗或钝化的预处理;预处理后的巴条被移出高真空腔体后,需要人工将巴条从夹具上拆下,然后进行二次摆条,即人工将巴条和垫条依次间隔排列在镀膜夹具上,最后完成光学膜的蒸镀。但是在自动解理摆条设备中,巴条和外延片的P/N面金属电极紧密接触,在高温高真空环境下极易造成金属间扩散粘连,造成巴条间拆分困难;另外,蒸镀光学膜前需要经历拆条、解理垫条、二次摆条等,流程复杂,过程繁琐,并且过程中极易引入污染、划伤等不可控因素,造成生产效率、产出率低。
发明内容
针对现有技术的不足,本发明提供一种方便解理摆条的半导体激光器芯片及其制作方法。
本发明的技术方案如下:
一种方便解理摆条的半导体激光器芯片,所述芯片包括外延片,所述外延片P面上设置有巴条和垫条,所述巴条和垫条间隔分布、交替设置,在巴条与垫条之间形成解理窗口;所述巴条上设置有管芯结构;所述外延片N面上设置有巴条区和垫条区,所述巴条区和垫条区的位置与P面巴条和垫条的位置相对应。
根据本发明优选的,所述巴条的个数为10~50个,垫条的个数为10~52个,保持垫条个数≥巴条个数。具体可以根据需要及外延片尺寸进行合理调整。
根据本发明优选的,所述巴条和垫条均为长方体,且巴条与垫条尺寸相同,长10-20mm,宽1-6mm,高为100-150μm。具体尺寸可根据需要进行设置。
根据本发明优选的,所述巴条区的宽度为巴条宽度和两侧解理窗口的1/2宽度之和,所述垫条区的宽度为垫条宽度和垫条两侧解理窗口的1/2宽度之和。
根据本发明优选的,所述管芯结构上覆盖有P面电极,垫条上覆盖有绝缘层;所述巴条区上覆盖有N面电极,垫条区上覆盖有绝缘层,解理窗口内依次覆盖有绝缘层和P面电极。
进一步优选的,所述绝缘层为氧化硅或氮化硅绝缘层,厚度为50-200nm。
根据本发明优选的,所述巴条上的管芯结构数量为N,所述管芯结构呈周期性排列,且N≥1。管芯结构的制备工艺为现有的公知常识,在实际操作中,芯片P面巴条上的管芯结构可以为单个,也可以为多个。
根据本发明优选的,所述解理窗口的宽度为20-100μm。
上述方便解理摆条的半导体激光器芯片的制作方法,包括以下步骤:
a、提供一外延片;
b、在外延片的P面上制备巴条和垫条,然后在巴条上蒸镀P面电极;
c、在外延片的N面垫条区上沉积绝缘层;
d、在外延片的N面巴条区上蒸镀N面电极,得到所述芯片。
根据本发明优选的,所述方便解理摆条的半导体激光器芯片的制作方法,具体包括以下步骤:
(1)取衬底,在衬底上依次生长限制层、下波导层、有源区、上波导层、P限制层和GaAs接触层,得到外延片;
(2)取步骤(1)制备的外延片,在外延片的P面上涂覆光刻胶,烘烤固化;再进行曝光显影,通过光刻和腐蚀工艺得到巴条和垫条,继续通过光刻和腐蚀工艺在巴条上刻蚀出管芯结构;
(3)在外延片的P面上沉积绝缘层,然后通过光刻和腐蚀工艺去除巴条表面绝缘层,使得垫条表面及解理窗口内覆盖有绝缘层,巴条表面不覆盖绝缘层;
(4)在外延片的P面上蒸镀P电极,然后通过光刻负胶剥离工艺去除垫条表面P面电极,使得巴条表面及解理窗口内覆盖P面电极,垫条表面不覆盖P面电极;
(5)取步骤(4)处理后的外延片,对外延片的N面进行研磨抛光,然后在N面垫条区内沉积绝缘层,在N面巴条区内蒸镀N面电极。
本发明未详尽说明的均为本领域现有常规化技术。
与现有技术相比,本发明的有益效果是:
1、本发明为巴条和垫条间隔周期性分布的芯片结构,在解理操作时,可一次性顺序解理出巴条和垫条。人工摆条时,按顺序依次将巴条和垫条间隔排列在镀膜夹具上即可,操作方便简单,较常规解理工艺先解巴条,再解垫条,最后分别取巴条和垫条摆条的流程减少了工作时间,提高了工作效率。
2、本发明公开的半导体激光器芯片,通过巴条和垫条间隔设置,并设置了解理窗口,尤其适用于自动解理摆条设备,一次操作就可将巴条和垫条间隔排列在镀膜夹具上,减少了拆条、二次摆条等流程,避免了过程中极易引入的污染、划伤等不良问题,有效的提升了巴条解理摆条的合格率。
3、本发明在垫条P/N两面表面沉积了绝缘层,使得巴条与垫条间无金属接触,即使在高温高真空环境中也不会出现金属互扩散导致镀膜后拆条困难的现象,提高了生产效率和产出率。
附图说明
图1为本发明方便解理摆条的半导体激光器芯片整体结构示意图;
图2为本发明方便解理摆条的半导体激光器芯片的剖视图。
图中:1、外延片,2、巴条,3、垫条,4、解理窗口,5、垫条P面绝缘层,6、巴条P面电极,7、巴条区,7-1、巴条区N面电极,8、垫条区,8-1、垫条区N面绝缘层,9、管芯结构。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
实施例1
如图1~2所示,一种方便解理摆条的半导体激光器芯片,所述芯片包括外延片1,所述外延片1的P面上设置有巴条2和垫条3,所述巴条2和垫条3间隔分布、交替设置,在巴条2与垫条3之间形成解理窗口4;所述巴条2上设置有管芯结构9;所述外延片1的N面上设置有巴条区7和垫条区8,所述巴条区7和垫条区8的位置与P面巴条2和垫条3的位置相对应。所述管芯结构9上覆盖有巴条P面电极6,垫条3上覆盖有垫条P面绝缘层5;所述巴条区7上覆盖有巴条区N面电极7-1,垫条区8上覆盖有垫条区N面绝缘层,解理窗口4内依次覆盖有巴条P面电极6和垫条P面绝缘层5。所述绝缘层为氧化硅绝缘层,厚度为100nm。
所述巴条2的个数为10个,垫条3的个数为10个,巴条2和垫条3均为长方体,且巴条与垫条尺寸相同,长12mm,宽4mm,高120μm。所述解理窗口4的宽度为50μm。所述巴条区7的宽度为巴条2宽度和两侧解理窗口4的1/2宽度之和,所述垫条区8的宽度为垫条3宽度和垫条两侧解理窗口4的1/2宽度之和。所述管芯9的个数为14个,呈周期性排列。
实施例2
一种方便解理摆条的半导体激光器芯片,结构如实施例1所述,不同之处在于,所述解理窗口4的宽度为20μm。
实施例3
一种方便解理摆条的半导体激光器芯片,结构如实施例1所述,不同之处在于,所述解理窗口4的宽度为100μm。
实施例4
如实施例1所述方便解理摆条的半导体激光器芯片的制作方法,包括步骤如下:
(1)取衬底,在衬底上依次生长限制层、下波导层、有源区、上波导层、P限制层和GaAs接触层,得到外延片;
(2)取步骤(1)制备的外延片,在外延片的P面上涂覆光刻胶,烘烤固化;再进行曝光显影,通过光刻和腐蚀工艺得到巴条和垫条,继续通过光刻和腐蚀工艺在巴条上刻蚀出管芯结构;
(3)在外延片的P面上沉积绝缘层,然后通过光刻和腐蚀工艺去除巴条表面绝缘层,使得垫条表面及解理窗口内覆盖有绝缘层,巴条表面不覆盖绝缘层;
(4)在外延片的P面上蒸镀P电极,然后通过光刻负胶剥离工艺去除垫条表面P面电极,使得巴条表面及解理窗口内覆盖P面电极,垫条表面不覆盖P面电极;
(5)取步骤(4)处理后的外延片,对外延片的N面进行研磨抛光,然后在N面垫条区内沉积绝缘层,在N面巴条区内蒸镀N面电极。
对比例1
一种半导体激光器芯片,外延片P面上全部设置为周期性排列的巴条结构,无垫条区设置,巴条之间有解理窗口,解理窗口宽度50μm,巴条长15mm,宽4mm;
对比例2
一种半导体激光器芯片,结构如实施例1所述,不同之处在于,所述解理窗口4的宽度为10μm。
试验例
采用LoomisLSD-100型自动解理摆条设备将本发明实施例1和对比例1~2所述半导体激光器芯片进行自动解理。结果如表1所示。
表1
由表1可知,实施例1提供的半导体激光器芯片通过巴条和垫条间隔设置,更便于解理摆条,尤其适用于自动解理摆条设备,一次操作就可将巴条和垫条间隔排列在镀膜夹具上,减少了拆条、二次摆条等流程,相较于对比例1解理时间减少了52%以上,相较于对比例2减少了26%以上。并且本发明在垫条P/N两面表面沉积了绝缘层,使得巴条与垫条间无金属接触,即使在高温高真空环境中也不会出现金属互扩散导致镀膜后拆条困难的现象,因此出现金属互扩散的巴条个数、出现污染和划伤的巴条个数相较于对比例1~2都大大减少,同时实施例1的解理窗口宽度为50μm,相较于对比例2的10μm,出现解理窗口异常的巴条个数也大大减少。总体上来说,巴条合格率相较于对比例1~2有明显提升。
Claims (10)
1.一种方便解理摆条的半导体激光器芯片,所述芯片包括外延片,所述外延片P面上设置有巴条和垫条,所述巴条和垫条间隔分布、交替设置,在巴条与垫条之间形成解理窗口;所述巴条上设置有管芯结构;所述外延片N面上设置有巴条区和垫条区,所述巴条区和垫条区的位置与P面巴条和垫条的位置相对应。
2.如权利要求1所述的半导体激光器芯片,其特征在于,所述巴条的个数为10~50个,垫条的个数为10~52个,保持垫条个数≥巴条个数。
3.如权利要求1所述的半导体激光器芯片,其特征在于,所述巴条和垫条均为长方体,且巴条与垫条尺寸相同,长10-20mm,宽1-6mm,高为100-150μm。
4.如权利要求1所述的半导体激光器芯片,其特征在于,所述巴条区的宽度为巴条宽度和两侧解理窗口的1/2宽度之和,所述垫条区的宽度为垫条宽度和垫条两侧解理窗口的1/2宽度之和。
5.如权利要求1所述的半导体激光器芯片,其特征在于,所述管芯结构上覆盖有P面电极,垫条上覆盖有绝缘层;所述巴条区上覆盖有N面电极,垫条区上覆盖有绝缘层,解理窗口内依次覆盖有绝缘层和P面电极。
6.如权利要求1所述的半导体激光器芯片,其特征在于,所述绝缘层为氧化硅或氮化硅绝缘层,厚度为50-200nm。
7.如权利要求1所述的半导体激光器芯片,其特征在于,所述巴条上的管芯结构数量为N,所述管芯结构呈周期性排列,且N≥1。
8.如权利要求1所述的半导体激光器芯片,其特征在于,所述解理窗口的宽度为20-100μm。
9.权利要求1所述方便解理摆条的半导体激光器芯片的制作方法,其特征在于,包括以下步骤:
a、提供一外延片;
b、在外延片的P面上制备巴条和垫条,然后在巴条上蒸镀P面电极;
c、在外延片的N面垫条区上沉积绝缘层;
d、在外延片的N面巴条区上蒸镀N面电极,得到所述芯片。
10.如权利要求9所述方便解理摆条的半导体激光器芯片的制作方法,其特征在于,具体包括以下步骤:
(1)取衬底,在衬底上依次生长限制层、下波导层、有源区、上波导层、P限制层和GaAs接触层,得到外延片;
(2)取步骤(1)制备的外延片,在外延片的P面上涂覆光刻胶,烘烤固化;再进行曝光显影,通过光刻和腐蚀工艺得到巴条和垫条,继续通过光刻和腐蚀工艺在巴条上刻蚀出管芯结构;
(3)在外延片的P面上沉积绝缘层,然后通过光刻和腐蚀工艺去除巴条表面绝缘层,使得垫条表面及解理窗口内覆盖有绝缘层,巴条表面不覆盖绝缘层;
(4)在外延片的P面上蒸镀P电极,然后通过光刻负胶剥离工艺去除垫条表面P面电极,使得巴条表面及解理窗口内覆盖P面电极,垫条表面不覆盖P面电极;
(5)取步骤(4)处理后的外延片,对外延片的N面进行研磨抛光,然后在N面垫条区内沉积绝缘层,在N面巴条区内蒸镀N面电极。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111263554.7A CN116053924A (zh) | 2021-10-28 | 2021-10-28 | 一种方便解理摆条的半导体激光器芯片及其制作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111263554.7A CN116053924A (zh) | 2021-10-28 | 2021-10-28 | 一种方便解理摆条的半导体激光器芯片及其制作方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN116053924A true CN116053924A (zh) | 2023-05-02 |
Family
ID=86111972
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202111263554.7A Pending CN116053924A (zh) | 2021-10-28 | 2021-10-28 | 一种方便解理摆条的半导体激光器芯片及其制作方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN116053924A (zh) |
-
2021
- 2021-10-28 CN CN202111263554.7A patent/CN116053924A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US12021158B2 (en) | Mask-layer-free hybrid passivation back contact cell and fabrication method thereof | |
CN103814447B (zh) | 垂直型第iii族氮化物半导体led芯片及其制造方法 | |
CN104617195B (zh) | 一种近红外发光二极管及其生产方法 | |
US20120006409A1 (en) | Thin Silicon Sheets for Solar Cells | |
KR20070085374A (ko) | 반도체 장치의 제조 및 분리 방법 | |
KR20110101141A (ko) | 2 단계 도핑에 의한 태양전지의 제조방법 | |
CN108011002A (zh) | 一种紫外led芯片制作方法 | |
CN104701427A (zh) | 一种垂直结构led芯片制备方法 | |
CN112018216A (zh) | 一种太阳能电池衬底的转移方法 | |
CN111192853A (zh) | 一种基于3d叠层掩模衬底的外延层材料剥离方法 | |
CN108878604A (zh) | 一种垂直结构发光二极管芯片的制作方法 | |
JP5408022B2 (ja) | 太陽電池セル及びその製造方法 | |
CN116759498B (zh) | 一种红光micro LED芯片及其制作方法 | |
CN111446193B (zh) | 一种中央部分去除的玻璃载板 | |
CN116053924A (zh) | 一种方便解理摆条的半导体激光器芯片及其制作方法 | |
CN116053368A (zh) | 一种带有ZnO牺牲层的红光LED芯片及其制作方法 | |
CN111106214A (zh) | 一种发光二极管芯片及其制备方法 | |
KR20140069233A (ko) | 태양전지용 웨이퍼, 태양전지용 웨이퍼의 제조 방법, 태양전지 셀의 제조 방법, 및 태양전지 모듈의 제조 방법 | |
CN115763236A (zh) | 一种衬底减薄碳化硅芯片制备方法及碳化硅背面结构 | |
JPH11220165A (ja) | 半導体発光素子の製造方法 | |
CN114807840A (zh) | 一种砷化镓基led芯片透明导电层测试点的制备方法 | |
KR20040032004A (ko) | 스프레이방식을 이용한 태양전지의 제조방법 | |
CN117747716A (zh) | 超薄晶硅异质结全背太阳电池的制备方法 | |
JPS58125887A (ja) | 半導体装置の製造方法 | |
JPS63302576A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |