CN116014044A - 一种led芯片及其制备方法 - Google Patents
一种led芯片及其制备方法 Download PDFInfo
- Publication number
- CN116014044A CN116014044A CN202310302074.XA CN202310302074A CN116014044A CN 116014044 A CN116014044 A CN 116014044A CN 202310302074 A CN202310302074 A CN 202310302074A CN 116014044 A CN116014044 A CN 116014044A
- Authority
- CN
- China
- Prior art keywords
- layer
- electrode
- current blocking
- led chip
- blocking layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Led Devices (AREA)
Abstract
本发明提供了一种LED芯片及其制备方法,该LED芯片包括依次层叠的衬底和外延层,所述LED芯片还包括设于所述外延层上的电流阻挡层和第一电极,所述电流阻挡层为环状结构,且所述电流阻挡层的内环呈水波纹状设置,所述第一电极的一端***所述电流阻挡层的中心部位,以使所述第一电极的侧壁与所述电流阻挡层的内环接触,所述第一电极的底部与所述外延层接触。通过本申请,不仅提升第一电极***的承压能力,提升了推力值,有效改善了第一电极在焊线受压时会破裂、撕金的问题,还能提升LED芯片的成品率。
Description
技术领域
本发明涉及半导体材料领域,特别涉及一种LED芯片及其制备方法。
背景技术
LED具有将电转化为光的特性,使用范围非常广。其核心部件为一个半导体晶片,LED封装是将LED晶片与基板通过金线键合连接。键合工艺中,焊线不良问题在LED失效模式中占有很大比例,是LED的重要失效模式。因此在LED出货前需对其进行可靠性验证,需测试金线焊接后的参数是否达到标准。
其中,对LED晶片进行推拉力的评估是LED产品性能评估重要的一环,在传统的性能评估过程中,推球后的LED晶片的电极容易脱落,由于电极***底部材料为电流阻挡层(CBL),CBL是类似陶瓷一样的材料,电极在焊线受压时破裂,造成***电极焊线不良,最终导致推力不合格,甚至出现撕金现象。
发明内容
基于此,本发明的目的是提供一种LED芯片及其制备方法,以解决现有技术中的不足。
为实现上述目的,本发明提供了一种LED芯片,包括依次层叠的衬底和外延层,所述LED芯片还包括设于所述外延层上的电流阻挡层和第一电极,所述电流阻挡层为环状结构,且所述电流阻挡层的内环呈水波纹状设置,所述第一电极的一端***所述电流阻挡层的中心部位,以使所述第一电极的侧壁与所述电流阻挡层的内环接触,所述第一电极的底部与所述外延层接触。
本发明的有益效果是:通过将电流阻挡层设计为环状结构,且内环呈水波纹状,以使第一电极的侧壁与电流阻挡层的内环接触,且第一电极的底部与外延层接触,当对LED芯片进行焊线时,第一电极的***既有电流阻挡层承受压力,也可以使得外延层直接受压,以提升第一电极***的承压能力,提升了推力值,从而有效改善了第一电极在焊线受压时会破裂、撕金的问题,提升了LED芯片的成品率。
优选的,所述电流阻挡层的厚度处于200nm-400nm之间。
优选的,所述LED芯片还包括电流扩展层,所述电流扩展层由第一层体和第二层体构成,所述第一层体和所述第二层体组合形成一台阶,所述第一层体与所述电流阻挡层叠置,所述第二层体与所述电流阻挡层处于同一平面上。
优选的,所述LED芯片还包括芯片保护层,所述芯片保护层覆盖于所述第一电极的表面。
优选的,所述第一电极的材质为Cr、Al、Ti、Pt或Au中的至少一种。
优选的,所述衬底采用蓝宝石材料制成。
为实现上述目的,本发明还提供了一种LED芯片的制备方法,用于制备上述中所述的LED芯片,所述方法包括:
生成预设形状以及预设厚度的电流阻挡层,具体为,通过等离子体增强化学沉积法在LED芯片的整个表面进行镀膜,再经过黄光和刻蚀以生成预设厚度的电流阻挡层;在预设厚度的所述电流阻挡层的表面进行匀胶,匀胶后使用内环为水波纹状的光照版进行曝光处理,再经过显影和刻蚀,以生成预设形状的所述电流阻挡层。
优选的,所述方法还包括:
获取一衬底,并在所述衬底上外延生长出外延层,所述外延层包括依次叠置的N型半导体层、有源层和P型半导体层;
在所述外延层上进行MSA处理,以暴露出所述N型半导体层,并形成LED芯片的***轮廓;
在所述P型半导体层上生成预设形状以及预设厚度的所述电流阻挡层;
在所述电流阻挡层上依次制备电流扩展层、第一电极和芯片保护层,其中,所述第一电极的底部与所述外延层接触,且所述第一电极的侧部依次与所述电流阻挡层、所述电流扩展层接触。
优选的,所述预设厚度为200nm-400nm,所述预设形状为环状且其内环为水波纹状设置。
优选的,所述在所述外延层上进行MSA处理,以暴露出所述N型半导体层的步骤包括:
通过ICP刻蚀技术在所述外延层进行刻蚀,以暴露出所述N型半导体层。
本发明的附加方面和优点将在下面的描述中部分给出,部分将从下面的描述中变得明显,或通过本发明的实践了解到。
附图说明
图1为本发明第一实施例提供的LED芯片的剖视图;
图2为本发明第一实施例提供的LED芯片的产品结构示意图;
图3为本发明第二实施例提供的LED芯片的制备方法的流程图;
图4为本发明第二实施例提供的步骤S103的流程图;
图5为本发明第二实施例中三个测试例的对比图。
主要元件符号说明:
如下具体实施方式将结合上述附图进一步说明本发明。
具体实施方式
为了便于理解本发明,下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的若干实施例。但是,本发明可以以许多不同的形式来实现,并不限于本文所描述的实施例。相反地,提供这些实施例的目的是使对本发明的公开内容更加透彻全面。
需要说明的是,当元件被称为“固设于”另一个元件,它可以直接在另一个元件上或者也可以存在居中的元件。当一个元件被认为是“连接”另一个元件,它可以是直接连接到另一个元件或者可能同时存在居中元件。本文所使用的术语“垂直的”、“水平的”、“左”、“右”以及类似的表述只是为了说明的目的。
除非另有定义,本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的,不是旨在于限制本发明。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。
请参阅图1和图2,为本发明第一实施例中的LED芯片,包括衬底10、外延层20、电流阻挡层30和第一电极50。
其中:所述衬底10采用蓝宝石材料制成,所述衬底10、所述外延层20、所述电流阻挡层30和所述第一电极50自下而上依次设置,所述电流阻挡层30为环状结构,且所述电流阻挡层30的内环呈水波纹状,所述第一电极50的一端***所述电流阻挡层30的中心部位,以使所述第一电极50的侧壁与所述电流阻挡层30的内环接触,且所述第一电极50的底部与所述外延层20接触,当对LED芯片进行焊线时,所述第一电极50的***既有所述电流阻挡层30承受压力,也可以使得所述外延层20直接受压,提升了所述第一电极50***的承压能力,提升了推力值,有效改善了所述第一电极50在焊线受压时会破裂、撕金的问题。需要说明的是,该第一电极50为P型电极。
在本实施例中,所述外延层20包括依次叠置的缓冲层21、N型半导体层22、有源层23和P型半导体层24,所述缓冲层21与所述衬底10直接接触,且所述缓冲层21采用AlN制成,所述N型半导体层22远离所述缓冲层21的表面呈一级阶梯状,也就是说,所述N型半导体一侧的高度高于其另一侧的高度,所述有源层23则位于所述N型半导体层22相对较高的一侧,所述P型半导体层24叠置于所述有源层23的上方,可以理解的,所述电流阻挡层30和所述第一电极50皆位于所述P型半导体层24上,所述N型半导体层22和所述P型半导体层24皆采用GaN材料制成。
需要说明的是, 所述N型半导体层22相较于较低的一侧由于没有被其他物质覆盖而暴露形成裸露面,LED芯片还包括N型电极51,所述N型电极51于裸露面上成型。
在本实施例中,所述N型电极51和所述第一电极50的材质皆为Au,可以理解的,在其他实施例中,所述N型电极51和所述第一电极50的材质皆为Cr、Al、Ti或Pt中的至少一种。
在本实施例中,所述电流阻挡层30的制备材料为氧化硅,所述电流阻挡层30用于起到电流阻挡的作用,为了保证能够实现有效的电流阻挡效果,以及同时也需要保证出光效率,根据增反和增透这两个原理,所述电流阻挡层30的厚度一般需要在200nm至400nm之间,需要说明的是,所述电流阻挡层30的最适厚度为300nm,在该厚度下的所述电流阻挡层30,其电流阻挡以及出光效率同时兼备,且效果皆佳。
在本实施例中,LED芯片还包括电流扩展层40,所述电流扩展层40的材料为ITO,所述电流扩展层40内部中空形成一收容空间,所述电流阻挡层30位于所述收容空间内,具体地,所述电流扩展层40由第一层体和第二层体构成,所述第一层体和所述第二层体一体成型,所述第一层体和所述第二层体组合形成一台阶,且所述第一层体和所述第二层体皆为环状结构,其中,所述第一层***于所述电流阻挡层30的正上方,且与所述电流阻挡层30叠置,所述第二层体与所述电流阻挡层30处于同一平面上。
在本实施例中,LED芯片还包括芯片保护层60,所述芯片保护层60覆盖于所述第一电极50、所述N型电极51、所述电流扩展层40所述P型半导体层24、所述有源层23以及所述N型半导体层22皆裸露在外面的侧壁上,以进行保护,需要说明的是,所述芯片保护层60仅覆盖所述第一电极50和所述N型电极51裸露在外面的部分侧壁,所述芯片保护层60为80nm厚的二氧化硅钝化层。
可以理解的,LED封装是将LED晶片与基板通过金线键合连接,在键合工艺中,焊线不良问题在LED失效模式中占有很大比例,是LED的重要失效模式。因此在LED出货前需对其进行可靠性验证,需对金线焊接后的参数进行测试。其中对LED芯片进行推拉力的评估是LED产品性能评估重要的一环,常规的LED芯片中的电流扩展层40为环状结构,且其内环呈圆形,第一电极50的底部与电流阻挡层30接触,推球后第一电极50容易脱落,由于电流阻挡层30是类似陶瓷一样的材料,P电极在焊线受压时破裂,造成***电极焊线不良,最终导致推力不合格甚至出现撕金现象。
相比较地,本实施例中的所述第一电极50的***能够与所述电流阻挡层30和所述电流扩展层40直接接触,且将所述电流阻挡层30的内环设计为水波纹状,以增大接触面积,同时,所述第一电极50的底部与所述P型半导体层24直接接触,所述P型半导体层24采用GaN材料制成,其硬度强,不易因焊线压力导致破裂而受损,而所述第一电极50***结构的稳定性往往决定推力值的下限,所述第一电极50的***结构稳定,其推力测试越好。
当对LED芯片进行焊线时,所述第一电极50的***既有所述电流阻挡层30承受压力,也可以使得所述外延层20直接受压,所述第一电极50的稳定性显著提升,所述第一电极50***的承压能力也随之提升,因而利用上述结构,能够提升推力值,并有效地改善了所述第一电极50在焊线受压时会破裂、撕金的问题。
在具体实施时,将所述电流阻挡层30设计为环状结构,且内环呈水波纹状,以使所述第一电极50的侧壁与所述电流阻挡层30的内环接触,且所述第一电极50的底部与所述外延层20接触,当对LED芯片进行焊线时,所述第一电极50的***既有所述电流阻挡层30承受压力,也可以使得所述外延层20直接受压,以提升所述第一电极50***的承压能力,提升了推力值,从而有效改善了所述第一电极50在焊线受压时会破裂的问题以及撕金现象,提升了LED芯片的成品率。
需要说明的是,上述的实施过程只是为了说明本申请的可实施性,但这并不代表本申请的LED芯片只有上述唯一一种实施流程,相反的,只要能够将本申请的LED芯片实施起来,都可以被纳入本申请的可行实施方案。
请参阅3,为本发明第二实施例中的LED芯片的制备方法,用于制备第一实施例中的LED芯片,所述方法包括:
步骤S101,获取一衬底10,并在所述衬底10上外延生长出外延层20,所述外延层20包括依次叠置的N型半导体层22、有源层23和P型半导体层24;
其中,所述衬底10采用蓝宝石材料制成,所述外延层20还包括缓冲层21,所述衬底10、所述缓冲层21、所述N型半导体层22、所述有源层23和所述P型半导体层24自下而上依次叠置,所述N型半导体层22和所述P型半导体层24皆采用GaN材料制成,所述缓冲层21采用AlN制成。
步骤S102,在所述外延层20上进行MSA处理,以暴露出所述N型半导体层22,并形成LED芯片的***轮廓;
其中,所述MSA处理的作用为制作LED芯片轮廓以及暴露出N型半导体层22。
需要说明的是,在所述外延层20上进行MSA处理,以暴露出所述N型半导体层22的步骤包括:
通过ICP刻蚀技术在所述外延层20进行刻蚀,以暴露出所述N型半导体层22。
可以理解的,MSA处理在半导体的制备过程中为台阶制作,该MSA处理通常利用ICP刻蚀技术进行刻蚀,以使外延层20的一侧刻蚀至N型半导体层22,以暴露出所述N型半导体层22。
步骤S103,在所述P型半导体层24上生成预设形状以及预设厚度的电流阻挡层30;
其中,所述电流阻挡层30的材质为氧化硅,所述电流阻挡层30用于起到电流阻挡的作用,所述预设形状为环状且其内环为水波纹状设置,可以理解的,根据增反和增透这两个原理,电流阻挡层30的预设厚度一般需要在200nm至400nm之间,需要说明的是,该电流阻挡层30的最适厚度为300nm,在该厚度下的电流阻挡层30,既能电流阻挡的效果,又能保证出光效率,且效果皆佳。
步骤S104,在所述电流阻挡层30上依次制备电流扩展层40、第一电极50和芯片保护层60,其中,所述第一电极50的底部与所述外延层20接触,且所述第一电极50的侧部依次与所述电流阻挡层30、所述电流扩展层40接触。
其中,利用电子束蒸镀技术在所述P型半导体层24上蒸镀出ITO透明导电膜,然后进行依次进行匀胶、曝光、显影和刻蚀,以得到所述电流扩展层40,以此使电流扩散均匀;然后制备LED芯片的第一电极50,所述第一电极50的材质为Au,可以理解的,在其他实施例中,所述第一电极50的材质皆为Cr、Al、Ti或Pt中的至少一种,需要说明的是,所述N型电极51的材质与所述第一电极50一致;接着在LED芯片的表面沉积80nm厚的二氧化硅钝化层,该80nm厚的二氧化硅钝化层为芯片保护层60,以对LED芯片进行保护。需要说明的是,所述电流扩展层40的材质为ITO材料。
通过上述步骤,将电流阻挡层30设计为环状结构,且内环呈水波纹状,以使第一电极50的侧壁与电流阻挡层30的内环接触,且第一电极50的底部与外延层20接触,当对LED芯片进行焊线时,第一电极50的***既有电流阻挡层30承受压力,也可以使得外延层20直接受压,以提升第一电极50***的承压能力,提升了推力值,从而有效改善了第一电极50在焊线受压时会破裂以及撕金的问题,提升了LED芯片的成品率。
在其中一个实施例中,所述衬底10采用蓝宝石材料制成。
请参阅图4,在其中一个实施例中,所述在所述P型半导体层24上生成预设形状以及预设厚度的电流阻挡层30的步骤103具体包括:
步骤S1031,通过等离子体增强化学沉积法在LED芯片的整个表面进行镀膜,再经过黄光和刻蚀以生成预设厚度的电流阻挡层30;
其中,在当前的LED芯片的整个表面都进行镀膜,然后经过黄光和刻蚀后才会形成所需电流阻挡层30的形貌,即生成膜层厚度为300nm的电流阻挡层30,需要说明的是,氧化硅为电流阻挡层30的材料,厚度选择规则为保证电流阻挡效果的同时,也能够保证出光效率,其中,根据增反和增透原理,所述电流阻挡层30的厚度一般需要在200nm-400nm之间,而根据实验表明,其300nm的所述电流阻挡层30其兼容两者性能的效果最适。
步骤S1032,在预设厚度的所述电流阻挡层30的表面进行匀胶,匀胶后使用内环为水波纹状的光照版进行曝光处理,再经过显影和刻蚀,以生成预设形状的所述电流阻挡层30。
其中,在300nm的所述电流阻挡层30上的整个表面涂布光刻胶,然后使用内环为水波纹状的电流阻挡层30光照版对涂布有光刻胶且为300nm的所述电流阻挡层30进行曝光、显影和刻蚀,刻蚀后会形成环状且内环为水波纹状的电流阻挡层30。
可以理解的,在300nm的所述电流阻挡层30上的光刻胶的厚度基于曝光剂量进行确实。电流阻挡层30光照版是对镀有氧化硅进行图案化处理的模板,上面有透光和不透光部分,透光照射部分形成图案。
可以理解的,曝光即采用曝光机加光照版对需要去除和保留的光刻胶进行光照处理,以正性光刻胶为例,受到光照的光刻胶很容易被显影液去除,留下的图案化的光刻胶对底部的氧化硅进行保护,在刻蚀的过程中,没有光刻胶保护的氧化硅会被刻蚀,有光刻胶保护的氧化硅则保留下来,最终形成为环状且内环为水波纹状的300nm厚的电流阻挡层30。
在其中一个实施例中,所述预设厚度为200nm-400nm,所述预设形状为环状且其内环为水波纹状设置。
在其中一个实施例中,所述在所述外延层20上进行MSA处理,以暴露出所述N型半导体层22的步骤包括:
通过ICP刻蚀技术在所述外延层20进行刻蚀,以暴露出所述N型半导体层22。
其中,所述通过ICP刻蚀技术在所述外延层20进行刻蚀的步骤之前,所述方法还包括:
对所述P型半导体层24上涂布光刻胶,然后进行曝光和显影操作。
需要说明是,仅在P型半导体层24上一侧涂布光刻胶,然后进行曝光、显影和刻蚀操作,其中,有光刻胶保护的一侧P型半导体层24在刻蚀结束后不会被刻蚀,而没有光刻胶保护的另一侧P型半导体层24及其以下的有源层23、部分N型半导体层22会被刻蚀掉,裸露出N型半导体层22,以形成LED芯片的***轮廓,可以理解的,经刻蚀后N型半导体层22为一级阶梯状,也就是说N型半导体层22的正上方附有光刻胶的一侧的厚度会大于正上方没有附光刻胶的另一侧的厚度。
需要说明的是,以下给出了测试例进行说明:
对比测试例一:
步骤1:准备蓝宝石为基底的GaN基发光外延片(与上述第一实施例中的外延层20结构一致)。
步骤2:在GaN基发光外延片上进行MSA处理暴露出N-GaN。
步骤3:进行电流阻挡层30的制作,先采用等离子体增强化学沉积法(PECVD)在整个芯片表面生成膜层厚度为300nm的氧化硅。而后对其表面匀胶,匀胶后使用常规的内环为圆形的电流阻挡层光照版进行曝光处理,曝光后显影,显影后送去刻蚀,刻蚀后便可在P电极处形成内环为圆形电流阻挡层。此过程P电极处光照版图如图5中的(a)所示。
步骤4:继续完成芯片后续制作过程,即依次进行电流扩展层40、第一电极50、N型电极51以及芯片保护层60的制备。其中图5中的(a+)为P型电极压部分电流阻挡层30的示意图。
步骤5:芯片完成后,对其进行焊线推力测试,得到测试结果如图5中的(a++)所示,出现大面积撕金。
测试例二:
步骤1:准备蓝宝石为基底的GaN基发光外延片(与上述第一实施例中的外延层20结构一致)。
步骤2:在GaN基发光外延片进行MSA处理暴露出N-GaN。
步骤3:进行电流阻挡层30的制作,先采用等离子体增强化学沉积法(PECVD)在整个芯片表面生成膜层厚度为300nm的氧化硅。而后对其表面匀胶,匀胶后使用内环为轻微水波纹状的电流阻挡层光照版进行曝光处理,曝光后显影,显影后送去刻蚀,刻蚀后在P电极处形成内环为轻微水波纹状结构的电流阻挡层30。此过程P电极处光照版图如图5中的(b)所示。
步骤4:继续完成芯片后续制作过程,即依次进行电流扩展层40、第一电极50、N型电极51以及芯片保护层60的制备。其中,图5中的(b+)为P型电极压部分电流阻挡层30的示意图。
步骤5:芯片完成后,对其进行焊线推力测试,得到测试结果:出现小面积撕金,如图5中的(b++)所示。
测试例三:
步骤1:准备蓝宝石为基底的GaN基发光外延片(与上述第一实施例中的外延层20结构一致)。
步骤2:在GaN基发光外延片进行MSA处理暴露出N-GaN。
步骤3:进行电流阻挡层30的制作,先采用等离子体增强化学沉积法(PECVD)在整个芯片表面生成膜层厚度为300nm的氧化硅。而后对其表面匀胶,匀胶后使用内环为明显水波纹状的电流阻挡层光照版进行曝光处理,曝光后显影,显影后送去刻蚀,刻蚀后在P电极处形成内环为明显水波纹状结构(其坡度相对测试例中轻微水波纹状结构的坡度更大,即其最大曲率大于测试例中轻微水波纹状结构的最大曲率)的电流阻挡层30。此过程P电极处光照版图如图5中的(c)所示。
步骤4:继续完成芯片后续制作过程,即依次进行电流扩展层40、第一电极50、N型电极51以及芯片保护层60的制备。其中,图5中的(c+)为P型电极压部分电流阻挡层30的示意图。
步骤5:芯片完成后,对其进行焊线推力测试,得到测试结果:无撕金现象出现,如图5中的(c++)所示。
可以得出,将该电流阻挡层30设计为环状,且其内环为水波纹状,有利于改善撕金现象,进一步地,当所述电流阻挡层30的内环为明显的水波纹状时,能够防止撕金现象。其中,电流阻挡层30的内环的水波纹状的明显程度直接对应***电极和氮化镓的接触面积,越明显则接触面积越大,打线过程中***抗压能力越强,LED芯片越不容易撕金。
需要说明的是,针对上述三个测试例中LED芯片的制备方法,分别制备得到的LED芯片30颗,并将对比测试例一中制备方法制备得到的30颗LED芯片为第一组测试组,将测试例二中制备方法制备得到的30颗LED芯片为第二组测试组,以及将测试例三中制备方法制备得到的30颗LED芯片为第三组测试组,然后对以上三组测试组进行推力测试,如下表所示,第一组测试组中的30颗LED芯片皆施加55.35N左右的推力时,存在28颗LED芯片有撕金现象;第二组测试组中的30颗LED芯片皆施加67.98N左右的推力时,存在11颗LED芯片有撕金现象;第三组测试组中的30颗LED芯片皆施加75.45N的推力时,没有发生撕金现象的LED芯片。
可以理解的,推力值代表电极与芯片的附着力,推力值越大说明该附着力越好,越不容易撕金,对比以上三组测试组的测试数据,将电流阻挡层30设计为环状,且其内环为水波纹状,能够有效改善LED芯片的撕金现象,从而提升该LED芯片的良率。
在本说明书的描述中,参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中,对上述术语的示意性表述不一定指的是相同的实施例或示例。而且,描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
以上所述实施例仅表达了本发明的几种实施方式,其描述较为具体和详细,但并不能因此而理解为对本发明专利范围的限制。应当指出的是,对于本领域的普通技术人员来说,在不脱离本发明构思的前提下,还可以做出若干变形和改进,这些都属于本发明的保护范围,因此,本发明的保护范围应以所附权利要求为准。
Claims (10)
1.一种LED芯片,包括依次层叠的衬底和外延层,其特征在于,所述LED芯片还包括设于所述外延层上的电流阻挡层和第一电极,所述电流阻挡层为环状结构,且所述电流阻挡层的内环呈水波纹状设置,所述第一电极的一端***所述电流阻挡层的中心部位,以使所述第一电极的侧壁与所述电流阻挡层的内环接触,所述第一电极的底部与所述外延层接触。
2.根据权利要求1所述的LED芯片,其特征在于,所述电流阻挡层的厚度处于200nm-400nm之间。
3.根据权利要求1所述的LED芯片,其特征在于,所述LED芯片还包括电流扩展层,所述电流扩展层由第一层体和第二层体构成,所述第一层体和所述第二层体组合形成一台阶,所述第一层体与所述电流阻挡层叠置,所述第二层体与所述电流阻挡层处于同一平面上。
4.根据权利要求1所述的LED芯片,其特征在于,所述LED芯片还包括芯片保护层,所述芯片保护层覆盖于所述第一电极的表面。
5.根据权利要求1所述的LED芯片,其特征在于,所述第一电极的材质为Cr、Al、Ti、Pt或Au中的至少一种。
6.根据权利要求1所述的LED芯片,其特征在于,所述衬底采用蓝宝石材料制成。
7.一种LED芯片的制备方法,用于制备权利要求1至6任一项所述的LED芯片,其特征在于,所述方法包括:
生成预设形状以及预设厚度的电流阻挡层,具体为,通过等离子体增强化学沉积法在LED芯片的整个表面进行镀膜,再经过黄光和刻蚀以生成预设厚度的电流阻挡层;在预设厚度的所述电流阻挡层的表面进行匀胶,匀胶后使用内环为水波纹状的光照版进行曝光处理,再经过显影和刻蚀,以生成预设形状的所述电流阻挡层。
8.根据权利要求7所述的LED芯片的制备方法,其特征在于,所述方法还包括:
获取一衬底,并在所述衬底上外延生长出外延层,所述外延层包括依次叠置的N型半导体层、有源层和P型半导体层;
在所述外延层上进行MSA处理,以暴露出所述N型半导体层,并形成LED芯片的***轮廓;
在所述P型半导体层上生成预设形状以及预设厚度的所述电流阻挡层;
在所述电流阻挡层上依次制备电流扩展层、第一电极和芯片保护层,其中,所述第一电极的底部与所述外延层接触,且所述第一电极的侧部依次与所述电流阻挡层、所述电流扩展层接触。
9.根据权利要求7所述的LED芯片的制备方法,其特征在于,所述预设厚度为200nm-400nm,所述预设形状为环状且其内环为水波纹状设置。
10.根据权利要求8所述的LED芯片的制备方法,其特征在于,所述在所述外延层上进行MSA处理,以暴露出所述N型半导体层的步骤包括:
通过ICP刻蚀技术在所述外延层进行刻蚀,以暴露出所述N型半导体层。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310302074.XA CN116014044A (zh) | 2023-03-27 | 2023-03-27 | 一种led芯片及其制备方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310302074.XA CN116014044A (zh) | 2023-03-27 | 2023-03-27 | 一种led芯片及其制备方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN116014044A true CN116014044A (zh) | 2023-04-25 |
Family
ID=86037687
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202310302074.XA Pending CN116014044A (zh) | 2023-03-27 | 2023-03-27 | 一种led芯片及其制备方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN116014044A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN116646440A (zh) * | 2023-07-27 | 2023-08-25 | 江西兆驰半导体有限公司 | 一种led芯片及其制备方法 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN203367342U (zh) * | 2013-07-25 | 2013-12-25 | 华灿光电股份有限公司 | 氮化镓基发光二极管 |
CN104319326A (zh) * | 2014-10-21 | 2015-01-28 | 厦门市三安光电科技有限公司 | 一种发光二极管的制造方法 |
CN106067496A (zh) * | 2015-04-22 | 2016-11-02 | 新世纪光电股份有限公司 | 发光二极管芯片 |
CN107293621A (zh) * | 2017-07-24 | 2017-10-24 | 湘能华磊光电股份有限公司 | 一种led芯片及其制备方法 |
CN108133999A (zh) * | 2017-12-22 | 2018-06-08 | 湘能华磊光电股份有限公司 | 一种led芯片结构及其制备方法 |
CN114551673A (zh) * | 2022-04-27 | 2022-05-27 | 江西兆驰半导体有限公司 | 发光二极管芯片及其制备方法 |
-
2023
- 2023-03-27 CN CN202310302074.XA patent/CN116014044A/zh active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN203367342U (zh) * | 2013-07-25 | 2013-12-25 | 华灿光电股份有限公司 | 氮化镓基发光二极管 |
CN104319326A (zh) * | 2014-10-21 | 2015-01-28 | 厦门市三安光电科技有限公司 | 一种发光二极管的制造方法 |
CN106067496A (zh) * | 2015-04-22 | 2016-11-02 | 新世纪光电股份有限公司 | 发光二极管芯片 |
CN107293621A (zh) * | 2017-07-24 | 2017-10-24 | 湘能华磊光电股份有限公司 | 一种led芯片及其制备方法 |
CN108133999A (zh) * | 2017-12-22 | 2018-06-08 | 湘能华磊光电股份有限公司 | 一种led芯片结构及其制备方法 |
CN114551673A (zh) * | 2022-04-27 | 2022-05-27 | 江西兆驰半导体有限公司 | 发光二极管芯片及其制备方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN116646440A (zh) * | 2023-07-27 | 2023-08-25 | 江西兆驰半导体有限公司 | 一种led芯片及其制备方法 |
CN116646440B (zh) * | 2023-07-27 | 2023-10-13 | 江西兆驰半导体有限公司 | 一种led芯片及其制备方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI502769B (zh) | 晶圓級發光二極體結構、發光二極體晶片及其製造方法 | |
US7982234B2 (en) | Light emitting device and method for fabricating the same | |
US7067340B1 (en) | Flip-chip light emitting diode and fabricating method thereof | |
CN107546303A (zh) | 一种AlGaInP基发光二极管及其制造方法 | |
US9082926B2 (en) | Semiconductor optical emitting device with metallized sidewalls | |
US20160118541A1 (en) | Semiconductor light emitting device | |
US20070096110A1 (en) | Semiconductor light emitting device and apparatus | |
CN105591002B (zh) | 一种含有反射层的led倒装芯片及其制备方法 | |
CN105489721B (zh) | 一种含有反射层的led倒装芯片及其制备方法 | |
CN116014044A (zh) | 一种led芯片及其制备方法 | |
TWI355096B (en) | Light-emitting diode structure and method for manu | |
CN108365078B (zh) | 一种3d通孔超结构led芯片及其制备方法 | |
CN112382711A (zh) | 发光二极管器件及其制备方法 | |
CN109728140A (zh) | 一种高压倒装led芯片及其形成方法 | |
JP2021527965A (ja) | 半導体発光デバイス | |
US20020173062A1 (en) | Method for manufacturing GaN-based LED | |
TWI466327B (zh) | 晶圓級發光二極體結構之製造方法 | |
CN106024623A (zh) | 一种氮化镓肖特基二极管及其制作方法 | |
CN212277221U (zh) | 倒装芯片 | |
US20120037950A1 (en) | Led with local passivation layers | |
CN110828625B (zh) | 一种倒装芯片及其制作方法 | |
JP6010867B2 (ja) | Iii 族窒化物系化合物半導体発光素子とその製造方法および半導体発光装置 | |
CN104681678B (zh) | 一种双反射镜结构的发光二极管及其制造方法 | |
CN211017112U (zh) | 一种倒装芯片 | |
JPH10200163A (ja) | 半導体発光素子 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |