CN116013859A - 半导体装置及半导体装置的制造方法 - Google Patents

半导体装置及半导体装置的制造方法 Download PDF

Info

Publication number
CN116013859A
CN116013859A CN202211175188.4A CN202211175188A CN116013859A CN 116013859 A CN116013859 A CN 116013859A CN 202211175188 A CN202211175188 A CN 202211175188A CN 116013859 A CN116013859 A CN 116013859A
Authority
CN
China
Prior art keywords
terminal
recess
case
laminate
adhesive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211175188.4A
Other languages
English (en)
Inventor
中込旭人
谷口克己
加藤辽一
村田悠马
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of CN116013859A publication Critical patent/CN116013859A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H01L23/49844—Geometry or layout for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/057—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4822—Beam leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/642—Capacitive arrangements
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/02—Mountings
    • H01G2/06—Mountings specially adapted for mounting on a printed-circuit support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Casings For Electric Apparatus (AREA)
  • Inverter Devices (AREA)

Abstract

本发明提供一种半导体装置及半导体装置的制造方法，其实现可靠性高的半导体装置。半导体模块(10)(半导体装置)包括壳体(11)、层叠体(16)以及梁部(17)。壳体为框状，在其一边具有凹部(11a)。层叠体具有依次层叠有端子(13)、绝缘片(14)以及端子(15)的结构，并配置于壳体的凹部。梁部(17)固着于壳体的凹部，将配置于该凹部的层叠体固定。壳体、层叠体以及梁部(17)分别分开准备、并组装。由此，避免如将层叠体嵌件成型的情况那样绝缘片(14)与在成型时成为较高温度的壳体树脂材料接触，抑制绝缘片(14)的劣化、以及由此引起的端子(13)与端子(15)之间的绝缘不良，并提高半导体模块的可靠性。

Description

半导体装置及半导体装置的制造方法
技术领域
本发明涉及一种半导体装置及半导体装置的制造方法。
背景技术
关于半导体装置，已知将包括陶瓷电路基板以及设置于该基板之上的半导体芯片的半导体单元容纳于使用了聚苯硫醚(PPS)树脂等树脂材料的壳体的技术、以及在那样的壳体设置依次层叠有第一功率端子、绝缘部件以及第二功率端子的端子层叠部的技术(专利文献1)。
此外，关于在半导体装置的壳体内部设置将多个主端子和***到各主端子间的绝缘纸固定于树脂线的端子块的技术、那样的端子块的形成，已知在主端子和绝缘纸形成孔，并在使用了模具的树脂线的成型时，通过与注入到该孔的树脂一起一体成型从而将主端子和绝缘纸固定于树脂线的技术(专利文献2)。
此外，已知如下半导体装置：该半导体装置具有依次重叠有第一功率端子、第一绝缘片以及第二功率端子的端子层叠部，第一功率端子具有与电容器的第一连接端子导电连接的第一接合区，第二功率端子具有与电容器的第二连接端子导电连接的第二接合区，第一绝缘片具有在俯视时向从第二接合区朝向第一接合区的方向延伸的平台部(专利文献3)。
现有技术文献
专利文献
专利文献1：美国专利申请公开第2021/0202372号说明书
专利文献2：日本特开2004-153243号公报
专利文献3：日本特开2021-106235号公报
发明内容
技术问题
在将依次层叠有第一端子、绝缘片以及第二端子的层叠体设置于壳体的半导体装置中，例如，在壳体树脂材料的成型时对该层叠体进行嵌件成型。但是，在该方法中，如果对层叠体中所包含的绝缘片使用耐热温度比壳体树脂材料的成型温度低的绝缘材料，则绝缘片可能由于与成型时的较高温度的壳体树脂材料接触而引起劣化。如果绝缘片劣化，则难以保证隔着该绝缘片而设置的第一端子与第二端子之间的绝缘性，有可能产生绝缘不良，有可能难以保证将这些第一端子、绝缘片以及第二端子的层叠体设置于壳体的半导体装置的可靠性。
在一个方面，本发明的目的在于实现可靠性高的半导体装置。
技术方案
在一个方式中，提供一种半导体装置，其包括：壳体，其为框状，且在所述框状的一边具有凹部；层叠体，其依次层叠有第一端子、绝缘片以及第二端子，并配置于所述凹部；以及梁部，其固着于所述壳体的所述凹部，并将配置于所述凹部的所述层叠体固定。
此外，在另一方式中，提供一种半导体装置的制造方法，其包括：准备壳体的工序，所述壳体为框状，且在所述框状的一边具有凹部；准备梁部的工序，所述梁部能够配置于所述壳体的所述凹部；准备层叠体的工序，所述层叠体依次层叠有第一端子、绝缘片以及第二端子；将所述层叠体配置于所述壳体的所述凹部的工序；以及将所述梁部固着于配置有所述层叠体的、所述壳体的所述凹部而将所述层叠体固定的工序。
发明效果
在一个方面，能够实现可靠性高的半导体装置。
附图说明
图1是对第一实施方式的半导体装置的一例进行说明的图。
图2是示出第一实施方式的半导体模块与电容器的连接部的一例的图。
图3是对第一实施方式的半导体模块的一例进行说明的图。
图4是对第一实施方式的半导体模块的壳体的一例进行说明的图。
图5是对第一实施方式的半导体模块的层叠体的一例进行说明的图。
图6是对第一实施方式的半导体模块的梁部的一例进行说明的图。
图7是对第一实施方式的层叠体的准备工序的一例进行说明的图。
图8是对第一实施方式的壳体、层叠体以及梁部的组装工序的一例进行说明的图(其一)。
图9是对第一实施方式的壳体、层叠体以及梁部的组装工序的一例进行说明的图(其二)。
图10是对第二实施方式的半导体模块的一例进行说明的图。
图11是对第三实施方式的半导体模块的例子进行说明的图(其一)。
图12是对第三实施方式的半导体模块的例子进行说明的图(其二)。
图13是对第四实施方式的半导体模块的一例进行说明的图。
图14是对第五实施方式的半导体模块的层叠体的构成例进行说明的图(其一)。
图15是对第五实施方式的半导体模块的层叠体的构成例进行说明的图(其二)。
图16是对第六实施方式的半导体模块的制造方法的一例进行说明的图。
符号说明
1：半导体装置
10、10A、10B、10C、10D、10E：半导体模块
11、21：壳体
11a：凹部
11b、17b：凹陷
11c、17c：槽
11d：嵌合部
12、22：端子结构部
13、15、23、25：端子
13a：连接区域
14、24：绝缘片
14a：切口部
16：层叠体
17：梁部
17d：卡止部
17e：粗糙化部
18a、18b、18c、18d：粘接剂
19：封装树脂
20：电容器
30：连接部件
具体实施方式
[第一实施方式]
图1是对第一实施方式的半导体装置的一例进行说明的图。在图1中示意性地示出半导体装置的一例的主要部分立体图。
图1所示的半导体装置1具备半导体模块(也称为“半导体装置”)10、电容器20、以及连接它们的连接部件30。
半导体模块10具备壳体11。在半导体模块10的壳体11内容纳有绝缘基板以及安装于绝缘基板的半导体元件等。
在此，对半导体模块10的壳体11使用例如PPS树脂。除此之外，对于半导体模块10的壳体11也可以使用聚对苯二甲酸丁二醇酯(PBT)树脂、聚丁二酸丁二醇酯(PBS)树脂、聚酰胺(PA)树脂、丙烯腈丁二烯苯乙烯(ABS)树脂等。使用这样的树脂材料，通过例如注塑成型，形成半导体模块10的壳体11。
对于容纳于半导体模块10的壳体11内的绝缘基板使用例如在陶瓷基板的两主面设置有预定的图案的导体层的绝缘基板。对于陶瓷基板使用氧化铝、以氧化铝为主成分的复合陶瓷、氮化铝、氮化硅等的基板。对于导体层使用铜、铝等金属。对于绝缘基板能够使用Direct Copper Bonding(DCB，直接铜键合)基板、Active Metal Brazed(AMB，活性金属钎焊)基板等。
对于安装在容纳于半导体模块10的壳体11内的绝缘基板的半导体元件使用例如Insulated Gate Bipolar Transistor(IGBT，绝缘栅双极型晶体管)和/或Metal OxideSemiconductor Field Effect Transistor(MOSFET，金属氧化物半导体场效应晶体管)这样的半导体元件。对于半导体元件可以使用例如Free Wheeling Diode(FWD，续流二极管)和/或Schottky Barrier Diode(SBD，肖特基势垒二极管)这样的二极管，也可以使用这样的二极管与IGBT和/或MOSFET集成而得的元件。除此之外，在绝缘基板可以安装有与半导体元件连接的端子部件等。
在容纳有这样的绝缘基板以及安装于该绝缘基板的半导体元件等的半导体模块10的壳体11的一边设置有端子结构部12，该端子结构部12与所容纳的绝缘基板以及半导体元件等连接，并用于将半导体模块10与其外部的电容器20连接。在壳体11的一边还设置有梁部17。在此，作为一例，图示出在壳体11的一边设置有三个端子结构部12以及梁部17的半导体模块10。应予说明，对于半导体模块10的端子结构部12和梁部17将在后面进行描述。
电容器20具备壳体21。在电容器20的壳体21内容纳有电容器元件。
在此，对电容器20的壳体21使用例如PPS树脂。除此之外，对于电容器20的壳体21也可以使用PBT树脂、PBS树脂、PA树脂、ABS树脂等材料。使用这样的树脂材料，通过例如注塑成型而形成电容器20的壳体21。
在容纳有电容器元件的电容器20的壳体21的一边设置有端子结构部22，该端子结构部22与所容纳的电容器元件连接，并用于将电容器20与其外部的半导体模块10连接。在此，作为一例，图示出在壳体21的一边设置有三个端子结构部22的电容器20。应予说明，对于电容器20的端子结构部22将在后面进行描述。
半导体模块10和电容器20以彼此的端子结构部12与端子结构部22对置的方式配置，并且彼此的端子结构部12与端子结构部22使用母线等连接部件30进行连接。如此，半导体模块10与电容器20连接，实现半导体装置1。
在半导体装置1中，使用半导体模块10的绝缘基板以及安装于该绝缘基板的半导体元件等、和电容器20的电容器元件，形成电力转换电路或逆变器电路这样的具有预定的功能的电路。
对上述那样的半导体装置1的半导体模块10与电容器20的连接部进行说明。
图2是示出第一实施方式的半导体模块与电容器的连接部的一例的图。在图2中示意性地示出图1的Ⅱ-Ⅱ剖视图。
在半导体模块10的壳体11，例如，如图2所示，设置有端子结构部12，该端子结构部12具备依次层叠有端子13、绝缘片14以及端子15的层叠体16。例如，端子13是半导体模块10的负极(N)端子，端子15是半导体模块10的正极(P)端子。端子13和端子15分别与容纳于壳体11内的绝缘基板或半导体元件或者与它们连接的部件的负极和正极连接。端子13、绝缘片14以及端子15以绝缘片14介于端子13与端子15之间的方式层叠。对于端子13和端子15使用铜、铝等金属。对于绝缘片14使用芳香族聚酰胺树脂、PA树脂、氟树脂、聚酰亚胺树脂等绝缘树脂材料。
层叠体16的端子13、绝缘片14以及端子15在图2所示那样的截面位置处，以端子13、绝缘片14以及端子15成为阶梯状的方式层叠地设置。具有层叠的端子13、绝缘片14以及端子15的层叠体16与设置于其上的梁部17一起固定于壳体11。应予说明，对于壳体11以及固定于该壳体11的层叠体16和梁部17将在后面进行描述。
在与半导体模块10连接的电容器20的壳体21，例如，如图2所示，设置有端子结构部22，该端子结构部22具备端子23、绝缘片24以及端子25。例如，端子23是电容器20的N端子，端子25是电容器20的P端子。对于端子23和端子25使用铜、铝等金属。对于绝缘片24使用芳香族聚酰胺树脂、PA树脂、氟树脂、聚酰亚胺树脂等绝缘树脂材料。
例如，如图2所示，端子23被设为其一端侧与壳体21连接，另一端侧朝向壳体21的外侧弯折的形状。端子25设置于壳体21的比端子23靠内侧的位置，且被设为其一端侧与壳体21连接，另一端侧朝向壳体21的内侧弯折的形状。绝缘片24的一端侧与壳体21的、端子23和端子25之间的位置连接，并具有能够向端子23侧弯折那样的柔软性。绝缘片24被设为在向端子23侧弯折时能够覆盖端子23那样的尺寸。
半导体模块10和电容器20以彼此的壳体11的端子结构部12与壳体21的端子结构部22对置的方式配置。并且，半导体模块10的端子结构部12的、端子13的从绝缘片14露出的一部分(称为“连接区域”)13a与电容器20的端子结构部22的端子23连接。例如，半导体模块10的端子13和电容器20的端子23均为N端子。
半导体模块10的端子13与电容器20的端子23的连接通过例如激光焊接来进行。激光焊接可以使用连续地照射激光的缝激光来进行，也可以使用照射脉冲状的激光的点激光来进行。应予说明，对于半导体模块10的端子13与电容器20的端子23的连接也可以使用焊料接合和/或超声波接合等其他方法。
在半导体模块10的端子13与电容器20的端子23连接之后，电容器20的绝缘片24向端子13与端子23的连接部侧弯折。通过电容器20的绝缘片24如此进行弯折，从而使端子23和与该端子23连接的端子13的连接区域13a、以及绝缘片14被弯折后的绝缘片24覆盖。
应予说明，在图2中，为了方便而示出弯折后的绝缘片24不与电容器20的端子23以及半导体模块10的绝缘片14接触的状态，但弯折后的绝缘片24也可以与电容器20的端子23以及半导体模块10的绝缘片14接触。
在电容器20的绝缘片24弯折后，半导体模块10的端子15与电容器20的端子25使用连接部件30进行连接。对于连接部件30使用铜、铝等金属。对于连接部件30使用例如母线。连接部件30以跨越被设置为覆盖半导体模块10的端子13与电容器20的端子23的连接部以及半导体模块10的绝缘片14的、电容器20的绝缘片24的方式配置，并与半导体模块10的端子15和电容器20的端子25连接。例如，半导体模块10的端子15和电容器20的端子25均为P端子，连接部件30是将半导体模块10与电容器20的P端子彼此连接的P端子连接部件。
应予说明，在图2中，为了方便而示出连接部件30不与弯折后的绝缘片24接触的状态，但连接部件30也可以与弯折的绝缘片24接触。
半导体模块10的端子15和电容器20的端子25与连接部件30的连接通过例如激光焊接来进行。激光焊接可以使用缝激光来进行，也可以使用点激光来进行。应予说明，对于半导体模块10的端子15和电容器20的端子25与连接部件30的连接也可以使用焊料接合和/或超声波接合等其他方法。
例如，如此将彼此的端子结构部12与端子结构部22使用连接部件30来连接，将半导体模块10与电容器20连接。
应予说明，在此，作为半导体模块10的连接对象而例示了电容器20，但半导体模块10的连接对象并不限于电容器20。半导体模块10能够与具备与其PN端子连接的端子的模块或部件等各种电子部件连接。
对半导体模块10进一步地进行说明。
如上所述，半导体模块10在其壳体11设置有层叠体16，该层叠体16依次层叠有端子13、绝缘片14以及端子15。
在此，作为用于将层叠体16设置于壳体11的方法之一，以往，已知在使用了PPS树脂等壳体树脂材料的壳体11的成型时，利用该壳体树脂材料将层叠体16嵌件成型的方法。但是，在如此将层叠体16嵌件成型的方法中，层叠体16的绝缘片14与在成型时成为较高温度的PPS树脂等壳体树脂材料接触。因此，如果对绝缘片14使用耐热温度比壳体树脂材料的成型温度(例如最大330℃左右)低的绝缘材料，则绝缘片14可能由于与成型时的较高温度的壳体树脂材料接触而引起劣化。如果绝缘片14劣化，则难以保证隔着该绝缘片14而设置的端子13与端子15之间的绝缘性，有可能产生绝缘不良，有可能难以保证将这些端子13、绝缘片14以及端子15的层叠体16设置于壳体11的半导体模块10的可靠性。
鉴于这一点，在第一实施方式的半导体模块10中，采用上述及以下那样的构成。
图3是对第一实施方式的半导体模块的一例进行说明的图。在图3中示意性地示出半导体模块的一例的主要部分立体图。
如图3(以及上述图1和图2)所示，半导体模块10包括壳体11、层叠体16以及梁部17。在此，作为壳体11而图示出框状的壳体、或者壳体的框状的部分。壳体11为框状，并在其框状的一边具有凹部11a。在图3中，作为一例，图示出在框状的一边具有三个凹部11a的壳体11。在这样的壳体11的各凹部11a配置有层叠体16，即依次层叠有端子13、绝缘片14以及端子15的层叠体16。并且，在壳体11的配置有层叠体16的各凹部11a配置并固定有梁部17，通过该梁部17而将层叠体16固定于凹部11a。
分别参照图4～图6对这样的半导体模块10的壳体11、层叠体16以及梁部17进一步地进行说明。
首先，参照图4对半导体模块10的壳体11进行说明。
图4是对第一实施方式的半导体模块的壳体的一例进行说明的图。在图4的(A)中示意性地示出半导体模块的壳体的一例的主要部分立体图，在图4的(B)中示意性地示出半导体模块的壳体的一例的主要部分俯视图，在图4的(C)中示意性地示出半导体模块的壳体的一例的主要部分侧视图。
图4的(A)～图4的(C)示意性地示出了图3的P部处的半导体模块10的壳体11的一例。在框状的壳体11的一边设置有图4的(A)～图4的(C)所示那样的凹部11a。凹部11a以将壳体11的该一边沿壳体11的内外方向贯通的方式设置，即以将壳体11的该一边沿与该一边的延伸方向正交的方向贯通的方式设置。凹部11a的在壳体11的该一边的延伸方向上的宽度被设定为能够容纳如后述那样配置于凹部11a的层叠体16和梁部17的宽度。
如图4的(A)～图4的(C)所示，壳体11的凹部11a在其底部具有部分下凹的凹陷11b。凹部11a的底部的凹陷11b被设定为能够容纳如后述那样配置于凹部11a的层叠体16的、该端子13的宽度和深度。即，在设置于凹部11a的底部的凹陷11b容纳层叠体16的端子13。凹部11a的底部中的、不是凹陷11b的部分与层叠体16的绝缘片14对置。
对于壳体11使用PPS树脂、PBT树脂、PBS树脂、PA树脂、ABS树脂等树脂材料。使用预定的树脂材料，通过例如注塑成型而形成具备具有上述那样的凹陷11b的凹部11a的壳体11。
接下来，参照图5对半导体模块10的层叠体16进行说明。
图5是对第一实施方式的半导体模块的层叠体的一例进行说明的图。在图5的(A)中示意性地示出半导体模块的层叠体的一例的主要部分立体图，在图5的(B)中示意性地示出半导体模块的层叠体的一例的主要部分俯视图，在图5的(C)中示意性地示出半导体模块的层叠体的一例的主要部分侧视图。
图5的(A)～图5的(C)示意性地示出了图3的P部处的半导体模块10的层叠体16的一例。层叠体16具有依次层叠有端子13、绝缘片14以及端子15的构成。隔着绝缘片14对置的端子13与端子15例如，如图5的(B)和图5的(C)所示，在俯视和侧视时设为相同或等同的宽度。夹在端子13与端子15之间的绝缘片14例如，如图5的(B)和图5的(C)所示，在俯视和侧视时设为比端子13和端子15大的宽度。宽度比端子13和端子15的宽度宽的绝缘片14被设定为例如能够容纳于壳体11的凹部11a的宽度，即凹部11a的、设置有它的壳体11的一边的延伸方向上的宽度以下。
在绝缘片14，例如，如图5的(A)～图5的(C)所示，在一个边缘部(成为壳体11的外侧的前端部)设置有切口部14a。端子13的连接区域13a从绝缘片14的切口部14a露出。端子13以其连接区域13a位于绝缘片14的切口部14a的状态被绝缘片14覆盖。端子13除了位于绝缘片14的切口部14a的连接区域13a以外被绝缘片14覆盖。此外，端子15设置于绝缘片14上，即设置于绝缘片14的、与端子13侧相反的一侧。端子15设置于在俯视时隔着绝缘片14与端子13对置，并且与其连接区域13a不重叠的位置。端子15、绝缘片14以及从其切口部14a露出的端子13的连接区域13a成为阶梯状。如图5的(C)所示，端子13使用粘接剂18a与绝缘片14粘接，并且如图5的(C)所示，端子15使用粘接剂18b与绝缘片14粘接。
在层叠体16中，在端子13的连接区域13a连接有例如如前述那样的电容器20的端子23，在端子15连接有例如与如前述那样的电容器20的端子25相连的连接部件30。
接下来，参照图6对半导体模块10的梁部17进行说明。
图6是对第一实施方式的半导体模块的梁部的一例进行说明的图。在图6的(A)中示意性地示出半导体模块的梁部的一例的主要部分立体图，在图6的(B)中示意性地示出半导体模块的梁部的一例的主要部分俯视图，在图6的(C)中示意性地示出半导体模块的梁部的一例的主要部分侧视图。
图6的(A)～图6的(C)示意性地示出了图3的P部处的半导体模块10的梁部17的一例。梁部17设置于壳体11的凹部11a的对置的侧壁间。在壳体11的凹部11a的侧壁和与该侧壁对置的梁部17的侧面之间可以设置有供后述的粘接剂18d(其一部分)进入那样的间隙。梁部17是配置于壳体11的凹部11a的部件，并且是用于将配置于壳体11的凹部11a的层叠体16夹在其与凹部11a的底部之间并进行固定的部件。
梁部17在与固定的层叠体16面对的一侧，如图6的(A)～图6的(C)所示，具有部分下凹的凹陷17b。梁部17的凹陷17b被设定为能够容纳层叠体16的端子15的宽度和深度。即，在梁部17被设置于壳体11的凹部11a时，在该梁部17的凹陷17b容纳层叠体16的端子15。梁部17的与层叠体16面对的一侧中的、不是凹陷17b的部分与层叠体16的绝缘片14对置。
对于梁部17使用PPS树脂、PBT树脂、PBS树脂、PA树脂、ABS树脂等树脂材料。梁部17使用例如与壳体11所使用的树脂材料相同种类的树脂材料。但是，梁部17也能够使用与壳体11所使用的树脂材料不同种类的树脂材料。使用预定的树脂材料，通过例如注塑成型而形成具有上述那样的凹陷17b的梁部17。
接下来，对半导体模块10的壳体11、层叠体16以及梁部17的组装进行说明。
在组装壳体11、层叠体16以及梁部17之前，分别准备壳体11和梁部17。即，通过例如使用了PPS树脂等预定的树脂材料的注塑成型来形成并准备具备具有上述图4所示那样的凹陷11b的凹部11a的壳体11。通过例如使用了PPS树脂等预定的树脂材料的注塑成型来形成并准备具有上述图6所示那样的凹陷17b的梁部17。
此外，在组装壳体11、层叠体16以及梁部17之前，除了壳体11和梁部17以外，还准备层叠体16，即依次层叠有端子13、绝缘片14以及端子15的层叠体16。
在此，图7是对第一实施方式的层叠体的准备工序的一例进行说明的图。在图7的(A)中示意性地示出层叠前的端子、绝缘片以及粘接剂的一例的主要部分侧视图(分解侧视图)，在图7的(B)中示意性地示出端子、绝缘片以及粘接剂的层叠后的状态的一例的主要部分侧视图。
例如，如图7的(A)所示，预先准备以预定的尺寸形成的端子13、绝缘片14以及端子15，并在端子13与绝缘片14之间、以及绝缘片14与端子15之间分别设置粘接剂18a和粘接剂18b。然后，如图7的(B)所示，使用粘接剂18a将端子13与绝缘片14粘接，使用粘接剂18b将绝缘片14与端子15粘接。
对于粘接剂18a和粘接剂18b能够使用环氧系粘接剂、硅酮系粘接剂、陶瓷系粘接剂等。对于粘接剂18a和粘接剂18b除了能够使用液态的粘接剂以外，还能够使用片(sheet)状的粘接剂。粘接剂18a和粘接剂18b可以使用相同种类的粘接剂，也可以使用不同种类的粘接剂。在端子13与绝缘片14的使用了粘接剂18a的粘接中，可以将预先设置有粘接剂18a的端子13粘贴于绝缘片14，也可以将端子13粘贴于预先设置有粘接剂18a的绝缘片14。在绝缘片14与端子15的使用了粘接剂18b的粘接中，可以将预先设置有粘接剂18b的端子15粘贴于绝缘片14，也可以将端子15粘贴于预先设置有粘接剂18b的绝缘片14。
例如，介于端子13与绝缘片14之间的粘接剂18a、以及介于绝缘片14与端子15之间的粘接剂18b根据粘接剂18a和粘接剂18b所使用的材料，使用加热、光照射等方法而进行固化。除此之外，粘接剂18a和粘接剂18b在该层叠体16的准备步骤(向壳体11的凹部11a配置前)中，也可以设为未固化或半固化的状态。
例如，如此，准备图7的(B)和上述图5所示那样的层叠体16，即依次层叠有端子13、绝缘片14以及端子15的层叠体16。
应予说明，壳体11的准备、梁部17的准备、以及层叠体16的准备的顺序不限。
图8和图9是对第一实施方式的壳体、层叠体以及梁部的组装工序的一例进行说明的图。在图8中示意性地示出组装前的壳体、层叠体、梁部以及粘接剂的一例的主要部分侧视图(分解侧视图)。在图9的(A)中示意性地示出壳体、层叠体、梁部以及粘接剂的组装后的状态的一例的主要部分俯视图，在图9的(B)中示意性地示出壳体、层叠体、梁部以及粘接剂的组装后的状态的一例的主要部分侧视图。
例如，如图8所示，在预先准备的壳体11的其凹部11a(包括其凹陷11b)与层叠体16(其端子13侧)之间、以及层叠体16(其端子15侧)与梁部17(其凹陷17b侧)之间分别设置粘接剂18c和粘接剂18d。应予说明，粘接剂18d除了设置于层叠体16与梁部17之间以外，如果在壳体11的凹部11a的侧壁与梁部17的侧面之间存在间隙则也可以设置于它们之间。并且，如图9的(A)和图9的(B)所示，使用粘接剂18c将层叠体16粘接于壳体11的凹部11a，使用粘接剂18d将梁部17粘接于层叠体16(或层叠体16和壳体11的凹部11a的侧壁)。
对于粘接剂18c和粘接剂18d能够使用环氧系粘接剂、硅酮系粘接剂、陶瓷系粘接剂等。对于粘接剂18c和粘接剂18d除了能够使用液态的粘接剂以外，还能够使用片状的粘接剂。粘接剂18c和粘接剂18d可以使用相同种类的粘接剂，也可以使用不同种类的粘接剂。在层叠体16向壳体11的凹部11a的使用了粘接剂18c的粘接中，可以将预先设置有粘接剂18c的层叠体16粘贴于壳体11，也可以将层叠体16粘贴于预先设置有粘接剂18c的壳体11。在梁部17向层叠体16(或层叠体16和凹部11a的侧壁)的使用了粘接剂18d的粘接中，可以将预先设置有粘接剂18d的梁部17粘贴于层叠体16(或层叠体16和凹部11a的侧壁)，也可以将梁部17粘贴于预先设置有粘接剂18d的层叠体16(或层叠体16和凹部11a的侧壁)。
例如，首先，在壳体11的凹部11a介由粘接剂18c配置层叠体16。层叠体16以其端子13容纳于壳体11的凹部11a的凹陷11b的方式，介由粘接剂18c配置于其与凹部11a之间。接下来，在配置有层叠体16的壳体11的凹部11a介由粘接剂18d配置梁部17。梁部17以在其凹陷17b容纳层叠体16的端子15的方式，介由粘接剂18d配置于其与层叠体16(或层叠体16和凹部11a的侧壁)之间。如此，得到图9的(A)和图9的(B)所示那样的状态。
或者，首先，介由粘接剂18d在层叠体16配置梁部17。梁部17以在其凹陷17b容纳层叠体16的端子15的方式，介由粘接剂18d配置于其与层叠体16之间。接下来，将介由粘接剂18d而配置有梁部17的层叠体16介由粘接剂18c配置于壳体11的凹部11a。层叠体16以其端子13容纳于壳体11的凹部11a的凹陷11b的方式，介由粘接剂18c配置于其与凹部11a之间。在梁部17与凹部11a的侧壁之间也可以设置粘接剂18d。如此，也可以得到如图9的(A)和图9的(B)所示那样的状态。
在得到图9的(A)和图9的(B)所示那样的状态之后，粘接剂18c和粘接剂18d根据它们所使用的材料，使用加热、光照射等方法而进行固化。在粘接剂18c和粘接剂18d的固化前或固化时，为了抑制空隙等的产生，可以进行在真空中脱泡的处理。此外，在粘接剂18c和粘接剂18d的固化时，为了抑制层叠体16和梁部17的位置偏离、粘接剂18c和粘接剂18d的未填充区域的产生，可以进行将梁部17向壳体11的凹部11a的底部侧加压的处理。作为一例，粘接剂18c和粘接剂18d一边在真空中脱泡，一边在将梁部17向壳体11的凹部11a的底部侧加压的状态下，通过加热而固化。
应予说明，在上述图7所示的层叠体16的准备步骤中，在介于绝缘片14与端子13和端子15之间的粘接剂18a和粘接剂18b被设为未固化或半固化的状态的情况下，可以在该粘接剂18c和粘接剂18d的固化时，将粘接剂18a和粘接剂18b与粘接剂18c和粘接剂18d同时固化。
如上所述，在壳体11的凹部11a介由粘接剂18c配置层叠体16，并使用粘接剂18c将层叠体16固着。在配置有层叠体16的壳体11的凹部11a，介由粘接剂18d配置梁部17，并使用粘接剂18d将梁部17固着。由此，得到配置于壳体11的凹部11a的层叠体16被梁部17固定的状态。
如此，在上述方法中，准备具有凹部11a的壳体11，并与该壳体11分开地分别准备层叠体16和梁部17。然后，在壳体11的凹部11a配置与壳体11分开准备的层叠体16，进一步地，在其凹部11a固着与壳体11分开准备的梁部17，并固定凹部11a的层叠体16。因此，避免如利用壳体11和/或梁部17所使用的PPS树脂等成型温度较高的壳体树脂材料将包括绝缘片14的层叠体16嵌件成型的情况那样，绝缘片14与在成型时成为较高温度的壳体树脂材料接触。由于避免绝缘片14与较高温度的壳体树脂材料接触，因此，抑制绝缘片14劣化，并抑制由绝缘片14劣化而难以保证端子13与端子15之间的绝缘性从而产生绝缘不良、进而难以保证包括层叠体16的半导体模块10的可靠性。
在嵌件成型中，为了抑制绝缘片14的劣化，作为绝缘片14的绝缘材料，选择相对于在嵌件成型时有可能接触的壳体树脂材料的成型温度(例如330℃左右)具有一定的耐热性的绝缘材料。与此相对，在分别准备壳体11、层叠体16以及梁部17并将它们进行组装的上述方法中，由于避免绝缘片14与成型温度那样的较高温度的壳体树脂材料接触，因此，能够对绝缘片14选择耐热温度比壳体树脂材料的成型温度低的绝缘材料。例如，能够基于粘接剂18a、粘接剂18b、粘接剂18c以及粘接剂18d的固化温度、搭载于半导体模块10的半导体元件等部件的安装温度(例如220℃左右)等，选择相对于那样的温度具有耐热性的绝缘材料。因此，能够大幅扩大绝缘片14所使用的绝缘材料的选择范围。
此外，在分别准备壳体11、层叠体16以及梁部17，并使用粘接剂18c和粘接剂18d将它们进行组装的上述方法中，在壳体11与层叠体16之间填充粘接剂18c，在层叠体16与梁部17之间填充粘接剂18d。因此，抑制在壳体11与层叠体16之间形成间隙，或者在层叠体16与梁部17之间形成间隙。通过在固化时进行在真空中脱泡的处理，从而进一步抑制那样的间隙的形成。通过抑制间隙的形成，从而抑制局部放电的风险。应予说明，为了有效地抑制局部放电，优选在壳体11的凹部11a的侧壁和与其对置的梁部17的侧面之间不设置间隙，或者在设置于该侧壁与该侧面之间的间隙填充粘接剂18d。
此外，也能够调整在壳体11与层叠体16之间填充的粘接剂18c的厚度、和/或层叠体16的绝缘片14与端子13和端子15之间的粘接剂18a和粘接剂18b的厚度。如果如此调整粘接剂18c、和/或粘接剂18a以及粘接剂18b的厚度，则能够调整端子13和端子15的、相对于壳体11的凹部11a的底部的高度位置。通过调整端子13和端子15的高度位置，从而也能够调整与容纳于壳体11内的绝缘基板或半导体元件或者与它们连接的部件的连接高度。
[第二实施方式]
图10是对第二实施方式的半导体模块的一例进行说明的图。在图10中示意性地示出半导体模块的一例的主要部分侧视图。
图10所示的半导体模块(也称为“半导体装置”)10A具有如下构成：在设置于壳体11的凹部11a的凹陷11b形成有与凹陷11b连通且沿纸面进深方向延伸的槽11c，并在设置于梁部17的凹陷17b形成有沿纸面进深方向延伸的槽17c。壳体11的凹部11a的槽11c以与凹部11a的凹陷11b连通的方式形成，梁部17的槽17c以与梁部17的凹陷17b连通的方式形成。半导体模块10A与上述第一实施方式中所述的半导体模块10的不同之处在于具有这样的构成。
在半导体模块10A中，通过在壳体11的凹部11a的凹陷11b形成有槽11c，从而能够使将层叠体16固着于凹部11a的粘接剂18c的剩余部分积存于槽11c。由于能够将剩余部分的粘接剂18c积存于槽11c，所以能够抑制层叠体16的端子13和端子15的、相对于壳体11的凹部11a的底部的高度位置由于剩余部分的粘接剂18c的厚度而变得比预定的位置高。由此，能够抑制层叠体16的端子13和端子15与容纳于壳体11内的绝缘基板或半导体元件或者与它们连接的部件的连接高度的偏离。
此外，在半导体模块10A中，通过在梁部17的凹陷17b形成有槽17c，从而能够使将梁部17固着于层叠体16(或层叠体16和壳体11)的粘接剂18d的剩余部分积存于槽17c。由于能够将剩余部分的粘接剂18d积存于槽17c，所以能够抑制梁部17相对于壳体11的高度位置由于剩余部分的粘接剂18d的厚度而变得比预定的位置高。由此，能够抑制由梁部17从壳体11突出所引起的外观不良、在壳体11上设置盖的情况下的该盖的晃动等。
应予说明，在此，例示了在壳体11的凹部11a和梁部17分别形成槽11c和槽17c的情况。除此之外，也可以仅在凹部11a和梁部17中的凹部11a形成槽11c来积存剩余部分的粘接剂18c，还可以仅在梁部17形成槽17c来积存剩余部分的粘接剂18d。
形成于壳体11的凹部11a的槽11c的位置、尺寸以及条数并不限于上述的例子，只要能够积存剩余部分的粘接剂18c，就能够形成各种位置、尺寸以及条数的槽11c。此外，形成于梁部17的槽17c的位置、尺寸以及条数并不限于上述的例子，只要能够积存剩余部分的粘接剂18d，就能够形成各种位置、尺寸以及条数的槽17c。
半导体模块10A与上述第一实施方式中所述的半导体模块10同样地，能够使用层叠体16的、隔着绝缘片14而设置的端子13和端子15，与电容器20等其他电子部件连接。
[第三实施方式]
图11和图12是对第三实施方式的半导体模块的例子进行说明的图。在图11的(A)和图11的(B)以及图12中分别示意性地示出半导体模块的一例的主要部分俯视图。
图11的(A)所示的半导体模块(也称为“半导体装置”)10B具有如下构成：在梁部17设置有卡止于壳体11的卡止部17d，在壳体11设置有供梁部17的卡止部17d嵌合的嵌合部11d。半导体模块10B与上述第一实施方式中所述的半导体模块10的不同之处在于具有这样的构成。也可以在配置于梁部17之下的绝缘片14也形成与嵌合部11d对应的卡止部。通过设为这样的构成，从而能够使绝缘片14容易地在壳体11对准位置。
在半导体模块10B，作为梁部17的卡止部17d，设置有在俯视时从与壳体11的凹部11a的侧壁对置的侧面突出的卡止部17d，作为壳体11的嵌合部11d，设置有在俯视时从壳体11的凹部11a的侧壁凹陷的嵌合部11d。在半导体模块10B中，在将梁部17安装于壳体11的凹部11a时，梁部17的卡止部17d被***并嵌合于壳体11的嵌合部11d。由此，梁部17以位置偏离被抑制的状态固着于在凹部11a配置有层叠体16的壳体11。进一步地，梁部17通过其卡止部17d嵌合于壳体11的嵌合部11d，从而使固着的强度提高，并抑制由外力所引起的梁部17的脱落。
此外，图11的(B)所示的半导体模块(也称为“半导体装置”)10C具有如下构成：作为梁部17的卡止部17d，设置有在俯视时从与壳体11的凹部11a的侧壁对置的侧面凹陷的卡止部17d，作为壳体11的嵌合部11d，设置有在俯视时从壳体11的凹部11a的侧壁突出的嵌合部11d。也可以在配置于梁部17之下的绝缘片14也形成与嵌合部11d对应的凹部。通过设为这样的构成，从而能够使绝缘片14容易地在壳体11对准位置。半导体模块10C与上述第一实施方式中所述的半导体模块10的不同之处在于具有这样的构成。
在半导体模块10C中，在将梁部17安装于壳体11的凹部11a时，壳体11的嵌合部11d被***并嵌合于梁部17的卡止部17d。由此，梁部17以位置偏离被抑制的状态固着于在凹部11a配置有层叠体16的壳体11。进一步地，梁部17通过其卡止部17d与壳体11的嵌合部11d嵌合，从而使固着的强度提高，并抑制由外力所引起的梁部17的脱落。
此外，图12所示的半导体模块(也称为“半导体装置”)10D具有尺寸比配置于壳体11的凹部11a的层叠体16大的梁部17。在半导体模块10D中，具有如下构成：在其梁部17的端部设置有朝向壳体11的框的内部突出的卡止部17d，在壳体11设置有朝向其框的内部凹陷并且供梁部17的卡止部17d嵌合的嵌合部11d。半导体模块10D与上述第一实施方式中所述的半导体模块10的不同之处在于具有这样的构成。
在半导体模块10D中也与上述同样地，梁部17的卡止部17d被***并嵌合于壳体11的嵌合部11d。由此，梁部17在位置偏离被抑制的状态下以高强度固着于壳体11。
应予说明，在半导体模块10B、半导体模块10C以及半导体模块10D中，在卡止部17d与嵌合部11d之间也可以设置有供上述粘接剂18d进入那样的间隙。
此外，在半导体模块10B、半导体模块10C以及半导体模块10D中，在壳体11的凹部11a和梁部17也可以按照上述第二实施方式中所述的例子，设置积存粘接剂18c的槽11c以及积存粘接剂18d的槽17c。
半导体模块10B、半导体模块10C以及半导体模块10D与上述第一实施方式中所述的半导体模块10同样地，能够使用层叠体16的、隔着绝缘片14而设置的端子13和端子15，与电容器20等其他电子部件连接。
[第四实施方式]
图13是对第四实施方式的半导体模块的一例进行说明的图。在图13的(A)中示意性地示出半导体模块的一例的主要部分俯视图，在图13的(B)中示意性地示出在壳体内设置封装树脂的情况下的半导体模块的一例的主要部分俯视图。
图13的(A)所示的半导体模块(也称为“半导体装置”)10E具有如下构成：在梁部17的、成为壳体11的内侧的面设置有经粗糙化的部位(称为“粗糙化部”)17e。半导体模块10E与上述第一实施方式中所述的半导体模块10的不同之处在于具有这样的构成。
梁部17的粗糙化部17e能够通过在例如基于注塑成型的梁部17的成型时，使用具有与该粗糙化部17e对应的部位的模具而形成。除此之外，梁部17的粗糙化部17e也能够通过在基于注塑成型的梁部17的成型后，使用激光加工、喷砂加工、蚀刻加工等适当的加工方法对成为壳体11的内侧的面进行加工而形成。梁部17通过在成为壳体11的内侧的面设置粗糙化部17e，从而使该面的表面积变大。
在半导体模块10E中，在其壳体11的内侧容纳有绝缘基板和/或安装于该绝缘基板的半导体元件等部件。容纳于壳体11的内侧的绝缘基板和/或半导体元件等例如如图13的(B)所示，被环氧树脂和/或硅酮树脂等封装树脂19封装。在如此壳体11的内侧被封装树脂19封装的情况下，在半导体模块10E中，通过在梁部17的、成为壳体11的内侧的面设置粗糙化部17e，使该面的表面积变大，从而提高梁部17与封装树脂19的紧密贴合强度。
应予说明，在上述第一实施方式中所述的半导体模块10、上述第二实施方式中所述的半导体模块10A、以及上述第三实施方式中所述的半导体模块10B、半导体模块10C以及半导体模块10D中也与该第四实施方式中所述的半导体模块10E同样地，容纳有绝缘基板和/或半导体元件等的壳体11的内侧能够用封装树脂19来封装。
此外，在半导体模块10E中，在壳体11的凹部11a和梁部17也可以按照上述第二实施方式中所述的例子，设置积存粘接剂18c的槽11c以及积存粘接剂18d的槽17c。
此外，在半导体模块10E中，在壳体11和梁部17也可以按照上述第三实施方式中所述的例子，设置嵌合部11d和卡止部17d。
半导体模块10E与上述第一实施方式中所述的半导体模块10同样地，能够使用层叠体16的、隔着绝缘片14而设置的端子13和端子15，与电容器20等其他电子部件连接。
[第五实施方式]
依次层叠有端子13、绝缘片14以及端子15的层叠体16的构成不限于上述第一实施方式～第四实施方式中所述那样的构成。在此，将层叠体16的其他构成例作为第五实施方式进行说明。
图14和图15是对第五实施方式的半导体模块的层叠体的构成例进行说明的图。在图14的(A)和图14的(B)以及图15的(A)和图15的(B)中分别示意性地示出半导体模块的一例的主要部分俯视图。
例如，如图14的(A)所示，层叠体16不一定需要在绝缘片14设置切口部14a。只要隔着绝缘片14设置端子13和端子15，并且端子13的成为壳体11的外侧的前端部从绝缘片14露出，在通过其端子13的前端部、绝缘片14以及端子15的截面位置处，端子13、绝缘片14以及端子15以成为阶梯状的方式层叠，就可以不在绝缘片14设置切口部14a。从绝缘片14露出的端子13的前端部作为与电容器20等电子部件的端子连接的连接区域13a而发挥功能。
在图14的(A)所示的层叠体16中，由于未在绝缘片14设置切口部14a，因此绝缘片14的准备、配置变得容易。
作为层叠体16，也能够使用如该图14的(A)所示那样的层叠体。
此外，例如，如图14的(B)所示，层叠体16的端子13可以设置为前端部从壳体11的凹部11a的外侧的边缘延伸出来。绝缘片14以使端子13的从壳体11的凹部11a的外侧的边缘延伸出的前端部露出的方式设置于壳体11的凹部11a。从壳体11的凹部11a的外侧的边缘延伸出，并从绝缘片14露出的端子13的前端部作为与电容器20等电子部件的端子连接的连接区域13a而发挥功能。
在图14的(B)所示的层叠体16中，端子13的连接区域13a向壳体11的凹部11a的外侧延伸出来，因此，抑制在利用激光焊接等将电容器20等电子部件的端子连接于连接区域13a时，对端子13之下的壳体11的凹部11a带来损伤。
作为层叠体16，也能够使用如该图14的(B)所示那样的层叠体。
此外，如图15的(A)所示，层叠体16可以设为端子13的从壳体11的凹部11a的外侧的边缘延伸出的前端部被具有切口部14a的绝缘片14覆盖那样的构成。端子13的从壳体11的凹部11a的外侧的边缘延伸出，并从绝缘片14的切口部14a露出的一部分作为与电容器20等电子部件的端子连接的连接区域13a而发挥功能。
在图15的(A)所示的层叠体16中，端子13的连接区域13a向壳体11的凹部11a的外侧延伸出来，因此，抑制在利用激光焊接等将电容器20等电子部件的端子连接于连接区域13a时，对端子13之下的壳体11的凹部11a带来损伤。
进一步地，在图15的(A)所示的层叠体16中，端子13的从壳体11的凹部11a的外侧的边缘延伸出的前端部除了连接区域13a以外在俯视时被宽度比端子13的宽度宽的绝缘片14覆盖。由此，充分地确保在例如如上所述，与电容器20等电子部件的连接时与端子15(P端子)连接而位于端子13(N端子)的上方的连接部件30(P端子连接部件，为了方便而在图15的(A)中用细实线进行图示)与端子13之间的、沿着绝缘片14的绝缘距离(沿面距离)。
作为层叠体16，也能够使用如该图15的(A)所示那样的层叠体。
此外，如图15的(B)所示，层叠体16可以设为端子13的从壳体11的凹部11a的外侧的边缘延伸出的前端部被具有切口部14a的绝缘片14覆盖，并且端子13在俯视时与上述图15的(A)的情况相比宽度更宽的构成。绝缘片14被设为在从壳体11的凹部11a的外侧的边缘延伸出的区域中，在俯视时与宽度宽的端子13相比宽度更宽那样的形状。
通过该图15的(B)所示那样的层叠体16，也抑制在利用激光焊接等将电容器20等电子部件的端子连接于向壳体11的凹部11a的外侧延伸出的连接区域13a时，对端子13之下的壳体11的凹部11a带来损伤。
进一步地，通过该图15的(B)所示那样的层叠体16，也充分地确保在例如如上所述，与电容器20等电子部件的连接时与端子15(P端子)连接而位于端子13(N端子)的上方的连接部件30(P端子连接部件，为了方便而在图15的(B)中用细实线进行图示)与端子13之间的、沿着绝缘片14的绝缘距离(沿面距离)。进一步地，另外，根据图15的(B)所示那样的层叠体16，端子13(N端子)和与端子15(P端子)连接的连接部件30(P端子连接部件)相比宽度更宽且端子13的截面积与上述图15的(A)的情况相比增加，因此，降低与电容器20等电子部件的连接部处的电感。根据图15的(B)所示那样的层叠体16，能够确保绝缘距离并且降低电感。
作为层叠体16，也能够使用该图15的(B)所示那样的层叠体。
对于上述第一实施方式中所述的半导体模块10、上述第二实施方式中所述的半导体模块10A、上述第三实施方式中所述的半导体模块10B、半导体模块10C以及半导体模块10D、以及上述第四实施方式中所述的半导体模块10E也可以使用图14的(A)和图14的(B)以及图15的(A)和图15的(B)所示那样的层叠体16。
[第六实施方式]
在此，将上述那样的半导体模块10等的制造方法(组装方法)的一例作为第六实施方式进行说明。
图16是对第六实施方式的半导体模块的制造方法的一例进行说明的图。
首先，准备具备凹部11a的壳体11，该凹部11a具有凹陷11b(步骤S1)。例如，使用PPS树脂等预定的树脂材料，通过注塑成型，形成上述图4所示那样的壳体11。或者，形成上述图10所示那样的、在凹部11a的凹陷11b设置有槽11c的壳体11。或者，形成上述图11和图12所示那样的、设置有嵌合部11d的壳体11。
此外，与壳体11分开地准备配置于壳体11的凹部11a的、具有凹陷17b的梁部17(步骤S2)。例如，使用PPS树脂等预定的树脂材料，作为一例，使用与壳体11所使用的树脂材料相同种类的树脂材料，通过注塑成型，形成上述图6所示那样的梁部17。或者，形成上述图10所示那样的、在凹陷17b设置有槽17c的梁部17。或者，形成上述图11和图12所示那样的、设置有卡止部17d的梁部17。或者，形成上述图13所示那样的、设置有粗糙化部17e的梁部17。
此外，与壳体11和梁部17分开地准备配置于壳体11的凹部11a的层叠体16，即依次层叠有端子13、绝缘片14以及端子15的层叠体16(步骤S3)。例如，如上述图5和图7所示，在绝缘片14的一个面侧，介由粘接剂18a设置端子13，在绝缘片14的另一个面侧，介由粘接剂18b设置端子15。或者，准备如上述图14和图15所示那样的层叠体16。
应予说明，壳体11的准备(步骤S1)、梁部17的准备(步骤S2)、以及层叠体16的准备(步骤S3)的顺序不限。
在准备壳体11、梁部17以及层叠体16之后，按照上述图8和图9的例子，在壳体11的凹部11a介由粘接剂18c配置层叠体16(步骤S4)。
进一步地，按照上述图8和图9的例子，在配置有层叠体16的壳体11的凹部11a介由粘接剂18d配置梁部17，梁部17固着于凹部11a(步骤S5)。由此，在壳体11的凹部11a固定层叠体16。
在梁部17配置于壳体11的凹部11a时，在壳体11设置有嵌合部11d且在梁部17设置有卡止部17d的情况下，卡止部17d嵌合并卡止于嵌合部11d。此外，在梁部17固着于配置有层叠体16的壳体11的凹部11a时，例如通过一边在真空中脱泡一边加热，从而将梁部17固着。
此外，层叠体16的配置(步骤S4)和梁部17的配置(步骤S5)也可以设为介由粘接剂18d在层叠体16设置梁部17，并介由粘接剂18c将如此设置有梁部17的层叠体16设置于壳体11的凹部11a。
例如，使用该步骤S1～S5那样的方法，制造上述那样的半导体模块10等。
所制造出的半导体模块10等例如按照上述图1和图2所示的例子，使用层叠体16的、隔着绝缘片14而设置的端子13和端子15，与电容器20连接。由此，得到如上述图1和图2所示那样的半导体装置1。应予说明，半导体模块10等只要使用层叠体16的端子13和端子15而进行连接，则不限于电容器20，也能够与其他电子部件连接。
在以上的说明中，示出了使用粘接剂18c将层叠体16固着于壳体11的凹部11a，使用粘接剂18d将梁部17固着于壳体11的凹部11a的例子。此外，也能够在层叠体16与壳体11的凹部11a和梁部17之间设置能够填埋它们之间的间隙的、不具有粘接性或具有粘接性的密封材料，将梁部17嵌合固定或螺纹固定于壳体11。

Claims (13)

1.一种半导体装置，其特征在于，包括：
壳体，其为框状，且在所述框状的一边具有凹部；
层叠体，其依次层叠有第一端子、绝缘片以及第二端子，并配置于所述凹部；以及
梁部，其固着于所述壳体的所述凹部，并将配置于所述凹部的所述层叠体固定。
2.根据权利要求1所述的半导体装置，其特征在于，
所述半导体装置包括第一粘接剂，所述第一粘接剂介于所述壳体的所述凹部与所述层叠体之间、以及所述层叠体与所述梁部之间。
3.根据权利要求1或2所述的半导体装置，其特征在于，
所述层叠体包括第二粘接剂，所述第二粘接剂介于所述第一端子与所述绝缘片之间、以及所述绝缘片与所述第二端子之间。
4.根据权利要求1所述的半导体装置，其特征在于，
所述层叠体以所述第一端子位于所述壳体的所述凹部的底部侧，所述第二端子位于所述梁部侧的方式配置，
所述壳体的所述凹部的所述底部具有第一凹陷，所述第一凹陷容纳所述层叠体的所述第一端子，
所述梁部具有第二凹陷，所述第二凹陷容纳所述层叠体的所述第二端子。
5.根据权利要求4所述的半导体装置，其特征在于，
所述壳体具有与所述第一凹陷连通的第一槽，
所述梁部具有与所述第二凹陷连通的第二槽。
6.根据权利要求1所述的半导体装置，其特征在于，
所述梁部具有卡止于所述壳体的卡止部，
所述壳体具有供所述梁部的所述卡止部嵌合的嵌合部。
7.根据权利要求1所述的半导体装置，其特征在于，
所述梁部的材料是与所述壳体的材料相同种类的材料。
8.根据权利要求1所述的半导体装置，其特征在于，
所述梁部在固着于所述壳体的所述凹部而成为所述框状的所述一边的内侧的面具有经粗糙化的部位。
9.一种半导体装置的制造方法，其特征在于，包括：
准备壳体的工序，所述壳体为框状，且在所述框状的一边具有凹部；
准备梁部的工序，所述梁部能够配置于所述壳体的所述凹部；
准备层叠体的工序，所述层叠体依次层叠有第一端子、绝缘片以及第二端子；
将所述层叠体配置于所述壳体的所述凹部的工序；以及
将所述梁部固着于配置有所述层叠体的、所述壳体的所述凹部而将所述层叠体固定的工序。
10.根据权利要求9所述的半导体装置的制造方法，其特征在于，
所述半导体装置的制造方法包括使用第一粘接剂将所述壳体的所述凹部与所述层叠体之间、以及所述层叠体与所述梁部之间进行粘接的工序。
11.根据权利要求9或10所述的半导体装置的制造方法，其特征在于，
准备所述层叠体的工序包括使用第二粘接剂将所述第一端子与所述绝缘片之间、以及所述绝缘片与所述第二端子之间进行粘接的工序。
12.根据权利要求9所述的半导体装置的制造方法，其特征在于，
配置所述层叠体的工序包括以在设置于所述壳体的所述凹部的底部的第一凹陷容纳所述第一端子的方式配置所述层叠体的工序，
将所述梁部固着于所述壳体的所述凹部的工序包括以在设置于所述梁部的第二凹陷容纳配置于所述凹部的所述层叠体的所述第二端子的方式，将所述梁部固着的工序。
13.根据权利要求9所述的半导体装置的制造方法，其特征在于，
所述梁部具有卡止于所述壳体的卡止部，
所述壳体具有供所述梁部的所述卡止部嵌合的嵌合部，
将所述梁部固着于所述壳体的所述凹部的工序包括将所述梁部的所述卡止部与所述壳体的所述嵌合部嵌合的工序。
CN202211175188.4A 2021-10-20 2022-09-26 半导体装置及半导体装置的制造方法 Pending CN116013859A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021171319A JP2023061442A (ja) 2021-10-20 2021-10-20 半導体装置及び半導体装置の製造方法
JP2021-171319 2021-10-20

Publications (1)

Publication Number Publication Date
CN116013859A true CN116013859A (zh) 2023-04-25

Family

ID=85981859

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211175188.4A Pending CN116013859A (zh) 2021-10-20 2022-09-26 半导体装置及半导体装置的制造方法

Country Status (3)

Country Link
US (1) US20230124778A1 (zh)
JP (1) JP2023061442A (zh)
CN (1) CN116013859A (zh)

Also Published As

Publication number Publication date
JP2023061442A (ja) 2023-05-02
US20230124778A1 (en) 2023-04-20

Similar Documents

Publication Publication Date Title
US9986631B2 (en) Electronic power module with enhanced thermal dissipation and manufacturing method thereof
KR100563122B1 (ko) 하이브리드 모듈 및 그 제조방법 및 그 설치방법
CN106449613B (zh) 半导体装置
US9761567B2 (en) Power semiconductor module and composite module
US10204882B2 (en) Stacked package module having an exposed heat sink surface from the packaging
US8963315B2 (en) Semiconductor device with surface electrodes
CN110998827B (zh) 具有至少一个功率半导体的功率模块
EP3043379A1 (en) Semiconductor device
WO2017090508A1 (ja) 電子部品収納用パッケージ、電子装置および電子モジュール
CN105633023B (zh) 半导体装置
EP2804209A1 (en) Moulded electronics module
CN111341731A (zh) 半导体装置
CN112786556A (zh) 半导体装置及半导体装置的制造方法
JP4526125B2 (ja) 大電力用半導体装置
JP2016181536A (ja) パワー半導体装置
US20130270706A1 (en) Semiconductor device
CN112185910A (zh) 半导体模块、半导体装置以及半导体模块的制造方法
CN109844939B (zh) 功率模块
CN113632214B (zh) 半导体模组及用于该半导体模组的半导体装置
CN109712938B (zh) 半导体装置以及半导体装置的制造方法
CN116013859A (zh) 半导体装置及半导体装置的制造方法
US20210257269A1 (en) Semiconductor device
CN110998832B (zh) 半导体装置以及半导体模块
CN111386603A (zh) 半导体装置的制造方法和半导体装置
EP4068348B1 (en) Metal substrate structure and method of manufacturing a metal substrate structure for a semiconductor power module and semiconductor module

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication