CN116011395A - 基于模块交换的电路示意图模块列排序方法、设备和介质 - Google Patents
基于模块交换的电路示意图模块列排序方法、设备和介质 Download PDFInfo
- Publication number
- CN116011395A CN116011395A CN202310040022.XA CN202310040022A CN116011395A CN 116011395 A CN116011395 A CN 116011395A CN 202310040022 A CN202310040022 A CN 202310040022A CN 116011395 A CN116011395 A CN 116011395A
- Authority
- CN
- China
- Prior art keywords
- module
- column
- module column
- ordering
- current ordering
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 49
- 238000010586 diagram Methods 0.000 title claims abstract description 37
- 238000012163 sequencing technique Methods 0.000 claims abstract description 6
- 230000008859 change Effects 0.000 claims description 18
- 230000008569 process Effects 0.000 claims description 12
- 230000009467 reduction Effects 0.000 claims description 2
- 239000000758 substrate Substances 0.000 claims 5
- 238000013461 design Methods 0.000 description 7
- 238000004364 calculation method Methods 0.000 description 4
- 238000005457 optimization Methods 0.000 description 4
- 238000012795 verification Methods 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000001186 cumulative effect Effects 0.000 description 1
- 238000012938 design process Methods 0.000 description 1
- 238000012942 design verification Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000012800 visualization Methods 0.000 description 1
Images
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本发明涉及集成电路技术领域,尤其涉及一种基于模块交换的电路示意图模块列排序方法、设备和介质,方法包括:步骤C1、获取保持第一模块列当前排序不变,第二模块列在任意排序下,第二模块列的两个相邻模块t(e)和t(f)交换位置后对应的mt(e),t(f);步骤C2、获取保持第一模块列当前排序不变,将第二模块列当前排序中第r个模块和第g个模块交换位置后对应的ur,g;步骤C3、若ur,g中存在负数,则获取当前值为负数且绝对值最大的ur,g对应的r和g作为第一目标序号和第二目标序号,交换对应的模块位置。本发明减少了信号线之间的交叉点的数量,提高了电路示意图的可读性。
Description
技术领域
本发明涉及集成电路技术领域,尤其涉及一种基于模块交换的电路示意图模块列排序方法、设备和介质。
背景技术
随着超大规模集成电路工艺技术的快速发展,芯片设计变得越来越复杂。芯片设计过程中需要借助电路图可视化工具来进行调试和验证,以辅助用户发现设计中的潜在问题,提高开发效率。生成电路示意图需要确定模块列排序,然后在进行电路原理图的路由规划,电路原理图的路由规划是指在给定的两个或多个电路模块之间,通过特定的算法和约束,将模块之间的连接关系用若干个水平或垂直的信号线表示出来,方便用户了解各个模块间的逻辑与层次结构设计。在调试验证工具中的电路示意图不同于后端的布线布局图,力求用最小的空间完成所有信号线的路由规划,电路示意图服务于设计验证阶段,不仅对空间有要求,还需要能清晰准确地描述出芯片设计中各个模块之间的连接关系,还需要清晰呈现整个设计的层次结构。电路示意图不同信号线之间的交叉点越少,电路示意图的可读性越高,不同的模块列排序会对应不同的信号线之间的交叉点数量,如何调整不同的模块列排序,减少信号线之间的交叉点,提高电路示意图的可读性成为亟待解决的技术问题。
发明内容
本发明目的在于,提供一种基于模块交换的电路示意图模块列排序方法、设备和介质,减少了信号线之间的交叉点的数量,提高了电路示意图的可读性。
根据本发明第一方面,提供了一种基于模块交换的电路示意图模块列排序方法,所述电路示意图包括相邻设置的第一模块列和第二模块列,所述第一模块列包括L个模块,所述第二模块列包括R个模块,所述方法包括:
步骤C1、获取保持第一模块列当前排序不变,第二模块列在任意排序下,第二模块列的两个相邻模块t(e)和t(f)交换位置后,对应的第一模块列和第二模块列之间交叉点数量的变化值mt(e),t(f),其中,t(e)和t(f)均为第二模块列中任意两个模块标识,e、f的取值范围均为1到R,且e≠f,t(e)排在t(f)之前;
步骤C2、基于所有mt(e),t(f),获取保持第一模块列当前排序不变,将第二模块列当前排序中第r个模块和第g个模块交换位置后,对应的第一模块列和第二模块列之间交叉点数量的变化值ur,g,其中,r为第二模块列当前排序的第r个模块的序号,g为第二模块列当前排序的第g个模块的序号,r和g的范围均为1到R,且r<g;
步骤C3、若ur,g中存在负数,则获取当前值为负数且绝对值最大的ur,g对应的r和g作为第一目标序号和第二目标序号,将第二模块列在当前排序中所述第一目标序号和第二目标序号对应的模块交换位置,返回执行步骤C2;若ur,g中不存在负数,则结束流程。
根据本发明第二方面,提供一种电子设备,包括:至少一个处理器;以及,与所述至少一个处理器通信连接的存储器;其中,所述存储器存储有可被所述至少一个处理器执行的指令,所述指令被设置为用于执行本发明第一方面所述的方法。
根据本发明第三方面,提供一种计算机可读存储介质,所述计算机指令用于执行本发明第一方面所述的方法。
本发明与现有技术相比具有明显的优点和有益效果。借由上述技术方案,本发明提供的一种基于模块交换的电路示意图模块列排序方法、设备和介质可达到相当的技术进步性及实用性,并具有产业上的广泛利用价值,其至少具有以下有益效果:
本发明基于模块交换的方式优化了模块列内部模块的排序方法,有效减少了不同信号线连接线路之间的交叉点数量,提高了电路示意图的可读性,进而大幅度提升了用户对芯片设计的验证调试效率。
附图说明
为了更清楚地说明本发明实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的基于模块交换的电路示意图模块列排序方法流程图;
图2为本发明实施例提供的未经本发明优化电路示意图;
图3为本发明实施例提供的图2中的第一个模块列和第二个模块列经过本发明优化的意图;
图4为本发明实施例提供的图2经过本发明优化的电路示意图。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
本发明实施例提供了一种基于模块交换的电路示意图模块列排序方法,所述电路示意图包括相邻设置的第一模块列和第二模块列,所述第一模块列包括L个模块,所述第二模块列包括R个模块,需要说明的是,所述电路示意图可能包括多个模块列,当第一模块列表示不同的模块列时,L的取值可能不同;同理,当第二模块列表示不同的模块列时,R的取值也可能不同。需要说明的是,电路示意图仅在相邻的模块列之间建立模块之间的连接,不会跨模块列建立连接。
如图1所示,所述方法包括:
步骤C1、获取保持第一模块列当前排序不变,第二模块列在任意排序下,第二模块列的两个相邻模块t(e)和t(f)交换位置后,对应的第一模块列和第二模块列之间交叉点数量的变化值mt(e),t(f),其中,t(e)和t(f)均为第二模块列中任意两个模块标识,e、f的取值范围均为1到R,且e≠f,t(e)排在t(f)之前。
需要说明的是,每一模块均有自己的唯一的模块标识,模块标识始终不变,但随着排序的调整,模块对应的序号可能发生变化。随着第二模块列排序发生变化,任何两个模块都可能成为相邻模块,步骤C1获取了第二模块列在所有可能的排序下,所有可能的相邻模块交换位置后,对应的第一模块列和第二模块列之间交叉点数量的变化值。
步骤C2、基于所有mt(e),t(f),获取保持第一模块列当前排序不变,将第二模块列当前排序中第r个模块和第g个模块交换位置后,对应的第一模块列和第二模块列之间交叉点数量的变化值ur,g,其中,r为第二模块列当前排序的第r个模块的序号,g为第二模块列当前排序的第g个模块的序号,r和g的范围均为1到R,且r<g。
需要说明的是,第二模块列当前排序中第r个模块和第g个模块无论是否相邻,均可以基于所有mt(e),t(f)获取得到,如果第r个模块和第g个模块为相邻模块,则直接等于对应的mt(e),t(f)的值。若第二模块列当前排序中第r个模块和第g个模块不相邻,则通过相邻模块的多次交换即可实现第r个模块和第g个模块的交换,每一次相邻模块交换对应一个mt(e ),t(f),第r个模块和第g个模块交换所对应的第一模块列和第二模块列之间交叉点数量的变化值ur,g即为多次交换对应的多个mt(e),t(f)的和。
步骤C3、若ur,g中存在负数,则获取当前值为负数且绝对值最大的ur,g对应的r和g作为第一目标序号和第二目标序号,将第二模块列在当前排序中所述第一目标序号和第二目标序号对应的模块交换位置,返回执行步骤C2;若ur,g中不存在负数,则结束流程。
需要说明的是,若ur,g中存在负数,则说明交换对应的第r个模块和第g个模块能够使得第一模块列和第二模块列之间交叉点数量减少。当交换位置之后,第二模块列当前排序已发生了变化,若需要继续优化,则需要返回步骤C2,基于第二模块列当前排序重新获取ur,g进行优化。
现有的所有获取mt(e),t(f)的方式全部落入本发明的保护范围之内,也可以使用本发明实施例所提出的获取mt(e),t(f)的方式,作为一种实施例,所述步骤C1包括:
步骤C11、获取第一模块列和第二模块列在当前排序下,第一模块列的第i个模块与第二模块列的第j个模块的连接标识Ci,j,以及第一模块列的第s个模块与第二模块列第t个模块的连接标识Cs,t,其中,s>i,j>t,若两个模块相连,则对应的连接标识为1,若两个模块不相连,则对应的连接标识为0。
需要说明的是,两个模块是否相连是已知的参数,不会随着模块排序的调整改变。
步骤C12、基于Ci,j和Cs,t确定第一模块列和第二模块列在当前排序下的交叉点数量X,X的表达式为:
需要说明的是,第一模块列中的第i个模块始终排列在第s个模块之前,第二模块列的第t个模块始终排列在第j个模块之前,这样使得只有在第一模块列中的第i个模块与第二模块列的第j个模块相连,且在第一模块列中的s个模块与第二模块列的第t个模块相连时,Ci,j和Cs,t的相乘结果为1,对应的在第一模块列和第二模块列之间会产生一个信号线交叉点,其他情况下,Ci,j和Cs,t的相乘结果为0,通过X的表达式,即可遍历所有的Ci,j和Cs,t,确定当第一模块列和第二模块列在当前排序下,第一模块列和第二模块列之间的信号线交叉点总数。
步骤C13、基于X的表达式获取第一模块列和第二模块列在当前排序下,第二模块列的第a个模块和第a+1个模块交换位置后,对应的第一模块列和第二模块列之间交叉点数量的变化值ma,a+1的表达式:
其中,Xa,a+1为第一模块列和第二模块列在当前排序下第一模块列和第二模块列在当前排序下的交叉点数量;Xa+1,a为保持第一模块列当前排序不变,将第二模块列当前排序中第a个模块和第a+1个模块交换位置后,第一模块列和第二模块列在当前排序下的交叉点数量。可以理解的是,Ci,a+1为第一模块列和第二模块列在当前排序下,第一模块列的第i个模块和第二模块列的第a+1个模块的连接标识,Cs,a为第一模块列的第s个模块和第二模块列的第a个模块的连接标识,Ci,a+1为第一模块列的第s个模块和第二模块列的第a+1个模块的连接标识,其中,i的取值范围为2到L,s的取值范围为1到i-1,a的取值范围为1到R-1。
作为一种示例,所述步骤C13包括:
步骤C131、分离X的表达式中与第二模块列当前排序中第a个模块和第a+1个模块的无关项和相关项分离,生成Xa,a+1的表达式:
具体推导过程为:
由上述推导得到的表达式可知,
为与a和a+1无关的项。
步骤C132、基于Xa,a+1的表达式获取ma,a+1的表达式:
根据步骤C131中推导得到的表达式可知,a和a+1无关的项在Xa+1,a-Xa,a+1计算时会直接抵消。ci,a-1cs,a+cs,a+1在a和a+1交换后变为ci,a-1cs,a+1+cs,a,二者相等,因此在Xa+1,a-Xa ,a+1计算时也会直接抵消。在a和a+1交换后变为 二者也相等,因此在Xa+1,a-Xa,a+1计算时也会直接抵消。ci,a×cs,a+1在a和a+1交换后变为ci,a+1×cs,a,二者不相等,因此可得到ma,a+1的表达式。通过ma,a+1的表达式可知,当第一模块列保持不变,第二模块列相邻的两个模块交换位置时,第一模块列和第二模块列之间交叉点数量的变化值与第二模块列的排列顺序无关,由此可以进一步通过步骤C14得到mt(e),t(f)。
步骤C14、基于ma,a+1的表达式确定在保持第一模块列当前排序不变,第二模块列在任意排序下,第二模块列的两个相邻模块t(e)和t(f)交换位置后,对应的第一模块列和第二模块列之间交叉点数量的变化值mt(e),t(f)的表达式:
可以理解的是,Ci,t(f)为第一模块列当前排序中第i个模块和第二模块列中模块标识为t(f)的模块的连接标识,Cs,t(e)为第一模块列当前排序中第s个模块和第二模块列中模块标识为t(e)的模块的连接标识,Ci,t(e)为第一模块列当前排序中第i个模块和第二模块列中模块标识为t(e)的模块的连接标识,Cs,t(f)为第一模块列当前排序中第s个模块和第二模块列中模块标识为t(f)的模块的连接标识,由于模块之间的连接关系已知,因此Ci,t(f)、Cs,t(e)、Ci,t(e)、Cs,t(f)的值均可以直接获取到。
步骤C16、基于mt(e),t(f)的表达式确定所有mt(e),t(f)的值。
作为一种示例,所述步骤C2包括:
步骤C21、保持第一模块列当前排序不变,以第二模块列当前排序为起点,经过至少一次相邻模块交换位置,将第二模块列当前排序中第r个模块和第g个模块交换位置。
步骤C22、获取以第二模块列当前排序为起点,所经过的每一次相连模块交换位置对应的mt(e),t(f),得到ur,g的表达式:
其中,mr,s为在保持第一模块列当前排序不变,当前第二模块列当前排序中对应的第r个模块和第s个模块为相邻模块时,交换位置后,对应的第一模块列和第二模块列之间交叉点数量的变化值。ms,g为在保持第一模块列当前排序不变,当前第二模块列当前排序中对应的第s个模块和第g个模块为相邻模块时,交换位置后,对应的第一模块列和第二模块列之间交叉点数量的变化值。mr,g为在保持第一模块列当前排序不变,当前第二模块列当前排序中对应的第r个模块和第g个模块为相邻模块时,交换位置后,对应的第一模块列和第二模块列之间交叉点数量的变化值。s的取值范围为r+1到g-1。mr,s、ms,g、mr,g的值均已在步骤C1中获取。
作为一种示例,若所述电路示意图包括K个模块列{L1,L2,…,Lk,…,LK},其中,Lk为第k个模块列,k的取值范围为1到K,K≥3,则所述方法包括:
步骤C10、初始化k=1。
步骤C20、将Lk设置为所述第一模块列,将Lk+1设置为所述第二模块列,执行步骤C1-C3,若ur,g中不存在负数,且未达到预设的结束条件,则执行步骤C30,若达到预设的结束条件,则结束流程,所述预设的结束条件包括达到预设的执行时间。
步骤C30、将Lk+1设置为所述第一模块列,将Lk设置为所述第二模块列,执行步骤C1-C3,若ur,g中不存在负数,k+1<K,且未达到预设的结束条件,则设置k=k+1,返回执行步骤C20,若k+1=K和/或达到预设的结束条件,则结束流程。
需要说明的是,本发明实施例所提供的方法属于启发式算法,可以设置预设的结束条件随时结束流程,作为一种示例,在执行所述步骤C1-步骤C3的过程中,若达到预设的结束条件,则结束流程,所述预设的结束条件包括达到预设的执行时间,或者累计减少的交叉点数值达到预设的交叉点减少阈值。原因在于,若电路示意图的模块列数量多,模块列中的模块数量巨大的情况下,如果调整所有模块列的模块排序来优化交叉点数量,需要巨大的计算量,降低***性能,本发明可以通过设置预设的结束条件随时结束优化过程,既达到了优化的目标,由兼顾了***性能,提高了优化的灵活性。
以下通过一个具体实施例来进一步说明本发明,如图2所示示例,图2中为未经本发明实施例优化的电路示意图的连接关系,第一个模块列(图2中的模块列1)包括模块1.1,模块1.2和模块1.3,模块1.1,第二个模块列(图2中的模块列2)包括模块2.1,模块2.2和模块2.3。第三个模块列(图2中的模块列3)包括模块3.1,模块3.2和模块3.3。第四个模块列(图2中的模块列4)包括模块4.1,模块4.2和模块4.3。图2为未经过本发明优化的情况下模块之间的连接关系,共存在11个信号线交叉点。模块1.2、模块1.3、模块2.1,模块2.2、模块2.3、模块3.1,模块3.2、模块3.3、模块4.1,模块4.2、模块4.3均为模块标识。第一个模块列、第二个模块列、第三个模块列和第四个模块列的初始排序如图2所示。
以图2中的第一个模块列为第一模块列,以图2中的第二个模块列为第二模块列,通过步骤C1计算,可以得到m2.1,2.2=-2,m2.1,2.3=-1,m2.2,2.1=2,m2.2,2.3=-1,m2.3,2.1=1,m2.3,2.2=1。基于m2.1,2.2=-2,m2.1,2.3=-1,m2.2,2.1=2,m2.2,2.3=-1,m2.3,2.1=1,m2.3,2.2=1,可以得到图2中第一个模块列保持不变,第二个模块列中任意两个模块交换位置,使得第一个模块列和第二个模块列之间交叉点数量的变化值u1,2=-2,u1,3=-4,u2,1=2,u2,3=-1,u3,1=4,u3,2=1。未经本发明优化前,图2中的第一个模块列和第二个模块列之间的交叉点数量为4,由于u1,3=-4,由此可知,交换第二个模块列的模块2.1和模块2.3可以减少4个交叉点,使得第一个模块列和第二个模块列之前的交叉点数量为0。基于此思路继续优化,可以得到图4所示的电路示意图,通过对比图4经过本发明优化后的电路示意图和图2中未经本发明优化后的电路示意图可知,交叉点的数量由11减少到了5,提高了电路示意图的可读性。
需要说明的是,一些示例性实施例被描述成作为流程图描绘的处理或方法。虽然流程图将各步骤描述成顺序的处理,但是其中的许多步骤可以被并行地、并发地或者同时实施。此外,各步骤的顺序可以被重新安排。当其操作完成时处理可以被终止,但是还可以具有未包括在附图中的附加步骤。处理可以对应于方法、函数、规程、子例程、子程序等等。
本发明实施例还提供一种电子设备,包括:至少一个处理器;以及,与所述至少一个处理器通信连接的存储器;其中,所述存储器存储有可被所述至少一个处理器执行的指令,所述指令被设置为用于执行本发明实施例所述的方法。
本发明实施例还提供一种计算机可读存储介质,所述计算机指令用于执行本发明实施例所述的方法。
本发明实施例基于模块交换的方式优化了模块列内部模块的排序方法,有效减少了不同信号线连接线路之间的交叉点数量,提高了电路示意图的可读性,进而大幅度提升了用户对芯片设计的验证调试效率。
以上所述,仅是本发明的较佳实施例而已,并非对本发明作任何形式上的限制,虽然本发明已以较佳实施例揭露如上,然而并非用以限定本发明,任何熟悉本专业的技术人员,在不脱离本发明技术方案范围内,当可利用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例,但凡是未脱离本发明技术方案的内容,依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰,均仍属于本发明技术方案的范围内。
Claims (8)
1.一种基于模块交换的电路示意图模块列排序方法,其特征在于,
所述电路示意图包括相邻设置的第一模块列和第二模块列,所述第一模块列包括L个模块,所述第二模块列包括R个模块,所述方法包括:
步骤C1、获取保持第一模块列当前排序不变,第二模块列在任意排序下,第二模块列的两个相邻模块t(e)和t(f)交换位置后,对应的第一模块列和第二模块列之间交叉点数量的变化值mt(e),t(f),其中,t(e)和t(f)均为第二模块列中任意两个模块标识,e、f的取值范围均为1到R,且e≠f,t(e)排在t(f)之前;
步骤C2、基于所有mt(e),t(f),获取保持第一模块列当前排序不变,将第二模块列当前排序中第r个模块和第g个模块交换位置后,对应的第一模块列和第二模块列之间交叉点数量的变化值ur,g,其中,r为第二模块列当前排序的第r个模块的序号,g为第二模块列当前排序的第g个模块的序号,r和g的范围均为1到R,且r<g;
步骤C3、若ur,g中存在负数,则获取当前值为负数且绝对值最大的ur,g对应的r和g作为第一目标序号和第二目标序号,将第二模块列在当前排序中所述第一目标序号和第二目标序号对应的模块交换位置,返回执行步骤C2;若ur,g中不存在负数,则结束流程。
2.根据权利要求1所述的方法,其特征在于,
所述步骤C1包括:
步骤C11、获取第一模块列和第二模块列在当前排序下,第一模块列的第i个模块与第二模块列的第j个模块的连接标识Ci,j,以及第一模块列的第s个模块与第二模块列第t个模块的连接标识Cs,t,其中,s>i,j>t,若两个模块相连,则对应的连接标识为1,若两个模块不相连,则对应的连接标识为0;
步骤C12、基于Ci,j和Cs,t确定第一模块列和第二模块列在当前排序下的交叉点数量X,X的表达式为:
步骤C13、基于X的表达式获取第一模块列和第二模块列在当前排序下,第二模块列的第a个模块和第a+1个模块交换位置后,对应的第一模块列和第二模块列之间交叉点数量的变化值ma,a+1的表达式:
其中,Xa,a+1为第一模块列和第二模块列在当前排序下第一模块列和第二模块列在当前排序下的交叉点数量;Xa+1,a为保持第一模块列当前排序不变,将第二模块列当前排序中第a个模块和第a+1个模块交换位置后,第一模块列和第二模块列在当前排序下的交叉点数量,a的取值范围为1到R-1;
步骤C14、基于ma,a+1的表达式确定在保持第一模块列当前排序不变,第二模块列在任意排序下,第二模块列的两个相邻模块t(e)和t(f)交换位置后,对应的第一模块列和第二模块列之间交叉点数量的变化值mt(e),t(f)的表达式:
步骤C15、基于mt(e),t(f)的表达式确定所有mt(e),t(f)的值。
5.根据权利要求1所述的方法,其特征在于,
在执行步骤C1-步骤C3的过程中,若达到预设的结束条件,则结束流程,所述预设的结束条件包括达到预设的执行时间,或者累计减少的交叉点数值达到预设的交叉点减少阈值。
6.根据权利要求1所述的方法,其特征在于,
若所述电路示意图包括K个模块列{L1,L2,…,Lk,…,LK},其中,Lk为第k个模块列,k的取值范围为1到K,K≥3,则所述方法包括:
步骤C10、初始化k=1;
步骤C20、将Lk设置为所述第一模块列,将Lk+1设置为所述第二模块列,执行步骤C1-C3,若ur,g中不存在负数,且未达到预设的结束条件,则执行步骤C30,若达到预设的结束条件,则结束流程,所述预设的结束条件包括达到预设的执行时间;
步骤C30、将Lk+1设置为所述第一模块列,将Lk设置为所述第二模块列,执行步骤C1-C3,若ur,g中不存在负数,k+1<K,且未达到预设的结束条件,则设置k=k+1,返回执行步骤C20,若k+1=K和/或达到预设的结束条件,则结束流程。
7.一种电子设备,其特征在于,包括:
至少一个处理器;
以及,与所述至少一个处理器通信连接的存储器;
其中,所述存储器存储有可被所述至少一个处理器执行的指令,所述指令被设置为用于执行前述权利要求1-6任一项所述的方法。
8.一种计算机可读存储介质,其特征在于,存储有计算机可执行指令,所述计算机可执行指令用于执行前述权利要求1-6中任一项所述的方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310040022.XA CN116011395B (zh) | 2023-01-11 | 2023-01-11 | 基于模块交换的电路示意图模块列排序方法、设备和介质 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310040022.XA CN116011395B (zh) | 2023-01-11 | 2023-01-11 | 基于模块交换的电路示意图模块列排序方法、设备和介质 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN116011395A true CN116011395A (zh) | 2023-04-25 |
CN116011395B CN116011395B (zh) | 2023-12-08 |
Family
ID=86028426
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202310040022.XA Active CN116011395B (zh) | 2023-01-11 | 2023-01-11 | 基于模块交换的电路示意图模块列排序方法、设备和介质 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN116011395B (zh) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5550714A (en) * | 1988-09-09 | 1996-08-27 | Matsushita Electric Industrial Co. Ltd. | Schematic generator and schematic generating method |
US8341564B1 (en) * | 2010-10-21 | 2012-12-25 | Cadence Design Systems, Inc. | Method and system for optimizing migrated implementation of a system design |
CN103399979A (zh) * | 2013-07-04 | 2013-11-20 | 电子科技大学 | 一种板级电路测试性模型自动生成方法 |
CN109284578A (zh) * | 2018-02-27 | 2019-01-29 | 上海安路信息科技有限公司 | 逻辑电路布局布线方法、图形化显示方法及其*** |
CN115543254A (zh) * | 2022-09-26 | 2022-12-30 | 中国科学院微电子研究所 | 一种排序电路、排序方法及电子设备 |
-
2023
- 2023-01-11 CN CN202310040022.XA patent/CN116011395B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5550714A (en) * | 1988-09-09 | 1996-08-27 | Matsushita Electric Industrial Co. Ltd. | Schematic generator and schematic generating method |
US8341564B1 (en) * | 2010-10-21 | 2012-12-25 | Cadence Design Systems, Inc. | Method and system for optimizing migrated implementation of a system design |
CN103399979A (zh) * | 2013-07-04 | 2013-11-20 | 电子科技大学 | 一种板级电路测试性模型自动生成方法 |
CN109284578A (zh) * | 2018-02-27 | 2019-01-29 | 上海安路信息科技有限公司 | 逻辑电路布局布线方法、图形化显示方法及其*** |
CN115543254A (zh) * | 2022-09-26 | 2022-12-30 | 中国科学院微电子研究所 | 一种排序电路、排序方法及电子设备 |
Non-Patent Citations (3)
Title |
---|
SHIH-HSIANG LIN 等: "Hardware Design of Low-Power High-Throughput Sorting Unit", 《IEEE TRANSACTIONS ON COMPUTERS》, vol. 66, no. 8, pages 1383 - 1395, XP011655342, DOI: 10.1109/TC.2017.2672966 * |
严晓浪: "VLSI时延驱动布局和电源网布线研究", 《杭州电子工业学院学报》, no. 1, pages 9 - 16 * |
马卓: "LDPC码与迭代均衡研究与实现", 《中国博士学位论文全文数据库 信息科技辑》, no. 4, pages 136 - 15 * |
Also Published As
Publication number | Publication date |
---|---|
CN116011395B (zh) | 2023-12-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107203676B (zh) | 用以提升集成电路设计的时序性能的方法及数据处理*** | |
US11625518B2 (en) | Learning device, inference device, and learned model | |
CN111597768B (zh) | 用于构建版图图案集的方法、设备和计算机可读存储介质 | |
CN116702694B (zh) | 基于蚁群算法的印刷电路板两端布线方法、介质及装置 | |
WO2021043007A1 (zh) | 物料加工路径选择方法及装置 | |
CN110532291B (zh) | 基于最小执行代价的深度学习框架间模型转换方法及*** | |
CN116011395B (zh) | 基于模块交换的电路示意图模块列排序方法、设备和介质 | |
CN116542212A (zh) | 使用自动焊接和自动克隆的电路中的连接的交互式布线 | |
CN116011383B (zh) | 避免信号线覆盖的电路原理图路由规划*** | |
CN110135725A (zh) | 一种线缆装配序列规划方法、装置及设备 | |
CN116205198B (zh) | 基于动态规划的电路示意图模块列排序方法、设备和介质 | |
Zhou et al. | Supervised-learning congestion predictor for routability-driven global routing | |
JPH0850600A (ja) | データパス自動配置方法及びその装置 | |
CN116127902B (zh) | 基于二分图匹配的电路示意图垂直轨道分配*** | |
CN112347723B (zh) | 基于版图的rom代码提取验证方法及装置 | |
CN114296444A (zh) | 基于蚁群算法的栅格路径规划方法、***、设备和存储介质 | |
CN110083942B (zh) | 基于物理信息的信号电迁移批量修复方法、***及介质 | |
JP2008299641A (ja) | 連立一次方程式の並列求解方法およびノード順序付け方法 | |
CN102314530B (zh) | 一种交互式层次短路跟踪及动态调试方法 | |
JP4966838B2 (ja) | クロック配線処理装置、クロック配線処理方法、及びプログラム | |
CN117471504A (zh) | Gnss基带芯片验证方法、电子设备和介质 | |
JP5181484B2 (ja) | 歩留まり監視システム及び歩留まり監視方法 | |
CN117952041A (zh) | 基于驱动源码的x值追踪方法、电子设备和介质 | |
JP5136257B2 (ja) | 経路管理方法 | |
CN117744576A (zh) | 基于图学习的签核级互连线延时估算方法及*** |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |