CN116009634A - 一种ldo电路 - Google Patents

Abstract

本发明公开了一种LDO电路，包括：误差放大器电路，其正相输入端接入基准电压；第一调整电路，输入端与误差放大器电路的输出端相连接；第一调整电路包括NMOS调整管，NMOS调整管的栅端为第一调整电路的输入端；第二调整电路，输入端与第一调整电路的输出端相连接；第二调整电路包括NPN调整管，NPN调整管的基极为第二调整电路的输入端；反馈电路，与第二调整电路的输出端相连接；反馈电路包括串联的第一反馈电阻和第二反馈电阻，且误差放大器电路的反相输入端连接于第一反馈电阻和第二反馈电阻之间。本发明中的LDO电路，其频率补偿电路较为简单且稳定性较高、电源抑制比较高、负载调整率低。

Description

一种LDO电路

技术领域

本发明涉及模拟集成电路技术领域，尤其涉及到一种LDO电路。

背景技术

低压差线性稳压器(Low Dropout Regulator，LDO)是只能输出比输入电压(外部供电电源)低的稳压电源稳压器：从LDO的工作原理分析，LDO是根据输出端电阻电容负载的变化情况来调节输出调整管的导通电阻，改变反馈网络中电阻的分压比例，从而达到输出端输出稳定电压；输出调整管可以看做一个可变电阻，与反馈网络的电阻串联在输出端的回路中，所以LDO线性稳压器只能输出比输入电压(外部供电电源)电压低的输出电压。

传统的LDO需要外接一个大的输出电容，起到稳压、滤波的作用，并且其自带的等效串联电阻(Equivalent Series Resistance，ESR)还可以起到产生坐班平面零点补偿环路稳定性的作用。但是由于大电容占据大幅面积，不利于集成在片内，及时放在片外也需要耗费额外的引脚，增加了可用成本；其次，从大电容本身的特性考虑，补偿的稳定性依赖于ESR的值，然而电容的ESR值会受到温度、工艺、使用时间等多种特性的影响，偏离了可用范围则会导致LDO性能恶化，大大增加了应用的不可靠性。且稳定性是LDO的重要指标，传统的LDO电路采用的是采用PMOS晶体管做调整管，由于电路本身还存在的误差放大器等结构，会令***本身形成一个多级放大器，由巴克豪森判据可以知道多级放大器结构如果不经过补偿会很容易出现电路震荡，令***不稳定，因此还需要加入复杂的补偿电路来维持***的稳定性。

发明内容

因此，为了解决现有技术中出现的上述问题，本申请提供了一种频率补偿电路较为简单且稳定性较高、电源抑制比较高的LDO电路。

本发明提供了一种LDO电路，包括：

误差放大器电路，其正相输入端接入基准电压；

第一调整电路，输入端与误差放大器电路的输出端相连接；第一调整电路包括NMOS调整管，NMOS调整管的栅端为第一调整电路的输入端；

第二调整电路，输入端与第一调整电路的输出端相连接；第二调整电路包括NPN调整管，NPN调整管的基极为第二调整电路的输入端；

反馈电路，与第二调整电路的输出端相连接；反馈电路包括串联的第一反馈电阻和第二反馈电阻，且误差放大器电路的反相输入端连接于第一反馈电阻和第二反馈电阻之间。

在一种可能的实现方式中，第一调整电路包括：

第一NMOS管和第二NMOS管，二者的栅端均与误差放大器电路的输出端相连接，漏端均连接至驱动电源的高电平输出端；

第一PMOS管、第二PMOS管和第一电流源，第一PMOS管和第二PMOS管的源端分别与第一NMOS管和第二NMOS管的源端相连接，第一PMOS管的栅端与第二PMOS管的栅端以及漏端相连接，第二PMOS管的漏端连接至第一电流源。

在一种可能的实现方式中，第二调整电路包括：

第一NPN三极管和第二NPN三极管，二者的基极均与第一NMOS管的源端相连接，且二者的集电极均与驱动电源的高电平输出端相连接；

第三PMOS管、第四PMOS管和第二电流源，第三PMOS管和第四PMOS管的源端分别与第一NPN三极管和第二NPN三极管的发射极相连接，第三PMOS管的栅端与第四PMOS管的栅端以及漏端相连接，第四PMOS管的漏端连接至第二电流源。

在一种可能的实现方式中，第二调整电路还包括：

第一调整电阻和第二调整电阻，第一调整电阻连接于第一NPN三极管的集电极和驱动电源的高电平输出端之间，第二调整电阻连接于第二NPN三极管的集电极和驱动电源的高电平输出端之间。

在一种可能的实现方式中，误差放大器电路包括：

第五PMOS管和第六PMOS管，二者的栅端相互连接，源端均连接至驱动电源的高电平输出端，且第五PMOS管的栅端还连接至其自身的漏端；

第三NMOS管和第四NMOS管，二者的漏端分别与第五PMOS管和第六PMOS管的漏端相连接，二者的源端均接地；

第五NMOS管和第六NMOS管，二者的源端均接地；第五NMOS管的栅端和漏端均与第三NMOS管的栅端相连接，第六NMOS管的栅端和漏端均与第四NMOS管的栅端相连接；

第七PMOS管、第八PMOS管和第九PMOS管，第七PMOS管的栅端连接至驱动电源的高电平输出端，栅端接入偏置电压，漏端与第八PMOS管的源端以及第九PMOS管的源端相连接；第八PMOS管的漏端和第九PMOS管的漏端分别与第五NMOS管的漏端和第六NMOS管的漏端相连接

第八PMOS管的栅端接入反相输入信号，第九PMOS管的栅端接入正相输入信号，第六PMOS管的漏端接出输出信号。

在一种可能的实现方式中，误差放大器电路还包括：

第一电容和第五电阻，二者串联后一端与第六PMOS管的漏端相连接，另一端接地。

本发明提供的技术方案，具有如下优点：

1、本发明提供的LDO电路，通过设置第一调整电路包括栅源电压Vgs不会受到电源纹波的影响的NMOS调整管，能够提高该LDO电路的电源抑制比；通过设置包括NMOS调整管的第一调整电路，以及包括NPN调整管的第二调整电路，能够提高电路的稳定性，并具有电路结构简单、可驱动大负载电流、负载调整率低等优点。

2、本发明提供的LDO电路，通过设置第二调整电路还包括第一调整电阻和第二调整电阻，能够减小电源噪声对输出的影响，进一步提高该电路的稳定性。

3、本发明提供的误差放大器电路，能够提高LDO电路的负载调整率。

附图说明

为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明具体实施例提供的LDO电路的原理图；

图2为本发明具体实施例提供的误差放大器电路的原理图。

具体实施方式

下面将结合附图对本发明的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

在本发明的描述中，需要说明的是，术语“上”、“下”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。

图1示出了本实施例一种实施方式中的LDO电路的结构示意图，具体地，如图1所示，其包括误差放大器电路、第一调整电路、第二调整电路和反馈电路。

其中，误差放大器电路的正相输入端接入基准电压；第一调整电路的输入端与误差放大器电路的输出端相连接；第一调整电路包括NMOS调整管，NMOS调整管的栅端为第一调整电路的输入端；第二调整电路的输入端与第一调整电路的输出端相连接；第二调整电路包括NPN调整管，NPN调整管的基极为第二调整电路的输入端；反馈电路与第二调整电路的输出端相连接；反馈电路包括串联的第一反馈电阻和第二反馈电阻，且误差放大器电路的反相输入端连接于第一反馈电阻和第二反馈电阻之间。

图1还示出了一种具体实施方式中的第一调整电路的结构示意图，如图1所示，第一调整电路包括：第一NMOS管MN1和第二NMOS管MN2，二者的栅端均与误差放大器电路的输出端相连接，漏端均连接至驱动电源的高电平输出端VDD；第一PMOS管MP1、第二PMOS管MP2和第一电流源I1，第一PMOS管MP1和第二PMOS管MP2的源端分别与第一NMOS管MN1和第二NMOS管MN2的源端相连接，第一PMOS管MP1的栅端与第二PMOS管MP2的栅端以及漏端相连接，第二PMOS管MP2的漏端连接至第一电流源I1。

具体地，其中第一NMOS管MN1为LDO电路的第一级功率管，用以降低电路的静态电流，第二PMOS管MN2、第一PMOS管MP1和第一电流源I1组成检测电路，检测误差放大器的输出电压，并将电压反馈到第二PMOS管MP2的栅端，调整第二PMOS管MP2支路的电流。具体地，第一NMOS管MN1和第二NMOS管MN2均为深N阱隔离器件，因而消除由于体效应导致的阈值电压升高的问题。

图1还示出了一种具体实施方式中的第二调整电路的结构示意图，如图1所示，第二调整电路包括：第一NPN三极管Q1和第二NPN三极管Q2，二者的基极均与第一NMOS管MN1的源端相连接，且二者的集电极均与驱动电源的高电平输出端VDD相连接；第三PMOS管MP3、第四PMOS管MP4和第二电流源I2，第三PMOS管MP3和第四PMOS管MP4的源端分别与第一NPN三极管Q1和第二NPN三极管Q2的发射极相连接，第三PMOS管MP3的栅端与第四PMOS管MP4的栅端以及漏端相连接，第四PMOS管MP4的漏端连接至第二电流源I2。

具体地，其中第一NPN三极管Q1作为LDO电路的第二级功率管，可以起到驱动大负载电流的作用第二NPN三极管Q2与第四PMOS管MP4，第二电流源I2组成第二个检测电路，检测第一级功率管(MN1)的输出电压，并将结果反馈到第三PMOS管MP3的栅端，调节第三PMOS管MP3支路的电流。具体地，可以第一NPN三极管Q1和第二NPN三极管Q2的比值为8:1，在考虑了匹配的前提下，提高了第一NPN三极管Q1对电流的驱动能力。

图1还示出了另一种具体实施方式中的第二调整电路的结构示意图，如图1所示，在具有上述结构的基础上，第二调整电路还包括第一调整电阻R3和第二调整电阻R4，第一调整电阻R3连接于第一NPN三极管Q1的集电极和驱动电源的高电平输出端VDD之间，第二调整电阻R4连接于第二NPN三极管Q2的集电极和驱动电源的高电平输出端VDD之间。

具体地，第一调整电阻R3和第二调整电阻R4能够减小电源噪声对输出的影响，进一步提高该电路的稳定性。

图1还示出了一种具体实施方式中的反馈电路的结构示意图，如图1所示，第一反馈电阻和第二反馈电阻分别为电阻R1和R2。在其他具体实施方式中，第一反馈电阻和第二反馈电阻均可以为多个串联电阻。

图2示出了一种具体实施方式中的误差放大器电路的结构示意图，如图2所示，误差放大器电路包括第五PMOS管MP5和第六PMOS管MP6，二者的栅端相互连接，源端均连接至驱动电源的高电平输出端VDD，且第五PMOS管MP5的栅端还连接至其自身的漏端；第三NMOS管和MN3第四NMOS管MN4，二者的漏端分别与第五PMOS管MP5和第六PMOS管MP6的漏端相连接，二者的源端均接地；第五NMOS管MN5和第六NMOS管MN6，二者的源端均接地，第五NMOS管MN5的栅端和漏端均与第三NMOS管MN3的栅端相连接，第六NMOS管MN6的栅端和漏端均与第四NMOS管MN4的栅端相连接；第七PMOS管MP7、第八PMOS管MP8和第九PMOS管MP9，第七PMOS管MP7的栅端连接至驱动电源的高电平输出端VDD，栅端接入偏置电压VB，漏端与第八PMOS管MP8的源端以及第九PMOS管MP9的源端相连接；第八PMOS管MP8的漏端和第九PMOS管MP9的漏端分别与第五NMOS管MN5的漏端和第六NMOS管MN6的漏端相连接；第八PMOS管MP8的栅端接入反相输入信号VIN，第九PMOS管MP9的栅端接入正相输入信号VIP，第六PMOS管MP6的漏端接出输出信号。

具体地，误差放大器电路的增益可通过调节MN3、MN4、MN5、MN6的比例进行调节，误差放大器的增益可用下面公式表示：

A_V＝g_mBr_out，

其中，A_V为误差放大器的增益，g_m为输入对管MP8、MP9的跨导，B为MN3、MN4与MN5、MN6的宽长比比值，r_out为误差放大器输出端的等效阻抗。

图2还示出了另一种具体实施方式中的误差放大器电路的结构示意图，如图2所示，误差放大器电路还包括第一电容C1和第五电阻R5，二者串联后一端与第六PMOS管MP6的漏端相连接，另一端接地。

最后，对本发明实施例中的LDO的工作原理进行说明：

LDO电路的输出电压VOUT与基准电压VREF在工作范围内受第一反馈电阻和第二反馈电阻(下述公式中的R1和R2分别为第一反馈电阻和第二反馈电阻的阻值)影响始终保持如下关系：

也即，LDO输出电压VOUT在工作范围内与基准电压VREF始终保持线性关系，可通过调整第一反馈电阻和第二反馈电阻之间的比值来改变LDO的输出电压VOUT。

显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本发明的保护范围之中。

Claims (6)

1.一种LDO电路，其特征在于，包括：

误差放大器电路，其正相输入端接入基准电压；

第一调整电路，输入端与所述误差放大器电路的输出端相连接；所述第一调整电路包括NMOS调整管，所述NMOS调整管的栅端为第一调整电路的输入端；

第二调整电路，输入端与所述第一调整电路的输出端相连接；所述第二调整电路包括NPN调整管，所述NPN调整管的基极为所述第二调整电路的输入端；

反馈电路，与所述第二调整电路的输出端相连接；所述反馈电路包括串联的第一反馈电阻和第二反馈电阻，且所述误差放大器电路的反相输入端连接于所述第一反馈电阻和所述第二反馈电阻之间。

2.根据权利要求1所述的LDO电路，其特征在于，所述第一调整电路包括：

第一NMOS管和第二NMOS管，二者的栅端均与所述误差放大器电路的输出端相连接，漏端均连接至驱动电源的高电平输出端；

第一PMOS管、第二PMOS管和第一电流源，所述第一PMOS管和所述第二PMOS管的源端分别与所述第一NMOS管和所述第二NMOS管的源端相连接，所述第一PMOS管的栅端与所述第二PMOS管的栅端以及漏端相连接，所述第二PMOS管的漏端连接至所述第一电流源。

3.根据权利要求2所述的LDO电路，其特征在于，所述第二调整电路包括：

第一NPN三极管和第二NPN三极管，二者的基极均与所述第一NMOS管的源端相连接，且二者的集电极均与所述驱动电源的高电平输出端相连接；

第三PMOS管、第四PMOS管和第二电流源，所述第三PMOS管和所述第四PMOS管的源端分别与所述第一NPN三极管和所述第二NPN三极管的发射极相连接，所述第三PMOS管的栅端与所述第四PMOS管的栅端以及漏端相连接，所述第四PMOS管的漏端连接至所述第二电流源。

4.根据权利要求3所述的LDO电路，其特征在于，所述第二调整电路还包括：

第一调整电阻和第二调整电阻，所述第一调整电阻连接于所述第一NPN三极管的集电极和所述驱动电源的高电平输出端之间，所述第二调整电阻连接于所述第二NPN三极管的集电极和所述驱动电源的高电平输出端之间。

5.根据权利要求1-4任一项所述的LDO电路，其特征在于，所述误差放大器电路包括：

第五PMOS管和第六PMOS管，二者的栅端相互连接，源端均连接至驱动电源的高电平输出端，且第五PMOS管的栅端还连接至其自身的漏端；

第三NMOS管和第四NMOS管，二者的漏端分别与所述第五PMOS管和所述第六PMOS管的漏端相连接，二者的源端均接地；

第五NMOS管和第六NMOS管，二者的源端均接地；所述第五NMOS管的栅端和漏端均与所述第三NMOS管的栅端相连接，所述第六NMOS管的栅端和漏端均与所述第四NMOS管的栅端相连接；

第七PMOS管、第八PMOS管和第九PMOS管，所述第七PMOS管的栅端连接至驱动电源的高电平输出端，栅端接入偏置电压，漏端与所述第八PMOS管的源端以及所述第九PMOS管的源端相连接；所述第八PMOS管的漏端和所述第九PMOS管的漏端分别与所述第五NMOS管的漏端和第六NMOS管的漏端相连接；

所述第八PMOS管的栅端接入反相输入信号，所述第九PMOS管的栅端接入正相输入信号，所述第六PMOS管的漏端接出输出信号。

6.根据权利要求5所述的LDO电路，其特征在于，所述误差放大器电路还包括：

第一电容和第五电阻，二者串联后一端与所述第六PMOS管的漏端相连接，另一端接地。

Images