CN115968229A - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN115968229A
CN115968229A CN202211221558.3A CN202211221558A CN115968229A CN 115968229 A CN115968229 A CN 115968229A CN 202211221558 A CN202211221558 A CN 202211221558A CN 115968229 A CN115968229 A CN 115968229A
Authority
CN
China
Prior art keywords
layer
display device
inorganic
barrier layer
oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211221558.3A
Other languages
English (en)
Inventor
郑在佑
李周炫
苏炳洙
姜泰旭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN115968229A publication Critical patent/CN115968229A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • H10K59/8731—Encapsulations multilayered coatings having a repetitive structure, e.g. having multiple organic-inorganic bilayers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明为了提供由包含氧化物半导体的薄膜晶体管驱动而可以降低显示装置的功耗的同时还能够高集成化的显示装置，提供一种显示装置，包括：基板，包括依次层叠的下有机层、下阻挡层、上有机层以及上阻挡层；像素电路层，位于所述基板上；以及显示要件层，位于所述像素电路层上，所述上阻挡层包括：第一无机阻挡层，配置在所述上有机层上；屏蔽层，配置在所述第一无机阻挡层上，并包含氧化物半导体物质；以及第二无机阻挡层，配置在所述屏蔽层上。

Description

显示装置
技术领域
本发明涉及一种显示装置，更详细而言，涉及一种由包含氧化物半导体的薄膜晶体管驱动的显示装置。
背景技术
通常，显示装置包括显示要件以及用于控制施加到显示要件的电信号的驱动电路。驱动电路包括薄膜晶体管(TFT；Thin Film Transistor)、存储电容器以及多个布线。
为了准确控制显示要件的发光与否以及发光程度，增加了电连接于一个显示要件的薄膜晶体管的数量。由此，正在积极地进行用于解决显示装置的高集成化以及功耗的问题的研究。
发明内容
本发明的实施例的目的在于，提供一种由包含氧化物半导体的薄膜晶体管驱动而可以降低显示装置的功耗的同时还提高显示质量的显示装置。
但是，这种课题是示例性的，本发明的范围不限于此。
根据本发明的一实施方式，提供一种显示装置，包括：基板，包括依次层叠的下有机层、下阻挡层、上有机层以及上阻挡层；像素电路层，位于所述基板上；以及显示要件层，位于所述像素电路层上，所述上阻挡层包括：第一无机阻挡层，配置在所述上有机层上；屏蔽层，配置在所述第一无机阻挡层上，并包含氧化物半导体物质；以及第二无机阻挡层，配置在所述屏蔽层上。
在一实施例中，可以是，所述屏蔽层包含IGZO(铟镓锌氧化物；Indium GalliumZinc Oxide)、ITZO(铟锡锌氧化物；Indium Tin Zinc Oxide)以及ITGZO(铟锡镓锌氧化物；Indium Tin Gallium Zinc Oxide)中的任意一种以上。
在一实施例中，可以是，所述屏蔽层的厚度是
Figure BDA0003877611900000021
至
Figure BDA0003877611900000022
在一实施例中，可以是，所述屏蔽层覆盖所述基板的整个面。
在一实施例中，可以是，所述上有机层包含聚酰亚胺(polyimide)。
在一实施例中，可以是，显示装置还包括：第一缓冲层以及第二缓冲层，介于所述基板和所述像素电路层之间，所述第二无机阻挡层包含第一无机绝缘物质，所述第一缓冲层包含第二无机绝缘物质，所述第一无机绝缘物质以及所述第二无机绝缘物质是彼此不同的物质。
在一实施例中，可以是，所述第二无机绝缘物质包括硅氮化物(SiNX)。
在一实施例中，可以是，所述第一无机绝缘物质包括硅氧化物(SiOX)。
在一实施例中，可以是，所述第一无机阻挡层包含所述第一无机绝缘物质。
在一实施例中，可以是，所述第二无机阻挡层的厚度、所述第一缓冲层的厚度以及所述第二缓冲层的厚度之和是
Figure BDA0003877611900000023
至
Figure BDA0003877611900000024
在一实施例中，可以是，所述像素电路层包括薄膜晶体管以及所述薄膜晶体管上的电极层，所述薄膜晶体管包括半导体层以及至少一部分与所述半导体层重叠的栅极电极，所述屏蔽层包含与所述半导体层相同的物质。
基于以下的附图、权利要求书以及发明的详细说明，除了前述之外的其它方面、特征、优点将变得清楚。
根据如上所述构成的本发明的一实施例，可以最小化基板的诱导取向极化现象，从而实现质量提高的显示装置。显然，本发明的范围不限于这种效果。
附图说明
图1是示意性地示出根据本发明的实施例的显示装置的图。
图2是示出根据本发明的一实施例的像素的等效电路图。
图3是沿图1的I-I'线截取的示意性的截面图。
图4至图7是示意性地示出根据本发明的一实施例的显示装置的制造方法的截面图。
图8a以及图8b是用于说明基板的诱导取向极化现象的示意性的图。
图9是示出对根据比较例以及本发明的实施例的显示装置的长期残像现象进行定量化的值的曲线图。
图10是示出对根据本发明的实施例的显示装置的串扰现象进行定量化的值的曲线图。
(附图标记说明)
100：基板
101：下有机层
102：下阻挡层
103：上有机层
104a：第一无机阻挡层
104b：第二无机阻挡层
105：屏蔽层
PCL：像素电路层
DEL：显示要件层
具体实施方式
本发明可以进行各种改变并可以具有各种实施例，将在附图中例示特定实施例并在详细说明中进行详细说明。本发明的效果、特征以及实现它们的方法将参照下文中结合附图详细描述的实施例而变得明确。但是，本发明并不限于下文中所公开的实施例，而是可以实现为各种形式。
在下文中，将参照所附附图对本发明的实施例进行详细说明，并且，在参照附图说明时，对相同或相对应的构成要件赋予相同的附图标记并将省略对其重复的说明。
在本说明书中，第一、第二等术语并非具有限定性含义，其使用目的为将一个构成要件与其它构成要件区分开。
在本说明书中，只要在文脉上没有明确表示为不同，单数表达包括复数表达。
在本说明书中，包括或者具有等术语是指存在说明书中记载的特征或构成要件，并非事先排除一个以上的其它特征或构成要件的附加可能性。
在本说明书中，当膜、区域、构成要件等部分被记载为位于其它部分之上或者上方时，不仅包括其直接位于其它部分之上的情况，还包括其它膜、区域、构成要件等介于其中间的情况。
在本说明书中，当膜、区域、构成要件等被记载为连接时，不仅包括膜、区域、构成要件直接连接的情况，还包括其它膜、区域、构成要件介于膜、区域、构成要件的中间而间接连接的情况。例如，在本说明书中，当膜、区域、构成要件等被记载为电连接时，不仅包括膜、区域、构成要件等直接电连接的情况，还包括其它膜、区域、构成要件等介于其中间而间接电连接的情况。
在本说明书中，“A和/或B”表示A、B或者A和B的情况。并且，“A以及B中的至少一个”表示A、B或者A和B的情况。
在本说明书中，当某一实施例能够以不同形式实现时，特定的工艺顺序也可以与所说明的顺序不同地执行。例如，连续说明的两个工艺可以实质上同时执行，也可以按照与所说明的顺序相反的顺序进行。
在附图中，为了便于说明，构成要件的尺寸可能会放大或者缩小示出。例如，为了便于说明，附图所示的各个构成的尺寸以及厚度被任意地示出，因此，本发明并不一定限定于图中所示的情况。
图1是示意性地示出根据本发明的实施例的显示装置的图。
根据本发明的实施例的显示装置也可以实现为智能电话、移动电话、导航装置、游戏机、TV、车辆用头单元、笔记本计算机、膝上型计算机、平板(Tablet)计算机、PMP(个人媒体播放器；Personal Media Player)、PDA(个人数字助理；Personal Digital Assistants)等电子装置。另外，电子装置可以是柔性装置。
基板100可以划分为显示图像的显示区域DA和配置在显示区域DA周边的周边区域PA。
基板100可以由玻璃、金属或者塑料等各种材料构成。根据一实施例，基板100可以包含柔性材料。在此，柔性材料指代可以很好地弯曲、弯折、折叠或者卷曲的基板。这种柔性材料的基板100可以由超薄型玻璃、金属或者塑料构成。
在基板100的显示区域DA中可以配置具备有机发光二极管(organic light-emitting diode，OLED)之类的各种显示要件(display element)的像素PX。可以是，像素PX构成为多个，多个像素PX配置为条纹排列、Pentile排列、马赛克排列等各种形式而实现图像。
在以平面形状观察显示区域DA时，如图1所示，显示区域DA可以是矩形形状。作为另一实施例，显示区域DA可以是三角形、五边形、六边形等多边形形状或者圆形形状、椭圆形形状、不规则形状等。
基板100的周边区域PA作为配置在显示区域DA周边的区域，可以是不显示图像的区域。在周边区域PA中可以配置传输要施加到显示区域DA的电信号的各种布线、附着印刷电路基板或驱动器IC芯片的焊盘。
以下，为了方便起见，将说明具备有机发光二极管作为显示要件的显示装置。但是，本发明的实施例可以适用于液晶显示装置、电泳显示装置、无机EL显示装置等各种方式的显示装置。
图2是示出根据本发明的一实施例的像素的等效电路图。
参照图2，像素电路PC包括多个第一至第七晶体管T1、T2、T3、T4、T5、T6、T7、存储电容器Cst。另外，像素电路PC与多个信号线、初始化电压线VL以及电源电压线PL连接。信号线可以包括数据线DL、第一扫描线SL、第二扫描线SL+1、第三扫描线SL-1以及发光控制线EL。作为另一实施例，信号线中的至少任意一个、初始化电压线VL和/或电源电压线PL可以在相邻的像素电路中共享。
电源电压线PL可以向第一晶体管T1传输第一电源电压ELVDD。初始化电压线VL可以将初始化第一晶体管T1的初始化电压Vint向像素电路PC传输。
第一扫描线SL、第二扫描线SL+1、第三扫描线SL-1、发光控制线EL以及初始化电压线VL可以在第一方向(x方向，参照图1)上延伸并在各行中相互隔开配置。数据线DL可以在第二方向(y方向，参照图1)上延伸并在各列中相互隔开配置。
在图2中示出了第一至第七晶体管T1～T7中的第三晶体管T3以及第四晶体管T4实现为NMOS(n-沟道金属氧化物半导体场效应晶体管；n-channel MOSFET)，其余实现为PMOS(p-沟道金属氧化物半导体场效应晶体管；p-channel MOSFET)。
第一晶体管T1经由第五晶体管T5与电源电压线PL连接，并经由第六晶体管T6与有机发光二极管OLED电连接。第一晶体管T1起到驱动晶体管的作用，并根据第二晶体管T2的开关工作接收数据信号Dm而向有机发光二极管OLED供应驱动电流IOLED。
第二晶体管T2作为开关晶体管，连接于第一扫描线SL以及数据线DL，并经由第五晶体管T5与电源电压线PL连接。第二晶体管T2执行根据通过第一扫描线SL接收的第一扫描信号Sn导通(turn-on)而将传输到数据线DL的数据信号Dm向节点N1传输的开关工作。
第三晶体管T3作为补偿晶体管，连接于第一扫描线SL，并经由第六晶体管T6与有机发光二极管OLED连接。第三晶体管T3根据通过第一扫描线SL接收的第一扫描信号Sn导通而使第一晶体管T1二极管连接。
第四晶体管T4作为第一初始化晶体管，连接于上一个扫描线即第三扫描线SL-1以及初始化电压线VL，并根据通过第三扫描线SL-1接收的上一个扫描信号即第三扫描信号Sn-1导通而将来自初始化电压线VL的初始化电压Vint传输到第一晶体管T1的栅极电极，从而初始化第一晶体管T1的栅极电极的电压。
可以是，第五晶体管T5是工作控制晶体管，第六晶体管T6是发光控制晶体管。第五晶体管T5以及第六晶体管T6连接于发光控制线EL，并根据通过发光控制线EL接收的发光控制信号En同时导通而形成电流路径，以使驱动电流IOLED可以从电源电压线PL向有机发光二极管OLED的方向流动。
第七晶体管T7作为第二初始化晶体管，连接于下一个扫描线即第二扫描线SL+1以及初始化电压线VL，并根据通过第二扫描线SL+1接收的下一个扫描信号即第二扫描信号Sn+1导通而将来自初始化电压线VL的初始化电压Vint传输到有机发光二极管OLED，从而初始化有机发光二极管OLED。第七晶体管T7可以省略。
存储电容器Cst包括第一电极CE1以及第二电极CE2。第一电极CE1连接于第一晶体管T1的栅极电极，第二电极CE2连接于电源电压线PL。存储电容器Cst通过存储并保持与电源电压线PL以及第一晶体管T1的栅极电极的两端电压之差相对应的电压，可以保持施加到第一晶体管T1的栅极电极的电压。
可以是，有机发光二极管OLED包括像素电极以及对电极，对电极接收第二电源电压ELVSS。有机发光二极管OLED通过从第一晶体管T1接收驱动电流IOLED而发光，从而显示图像。
根据一实施例的各像素电路PC的具体工作如下。
在第一初始化时段期间，若通过第三扫描线SL-1供应第三扫描信号Sn-1，则第四晶体管T4响应于第三扫描信号Sn-1而导通(Turn on)，第一晶体管T1通过从初始化电压线VL供应的初始化电压Vint被初始化。
在数据编程时段期间，若通过第一扫描线SL供应第一扫描信号Sn，则第二晶体管T2和第三晶体管T3响应于第一扫描信号Sn而导通。此时，第一晶体管T1通过导通的第三晶体管T3被二极管连接，并正向偏置。然后，从由数据线DL供应的数据信号Dm补偿第一晶体管T1的阈值电压(Threshold voltage，Vth)的电压被施加到第一晶体管T1的栅极电极。在存储电容器Cst的两端施加第一电源电压ELVDD和补偿电压，在存储电容器Cst中存储与两端电压差相对应的电荷。
在发光时段期间，第五晶体管T5以及第六晶体管T6通过从发光控制线EL供应的发光控制信号En导通。根据第一晶体管T1的栅极电极的电压和第一电源电压ELVDD之间的电压差产生驱动电流IOLED，驱动电流IOLED通过第六晶体管T6供应到有机发光二极管OLED。
在第二初始化时段期间，若通过第二扫描线SL+1供应第二扫描信号Sn+1，则第七晶体管T7响应于第二扫描信号Sn+1而导通(Turn on)，有机发光二极管OLED通过从初始化电压线VL供应的初始化电压Vint被初始化。
在本实施例中，第一至第七晶体管T1～T7中的至少一个包括包含氧化物的半导体层，其余包括包含硅的半导体层。具体地，在直接影响显示装置的亮度的第一晶体管的情况下，构成为包括由具有高的可靠性的多晶硅构成的半导体层，由此，可以实现高分辨率的显示装置。
图3是沿图1的I-I'线截取的示意性的截面图。
以下，参照图3按照层叠顺序具体说明根据本发明的一实施例的显示装置的结构。
基板100可以包含玻璃材料、陶瓷材料、金属材料、塑料或者具有柔性或可弯曲特性的物质。当基板100具有柔性或可弯曲特性时，基板100可以包含聚醚砜(polyethersulphone，PES)、聚丙烯酸酯(polyacrylate)、聚醚酰亚胺(polyetherimide，PEI)、聚萘二甲酸乙二醇酯(polyethylene naphthalate，PEN)、聚对苯二甲酸乙二醇酯(polyethylene terephthalate，PET)、聚苯硫醚(polyphenylene sulfide，PPS)、聚芳酯(polyarylate)、聚酰亚胺(polyimide，PI)、聚碳酸酯(polycarbonate，PC)以及醋酸丙酸纤维素(cellulose acetate propionate，CAP)等高分子树脂。
基板100可以具有所述物质的单层或者多层结构，在多层结构的情况下，可以还包括无机层。作为一实施例，基板100可以包括下有机层101、下阻挡层102、上有机层103以及上阻挡层104。下有机层101以及上有机层103可以分别包含高分子树脂，下阻挡层102以及上阻挡层104各自可以是防止来自外部的杂质的渗透的阻挡层。
下阻挡层102可以配置为介于下有机层101和上有机层103之间。下阻挡层102可以包含氧化物或者氮化物之类无机物、或者有机物、或者有无机复合物质，并可以构成为无机物质和有机物质的单层或者多层结构。例如，下阻挡层102可以是包含硅氮化物(SiNX)、硅氮氧化物(SiON)或者硅氧化物(SiOX)之类无机物质的单层或者多层。
作为一实施例，上阻挡层104可以配置在上有机层103上，并具有多层结构。例如，上阻挡层104可以包括第一无机阻挡层104a、屏蔽层105以及第二无机阻挡层104b。第一无机阻挡层104a可以包含硅氮化物(SiNX)、硅氮氧化物(SiON)或者硅氧化物(SiOX)之类无机物质。第二无机阻挡层104b可以包含硅氮氧化物(SiON)或者硅氧化物(SiOX)之类无机物质。在一实施例中，第一无机阻挡层104a和第二无机阻挡层104b可以包含相同物质。例如，第一无机阻挡层104a以及第二无机阻挡层104b可以包含硅氧化物(SiOX)。
在第一无机阻挡层104a和第二无机阻挡层104b之间可以配置有屏蔽层105。如第一无机阻挡层104a以及第二无机阻挡层104b那样，屏蔽层105可以覆盖基板100整个面。作为一实施例，屏蔽层105可以包含氧化物半导体物质。例如，屏蔽层105作为Zn氧化物类物质可以包含Zn氧化物、In-Zn氧化物、Ga-In-Zn氧化物等。在一部分实施例中，屏蔽层105可以包含在ZnO中含有铟(In)和镓(Ga)、锡(Sn)之类金属的IGZO(铟镓锌氧化物；IndiumGallium Zinc Oxide)、ITZO(铟锡锌氧化物；Indium Tin Zinc Oxide)以及ITGZO(铟锡镓锌氧化物；Indium Tin Gallium Zinc Oxide)半导体。屏蔽层105可以配置在第一无机阻挡层104a上而与上有机层103确保充分的粘合力(adhesion)。
作为一实施例，屏蔽层105的厚度t可以是
Figure BDA0003877611900000092
至
Figure BDA0003877611900000093
或者，屏蔽层105的厚度t可以是
Figure BDA0003877611900000094
至
Figure BDA0003877611900000095
当屏蔽层105的厚度t薄时，可能发生由屏蔽层105引起的信号的串扰(cross talk)。例如，根据画面中的特定图案，可能出现与周边画面的灰度所提供的灰度不同的亮度。相反，当屏蔽层105的厚度t过厚时，可能发生由屏蔽层105的应力(stress)引起的基板100的弯曲。
例如，薄膜的弯曲(Curvature)可以如下表示。
Figure BDA0003877611900000091
在此，tfilm表示薄膜的厚度，σ意指施加到薄膜的应力。因此，随着屏蔽层105的厚度t增加，由屏蔽层105引起的基板100的弯曲可能增大。可能由于基板100的弯曲而无法正常进行工艺，因此，屏蔽层105的厚度t可以是
Figure BDA0003877611900000096
以下。
可以在基板100上配置缓冲层111。缓冲层111可以位于基板100上而减少或者阻断来自基板100的异物、湿气或者外部气体的渗透，并且可以在基板100上提供平坦面。缓冲层111可以包含氧化物或者氮化物之类无机物质、或者有机物质、或者有无机复合物质，并且可以构成为无机物质和有机物质的单层或者多层结构。
在一实施例中，缓冲层111可以具有第一缓冲层111a以及第二缓冲层111b依次层叠的多层结构。第一缓冲层111a可以直接配置在第二无机阻挡层104b上，第二无机阻挡层104b可以包含第一无机绝缘物质，第一缓冲层111a可以包含组成与第一无机绝缘物质不同的第二无机绝缘物质。例如，可以是，第二无机绝缘物质是硅氮化物(SiNX)，第一无机绝缘物质是硅氧化物(SiOX)。硅氮化物(SiNX)形成致密的薄膜，从而可以有效阻断氧气以及水分之类外部气体扩散到像素电路层PCL，但是，由于自身含有氢，当与包含氧化物半导体物质的屏蔽层105直接相接时，可以作为电供体发挥功能而导体化屏蔽层105。因此，当第一缓冲层111a包含硅氮化物(SiNX)时，在屏蔽层105和第一缓冲层111a之间可以配置包含与第一缓冲层111a不同的物质的第二无机阻挡层104b。
第二缓冲层111b可以配置在第一缓冲层111a上。在一实施例中，第二缓冲层111b可以由硅氧化物(SiOX)构成。此时，可以是，第一缓冲层111a的厚度t2是约
Figure BDA0003877611900000101
第二缓冲层111b的厚度t3是约
Figure BDA0003877611900000102
在一实施例中，第二无机阻挡层104b的厚度t1、第一缓冲层111a的厚度t2以及第二缓冲层111b的厚度t3之和ts可以是
Figure BDA0003877611900000103
至
Figure BDA0003877611900000104
因此，在屏蔽层105和像素电路PC之间确保充分的距离，从而可以减少屏蔽层105对像素电路PC带来的电学影响。
可以是，像素电路层PCL配置在缓冲层111上，并包括像素电路PC、第一栅极绝缘层112、第二栅极绝缘层113、层间绝缘层115以及平坦化层116。像素电路PC可以包括第一薄膜晶体管TFT1、第二薄膜晶体管TFT2以及存储电容器Cst。
在缓冲层111上方可以配置第一薄膜晶体管TFT1以及第二薄膜晶体管TFT2。第一薄膜晶体管TFT1包括第一沟道区域A1、第一栅极电极G1、第一源极区域S1、第一漏极区域D1，第二薄膜晶体管TFT2包括第二沟道区域A2、第二栅极电极G2、第二源极区域S2、第二漏极区域D2。
半导体层A可以配置在缓冲层111上，并包含氧化物半导体物质。例如，半导体层A作为Zn氧化物类物质可以包含Zn氧化物、In-Zn氧化物、Ga-In-Zn氧化物等。在一部分实施例中，半导体层A可以包含在ZnO中含有铟(In)和镓(Ga)、锡(Sn)之类金属的IGZO(铟镓锌氧化物；Indium Gallium Zinc Oxide)、ITZO(铟锡锌氧化物；Indium Tin Zinc Oxide)以及ITGZO(铟锡镓锌氧化物；Indium Tin Gallium Zinc Oxide)半导体。在一实施例中，半导体层A可以包含与屏蔽层105相同的物质。半导体层A可以包括沟道区域A1、A2和掺杂有杂质的源极区域S1、S2以及漏极区域D1、D2。在一实施例中，如图所示，第一薄膜晶体管TFT1的第一源极区域S1和第二薄膜晶体管TFT2的第二漏极区域D2可以是相同的区域。
可以以覆盖半导体层A的方式设置第一栅极绝缘层112。第一栅极绝缘层112可以包含硅氧化物(SiOX)、硅氮化物(SiNX)、硅氮氧化物(SiON)、铝氧化物(Al2O3)、钛氧化物(TiO2)、钽氧化物(Ta2O5)、铪氧化物(HfO2)或者锌氧化物(ZnO2)等之类无机绝缘物。第一栅极绝缘层112可以具有包含前述的无机绝缘物的单层或者多层结构。
在第一栅极绝缘层112上方配置第一栅极电极G1以及第二栅极电极G2。第一栅极电极G1以及第二栅极电极G2可以包含钼(Mo)、铝(Al)、铜(Cu)、钛(Ti)等并构成为单层或者多层结构。作为一例，第一栅极电极G1以及第二栅极电极G2可以是钼(Mo)的单层。
第二栅极绝缘层113可以设置为覆盖所述第一栅极电极G1以及第二栅极电极G2。第二栅极绝缘层113可以包含硅氧化物(SiOX)、硅氮化物(SiNX)、硅氮氧化物(SiON)、铝氧化物(Al2O3)、钛氧化物(TiO2)、钽氧化物(Ta2O5)、铪氧化物(HfO2)或者锌氧化物(ZnO2)等之类无机绝缘物。第二栅极绝缘层113可以是包含前述的无机绝缘物的单层或者多层。
在第二栅极绝缘层113上方可以配置存储电容器Cst的第二电极CE2。第二电极CE2可以与其下方的第二栅极电极G2重叠。隔着第二栅极绝缘层113与第二电极CE2重叠的第二栅极电极G2可以作为存储电容器Cst的第一电极CE1发挥功能。
第二电极CE2可以包含铝(Al)、铂(Pt)、钯(Pd)、银(Ag)、镁(Mg)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、钙(Ca)、钼(Mo)、钛(Ti)、钨(W)和/或铜(Cu)，可以是前述的物质的单层或者多层。
层间绝缘层115可以形成为覆盖所述第二电极CE2。层间绝缘层115可以包含硅氧化物(SiOX)、硅氮化物(SiNX)、硅氮氧化物(SiON)、铝氧化物(Al2O3)、钛氧化物(TiO2)、钽氧化物(Ta2O5)、铪氧化物(HfO2)或者锌氧化物(ZnO2)等。层间绝缘层115可以是包含前述的无机绝缘物的单层或者多层。
在层间绝缘层115上可以配置电极层120。电极层120可以包括连接到第二电极CE2以及第一漏极区域D1的布线。电极层120可以包括包含钼(Mo)、铝(Al)、铜(Cu)、钛(Ti)等的导电物质，并且可以形成为包含所述的材料的多层或者单层。作为一例，电极层120可以构成为Ti/Al/Ti的多层结构。
平坦化层116可以配置为覆盖电极层120。平坦化层116可以具有平坦的上面以使配置在其上方的像素电极210可以平坦地形成。
平坦化层116可以包含有机物质或者无机物质，并且可以具有单层结构或者多层结构。这种平坦化层116可以包含BCB(苯并环丁烯；Benzocyclobutene)、聚酰亚胺(polyimide)、HMDSO(六甲基二硅氧烷；Hexamethyldisiloxane)、聚甲基丙烯酸甲酯(Polymethylmethacrylate；PMMA)或聚苯乙烯(Polystyrene；PS)之类一般通用高分子、具有苯酚类基团的高分子衍生物、丙烯酸类高分子、酰亚胺类高分子、芳基醚类高分子、酰胺类高分子、氟类高分子、对二甲苯类高分子或者乙烯醇类高分子等。另一方面，平坦化层116可以包含硅氧化物(SiOX)、硅氮化物(SiNX)、硅氮氧化物(SiON)、铝氧化物(Al2O3)、钛氧化物(TiO2)、钽氧化物(Ta2O5)、铪氧化物(HfO2)或者锌氧化物(ZnO2)等之类无机绝缘物。在形成平坦化层116时，为了在形成层之后提供平坦的上面，可以在其层的上面执行化学机械性抛光。
显示要件层DEL可以包括像素电极210、配置在像素电极210上的中间层220以及对电极230。中间层220可以包括与像素电极210相对应地图案化的发光层222。
在平坦化层116上可以配置像素电极210。像素电极210可以包含铟锡氧化物(ITO；indium tin oxide)、铟锌氧化物(IZO；indium zinc oxide)、锌氧化物(ZnO；zinc oxide)、铟氧化物(In2O3：indium oxide)、铟镓氧化物(IGO；indium gallium oxide)或者铝锌氧化物(AZO；aluminum zinc oxide)之类导电性氧化物。像素电极210可以包括包含银(Ag)、镁(Mg)、铝(Al)、铂(Pt)、钯(Pd)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)或者它们的化合物的反射膜。例如，像素电极210可以具有在前述的反射膜之上/之下具有由ITO、IZO、ZnO或者In2O3形成的膜的结构。此时，像素电极210可以具有由ITO/Ag/ITO层叠的结构。
像素界定膜117可以在平坦化层116上设置覆盖像素电极210的边缘且暴露像素电极210的中央部的开口117OP。有机发光二极管OLED的发光区域即子像素的尺寸以及形状由开口117OP界定。
像素界定膜117可以通过增加像素电极210的边缘和像素电极210上方的对电极230之间的距离来起到防止在像素电极210的边缘处发生电弧等的作用。像素界定膜117可以由聚酰亚胺、聚酰胺(Polyamide)、丙烯酸树脂、苯并环丁烯、HMDSO(六甲基二硅氧烷；hexamethyldisilo xane)以及酚醛树脂等之类有机绝缘物质通过旋转涂布等方法形成。
在像素界定膜117的开口117OP的内部配置以与像素电极210相对应的方式形成的发光层222。发光层222可以包含高分子物质或者低分子物质，并且可以发出红色、绿色、蓝色或者白色的光。
在发光层222的上方和/或下方可以配置有机功能层221、223。有机功能层221、223可以包括第一功能层221和/或第二功能层223。第一功能层221或者第二功能层223可以省略。
第一功能层221可以配置在发光层222的下方。第一功能层221可以是由有机物构成的单层或者多层。第一功能层221可以是作为单层结构的空穴传输层(HTL：HoleTransport Layer)。或者，第一功能层221可以包括空穴注入层(HIL：Hole InjectionLayer)和空穴传输层(HTL)。第一功能层221可以以与包括在显示区域DA(参照图1)中的多个有机发光二极管OLED相对应的方式形成为一体。
第二功能层223可以配置在发光层222的上方。第二功能层223可以是由有机物构成的单层或者多层。第二功能层223可以包括电子传输层(ETL：Electron TransportLayer)和/或电子注入层(EIL：Electron Injection Layer)。第二功能层223可以以与包括在显示区域DA(参照图1)中的多个有机发光二极管OLED相对应的方式形成为一体。
在第二功能层223上方配置对电极230。对电极230可以包含功函数低的导电性物质。例如，对电极230可以包括包含银(Ag)、镁(Mg)、铝(Al)、铂(Pt)、钯(Pd)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、锂(Li)、钙(Ca)或者它们的合金等的(半)透明层。或者，对电极230可以在包含前述的物质的(半)透明层上还包括ITO、IZO、ZnO或者In2O3之类层。
在对电极230上可以形成包含有机物质的封盖层(未示出)。封盖层可以是为了保护对电极230的同时提高光提取效率而设置的层。封盖层可以包含折射率高于对电极230的物质。在一实施例中，封盖层可以追加地包含LiF。或者，封盖层可以追加地包含硅氧化物(SiOX)、硅氮化物(SiNX)之类无机绝缘物。
显示要件层DEL可以被薄膜封装层300覆盖。薄膜封装层300可以包括由至少一种无机物构成的无机封装层以及由至少一种有机物构成的有机封装层。作为一实施例，薄膜封装层300可以设置为第一无机封装层310、有机封装层320以及第二无机封装层330层叠的结构。第一及第二无机封装层310、330可以包含硅氧化物(SiOX)、硅氮化物(SiNX)、硅氮氧化物(SiON)、铝氧化物(Al2O3)、钛氧化物(TiO2)、钽氧化物(Ta2O5)、铪氧化物(HfO2)或者锌氧化物(ZnO2)等之类无机绝缘物。有机封装层320可以包含BCB(苯并环丁烯；Benzocyclobutene)、聚酰亚胺(polyimide)、HMDSO(六甲基二硅氧烷；Hexamethyldisiloxane)、聚甲基丙烯酸甲酯(Polymethylmethacrylate；PMMA)或聚苯乙烯(Polystyrene；PS)之类一般通用高分子、具有苯酚类基团的高分子衍生物、丙烯酸类高分子、酰亚胺类高分子、芳基醚类高分子、酰胺类高分子、氟类高分子、对二甲苯类高分子或者乙烯醇类高分子等。
虽然未示出，但是在薄膜封装层300上可以还配置感测触摸输入的输入感测部件、包括偏振器(polarizer)和延迟器(retarder)或者滤色器和黑矩阵的防反射部件以及透明的窗口之类构成要件。
另一方面，在本实施例中，虽然示出了薄膜封装层300用作密封显示要件层DEL的封装部件，但本发明不限于此。例如，作为密封显示要件层DEL的部件，也可以利用通过密封剂或者玻璃料与基板100粘接的密封基板(例如，玻璃基板等)。
图4至图7是示意性地示出根据本发明的一实施例的显示装置的制造方法的截面图。
参照图4，可以依次层叠下有机层101、下阻挡层102、上有机层103、第一无机阻挡层104a。
下有机层101可以形成在载体基板(未示出)上。载体基板在制造工艺中用于支承柔性的基板100，在工艺之后可以被去除。在一实施例中，载体基板可以是玻璃(glass)。
下有机层101可以包含高分子树脂。例如，下有机层101可以包含聚醚砜(polyethersulphone，PES)、聚丙烯酸酯(polyacrylate)、聚醚酰亚胺(polyetherimide，PEI)、聚萘二甲酸乙二醇酯(polyethylene naphthalate，PEN)、聚对苯二甲酸乙二醇酯(polyethylene terephthalate，PET)、聚苯硫醚(polyphenylene sulfide，PPS)、聚芳酯(polyarylate)、聚酰亚胺(polyimide，PI)、聚碳酸酯(polycarbonate，PC)以及醋酸丙酸纤维素(cellulose acetate propionate，CAP)等高分子树脂。在一实施例中，下有机层101可以通过在载体基板涂布(coating)上述的高分子树脂来形成。
可以在下有机层101上形成下阻挡层102。下阻挡层102可以包含氧化物或者氮化物之类无机物、或者有机物、或者有无机复合物质，并且可以构成为无机物质和有机物质的单层或者多层结构。例如，下阻挡层102可以是包含硅氮化物(SiNX)、硅氮氧化物(SiON)或者硅氧化物(SiOX)之类无机物质的单层或者多层。
可以在下阻挡层102上形成上有机层103。上有机层103可以包含高分子树脂。在一实施例中，上有机层103可以包含与下有机层101相同的物质。例如，下有机层101以及上有机层103可以包含聚酰亚胺(PI)。
可以在上有机层103上形成第一无机阻挡层104a。第一无机阻挡层104a可以包含硅氮化物(SiNX)、硅氮氧化物(SiON)或者硅氧化物(SiOX)之类无机物质。第一无机阻挡层104a可以提高上有机层103和屏蔽层105的粘合力(adhesion)而最小化或防止屏蔽层105从上有机层103剥离。
参照图5，可以在第一无机阻挡层104a上形成屏蔽层105。屏蔽层105可以包含氧化物半导体物质。作为一实施例，屏蔽层105作为Zn氧化物类物质可以包含Zn氧化物、In-Zn氧化物、Ga-In-Zn氧化物等。在一部分实施例中，屏蔽层105可以包含在ZnO中含有铟(In)和镓(Ga)、锡(Sn)之类金属的IGZO(铟镓锌氧化物；Indium Gallium Zinc Oxide)、ITZO(铟锡锌氧化物；Indium Tin Zinc Oxide)以及ITGZO(铟锡镓锌氧化物；Indium Tin Gallium ZincOxide)半导体物质中的任意一种以上。屏蔽层105可以由与将要后述的半导体层A相同的物质形成。
在形成屏蔽层105的步骤中，可以通过调节氧气分压来调节屏蔽层105的电学特性。例如，在形成屏蔽层105时的腔室内部的混合气体中的氧气的比率可以是10％至80％，以使屏蔽层105能够充分屏蔽从配置在基板100上方的布线以及像素电路层PCL产生的电场。或者，在形成屏蔽层105时的腔室内部的混合气体中的氧气的比率可以是20％至60％。
在一实施例中，屏蔽层105可以形成为具有
Figure BDA0003877611900000161
至
Figure BDA0003877611900000162
的厚度。在一实施例中，为了防止由屏蔽层105引起的信号的串扰，屏蔽层105的厚度t可以形成为
Figure BDA0003877611900000163
以上。在一实施例中，为了最小化由屏蔽层105引起的基板100的弯曲，屏蔽层105的厚度t可以形成为
Figure BDA0003877611900000164
以下。
可以在屏蔽层105上形成第二无机阻挡层104b。第二无机阻挡层104b可以包含硅氮氧化物(SiON)或者硅氧化物(SiOX)之类无机物质。在一实施例中，第一无机阻挡层104a和第二无机阻挡层104b可以形成为包含相同物质。例如，第一无机阻挡层104a以及第二无机阻挡层104b可以形成为包含硅氧化物(SiOX)。通过在屏蔽层105上形成第二无机阻挡层104b而充分确保屏蔽层105和像素电路层PCL之间的距离，可以最小化由屏蔽层105引起的信号的串扰。
可以在第二无机阻挡层104b上形成缓冲层111。缓冲层111可以具有包含彼此不同的物质的层依次层叠的多层结构。在一实施例中，缓冲层111可以包括配置在第二无机阻挡层104b上的第一缓冲层111a以及配置在第一缓冲层111a上的第二缓冲层111b。当第二无机阻挡层104b包含第一无机绝缘物质时，第一缓冲层111a可以包含组成与第一无机绝缘物质不同的第二无机绝缘物质。例如，可以是，第一无机绝缘物质是硅氧化物(SiOX)，第二无机绝缘物质是硅氮化物(SiNX)。第二缓冲层111b可以包含组成与第二无机绝缘物质不同的无机绝缘物质。例如，第二缓冲层111b可以是硅氧化物(SiOX)。在一实施例中，可以是，第一缓冲层111a形成为具有约
Figure BDA0003877611900000171
的厚度，第二缓冲层111b形成为具有约
Figure BDA0003877611900000172
的厚度。在一实施例中，配置在屏蔽层105和像素电路层PCL之间的第二无机阻挡层104b、第一缓冲层111a以及第二缓冲层111b的总厚度ts可以是
Figure BDA0003877611900000173
至
Figure BDA0003877611900000174
在一实施例中，第一无机阻挡层104a、屏蔽层105、第二无机阻挡层104b、第一缓冲层111a以及第二缓冲层111b可以在相同的腔室中连续形成。因此，屏蔽层105可以无需单独的图案化工艺而形成为覆盖基板100整个面。
参照图6，可以在缓冲层111上形成像素电路层PCL。
可以在缓冲层111上形成半导体层A。半导体层A可以包含氧化物半导体物质。例如，半导体层A作为Zn氧化物类物质可以包含Zn氧化物、In-Zn氧化物、Ga-In-Zn氧化物等。在一部分实施例中，半导体层A可以包含在ZnO中含有铟(In)和镓(Ga)、锡(Sn)之类金属的IGZO(铟镓锌氧化物；Indium Gallium Zinc Oxide)、ITZO(铟锡锌氧化物；Indium TinZinc Oxide)以及ITGZO(铟锡镓锌氧化物；Indium Tin Gallium Zinc Oxide)半导体。在一实施例中，半导体层A可以包含与屏蔽层105相同的物质。在半导体层A的形成工艺中，可以通过掺杂沟道区域或调节热处理时的温度来抵消由屏蔽层105引起的电学特性变化。
可以以覆盖半导体层A的方式形成第一栅极绝缘层112，并在第一栅极绝缘层112上方依次层叠第一栅极电极G1以及第二栅极电极G2、第二栅极绝缘层113、第二电极CE2、层间绝缘层115、电极层120以及平坦化层116而形成像素电路层PCL。
参照图7，可以在像素电路层PCL上形成显示要件层DEL。首先，可以是，在平坦化层116上形成像素电极210，并形成覆盖像素电极210的边缘的像素界定膜117。可以在像素电极210以及像素界定膜117上依次层叠第一功能层221、发光层222、第二功能层223以及对电极230而形成显示要件层DEL。此时，形成第一功能层221的步骤或者形成第二功能层223的步骤可以省略。
可以在显示要件层DEL上形成薄膜封装层300。在一实施例中，可以在对电极230上依次层叠第一无机封装层310、有机封装层320以及第二无机封装层330而形成薄膜封装层300。另一方面，在本实施例中，示出了形成薄膜封装层300作为密封显示要件层DEL的封装部件，但本发明不限于此。
图8a以及图8b是用于说明基板的诱导取向极化现象的示意性的图。
参照图8a以及图8b，上有机层400可能受到由像素电路以及向像素电路施加信号的信号线等引起的影响。例如，上有机层400可以包含聚酰亚胺(PI)之类高分子树脂。这种高分子树脂在未施加电场时，如图8a所示，电偶极矩DM(electric dipole moment)随机配置。但是，由于像素电路以及向像素电路施加信号的信号线等，当电场施加到构成上有机层400的高分子树脂时，如图8b所示，高分子树脂的电偶极矩DM可以沿着电场的方向整齐排列，从而发生诱导取向极化现象。
这种诱导取向极化现象在上有机层400中产生未意图的电场，从而影响薄膜晶体管的电学特性。即，薄膜晶体管的阈值电压可能由于在上有机层400中诱导的电荷而改变，其可能产生像素PX(参照图1)之间的亮度差异。
图9是示出对根据比较例以及本发明的实施例的显示装置的长期残像现象进行定量化的值的曲线图。
在包括利用不包括屏蔽层的基板的比较例和包括屏蔽层且将其厚度和屏蔽层的形成步骤中的氧气分压调节为不同的本发明的实施例的显示装置中，显示交替配置的黑白图案30分钟，切换画面以具有31/256G的亮度值，经过5分钟后，测定TCR(瞬态对比度；transient contrast ratio)值，算出用于定量化长期残像现象的ISFOM(图像残留品质因数；image sticking figure of merit)值。算出的ISFOM值的绝对值越大，残像的持续时间越长。
参照图9，在比较例的情况下，ISFOM值是-102.5，而另一方面，本发明的实施例的ISFOM值是-70.92至-61.05，可以确认到与比较例相比改善了30％至40％。
图10是示出对根据本发明的实施例的显示装置的串扰现象进行定量化的值的曲线图。
显示装置的串扰是画面中的特定图案影响画面的其余区域，可以在图案的左/右或者上/下方向上发生。为了定量化由屏蔽层引起的显示装置的串扰现象，按照产品标准评价了包括将屏蔽层的厚度和屏蔽层的形成步骤中的氧气分压调节为不同的本发明的实施例的显示装置的串扰。
当屏蔽层包含IGZO半导体物质时，确认到，在屏蔽层的厚度是
Figure BDA0003877611900000191
时，垂直方向上的串扰C/T(V)增加，在屏蔽层的厚度是
Figure BDA0003877611900000192
以及
Figure BDA0003877611900000193
时，水平方向上的串扰C/T(H)增加。相反，可以确认到，当屏蔽层的厚度是
Figure BDA0003877611900000194
以上且形成屏蔽层时混合气体中的氧气比率是60％时，显示装置在垂直方向上的串扰是0.24％，水平方向上的串扰是2.17％，其接近目标值。
本发明参考附图所示的实施例进行了说明，但是其不过是示例性的，只要是在本技术领域中具有通常知识的人就可以理解可以从其进行多种变形以及等同的其他实施例。因此，本发明的真正技术保护范围应由所附权利要求书的技术构思而定。

Claims (10)

1.一种显示装置，其中，包括：
基板，包括依次层叠的下有机层、下阻挡层、上有机层以及上阻挡层；
像素电路层，位于所述基板上；以及
显示要件层，位于所述像素电路层上，
所述上阻挡层包括：
第一无机阻挡层，配置在所述上有机层上；
屏蔽层，配置在所述第一无机阻挡层上，并包含氧化物半导体物质；以及
第二无机阻挡层，配置在所述屏蔽层上。
2.根据权利要求1所述的显示装置，其中，
所述屏蔽层包含铟镓锌氧化物、铟锡锌氧化物以及铟锡镓锌氧化物中的任意一种以上。
3.根据权利要求1所述的显示装置，其中，
所述屏蔽层的厚度是
Figure FDA0003877611890000011
至
Figure FDA0003877611890000012
4.根据权利要求1所述的显示装置，其中，
所述屏蔽层覆盖所述基板的整个面。
5.根据权利要求1所述的显示装置，其中，
所述上有机层包含聚酰亚胺。
6.根据权利要求1所述的显示装置，其中，
所述显示装置还包括：
第一缓冲层以及第二缓冲层，介于所述基板和所述像素电路层之间，
所述第二无机阻挡层包含第一无机绝缘物质，
所述第一缓冲层包含第二无机绝缘物质，
所述第二无机绝缘物质包括硅氮化物，
所述第一无机绝缘物质以及所述第二无机绝缘物质是彼此不同的物质。
7.根据权利要求6所述的显示装置，其中，
所述第一无机绝缘物质包括硅氧化物。
8.根据权利要求6所述的显示装置，其中，
所述第一无机阻挡层包含所述第一无机绝缘物质。
9.根据权利要求6所述的显示装置，其中，
所述第二无机阻挡层的厚度、所述第一缓冲层的厚度以及所述第二缓冲层的厚度之和是
Figure FDA0003877611890000021
至
Figure FDA0003877611890000022
10.根据权利要求1所述的显示装置，其中，
所述像素电路层包括薄膜晶体管以及所述薄膜晶体管上的电极层，
所述薄膜晶体管包括半导体层以及至少一部分与所述半导体层重叠的栅极电极，
所述屏蔽层包含与所述半导体层相同的物质。
CN202211221558.3A 2021-10-08 2022-10-08 显示装置 Pending CN115968229A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2021-0134438 2021-10-08
KR1020210134438A KR20230051389A (ko) 2021-10-08 2021-10-08 표시 장치

Publications (1)

Publication Number Publication Date
CN115968229A true CN115968229A (zh) 2023-04-14

Family

ID=85797628

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211221558.3A Pending CN115968229A (zh) 2021-10-08 2022-10-08 显示装置

Country Status (3)

Country Link
US (1) US20230111736A1 (zh)
KR (1) KR20230051389A (zh)
CN (1) CN115968229A (zh)

Also Published As

Publication number Publication date
KR20230051389A (ko) 2023-04-18
US20230111736A1 (en) 2023-04-13

Similar Documents

Publication Publication Date Title
US11387312B2 (en) Display device
US11715418B2 (en) Display apparatus
US11328665B2 (en) Pixel and display device including the same
US11296238B2 (en) Thin-film transistor substrate and display apparatus comprising the same
US11678547B2 (en) Display device and method of manufacturing the same
US11950460B2 (en) Display device
US11688350B2 (en) Display apparatus
US20230157074A1 (en) Display panel
EP4047592A1 (en) Display apparatus
US11825715B2 (en) Display device
US20220059637A1 (en) Display apparatus
CN115968229A (zh) 显示装置
US11705546B2 (en) Display apparatus
US20240090260A1 (en) Display apparatus
US11839112B2 (en) Display apparatus
US20240099082A1 (en) Display apparatus
US20230371328A1 (en) Display device
KR20230112784A (ko) 디스플레이 장치 및 그 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication