CN115943738A - 电路结构体 - Google Patents

电路结构体 Download PDF

Info

Publication number
CN115943738A
CN115943738A CN202180042059.5A CN202180042059A CN115943738A CN 115943738 A CN115943738 A CN 115943738A CN 202180042059 A CN202180042059 A CN 202180042059A CN 115943738 A CN115943738 A CN 115943738A
Authority
CN
China
Prior art keywords
bus bar
conductive
circuit structure
wiring board
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180042059.5A
Other languages
English (en)
Inventor
原口章
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Wiring Systems Ltd
AutoNetworks Technologies Ltd
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Wiring Systems Ltd
AutoNetworks Technologies Ltd
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Wiring Systems Ltd, AutoNetworks Technologies Ltd, Sumitomo Electric Industries Ltd filed Critical Sumitomo Wiring Systems Ltd
Publication of CN115943738A publication Critical patent/CN115943738A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/142—Arrangements of planar printed circuit boards in the same plane, e.g. auxiliary printed circuit insert mounted in a main printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/02—Arrangements of circuit components or wiring on supporting structure
    • H05K7/06—Arrangements of circuit components or wiring on supporting structure on insulating boards, e.g. wiring harnesses
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/44—Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/20—Modifications to facilitate cooling, ventilating, or heating
    • H05K7/2039—Modifications to facilitate cooling, ventilating, or heating characterised by the heat transfer by conduction from the heat generating element to a dissipating body
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02G—INSTALLATION OF ELECTRIC CABLES OR LINES, OR OF COMBINED OPTICAL AND ELECTRIC CABLES OR LINES
    • H02G3/00—Installations of electric cables or lines or protective tubing therefor in or on buildings, equivalent structures or vehicles
    • H02G3/02—Details
    • H02G3/08—Distribution boxes; Connection or junction boxes
    • H02G3/16—Distribution boxes; Connection or junction boxes structurally associated with support for line-connecting terminals within the box
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0263—High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board
    • H05K1/0265—High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board characterized by the lay-out of or details of the printed conductors, e.g. reinforced conductors, redundant conductors, conductors having different cross-sections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0376—Flush conductors, i.e. flush with the surface of the printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06—Thermal details
    • H05K2201/068—Thermal details wherein the coefficient of thermal expansion is important
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10166—Transistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10272—Busbars, i.e. thick metal bars mounted on the PCB as high-current conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1305—Moulding and encapsulation
    • H05K2203/1327—Moulding over PCB locally or completely
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/16—Inspection; Monitoring; Aligning
    • H05K2203/167—Using mechanical means for positioning, alignment or registration, e.g. using rod-in-hole alignment

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Thermal Sciences (AREA)
  • Structure Of Printed Boards (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)
  • Connection Or Junction Boxes (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

电路结构体具备：第一母排；第二母排；绝缘构件，包含位于第一母排与第二母排之间的绝缘部分；第一配线基板，设置在第一母排的一个主面、第二母排的一个主面及绝缘部分的上方；及第一电子元件，设置在第一配线基板上。第一电子元件具有：第一连接端子，电连接于第一母排，并接合于第一配线基板；及第二连接端子，电连接于第二母排，并接合于第一配线基板。

Description

电路结构体
技术领域
本公开涉及电路结构体。
背景技术
专利文献1公开了搭载有电子元件的散热基板。
在先技术文献
专利文献
专利文献1：日本特开平9-321395号公报
发明内容
发明的概要
发明要解决的课题
有时在多个母排之间配置绝缘构件且电子元件以跨该绝缘构件的方式设置在该多个母排的上方。并且，有时电子元件的连接端子接合于母排。另一方面，母排的线膨胀系数有时与树脂等绝缘构件的线膨胀系数不同。因此，在母排及绝缘构件对应于周围温度的变化而变形的情况下，在电子元件的连接端子与母排的接合部分产生热应力，在该接合部分可能会形成裂纹。其结果是，该接合部分的可靠性可能会下降。在电子元件的封装体为无引线型的情况下，该问题变得更加显著。
因此，目的在于提供一种能够提高电子元件的连接端子的接合部分的可靠性的技术。
用于解决课题的方案
本公开的电路结构体具备：第一母排；第二母排；绝缘构件，包含位于所述第一母排与所述第二母排之间的绝缘部分；第一配线基板，设置在所述第一母排的一个主面、所述第二母排的一个主面及所述绝缘部分的上方；及第一电子元件，设置在所述第一配线基板上，所述第一电子元件具有：第一连接端子，电连接于所述第一母排，并接合于所述第一配线基板；及第二连接端子，电连接于所述第二母排，并接合于所述第一配线基板。
发明效果
根据本公开，能够提高电子元件的连接端子的接合部分的可靠性。
附图说明
图1是表示电路结构体的一例的概略立体图。
图2是表示电路结构体的一例的概略立体图。
图3是表示电路结构体的一部分的结构的一例的概略立体图。
图4是表示电路结构体的一例的概略俯视图。
图5是表示电路结构体的一例的概略俯视图。
图6是表示电路结构体的截面构造的一例的概略图。
图7是表示电路结构体的一部分的结构的一例的概略仰视图。
图8是表示电路结构体的一部分的结构的一例的概略仰视图。
图9是表示电路结构体的一部分的结构的一例的概略立体图。
图10是表示电路结构体的一部分的结构的一例的概略立体图。
图11是表示电路结构体的一部分的结构的一例的概略俯视图。
图12是表示电路结构体的一部分的结构的一例的概略立体图。
图13是表示电路结构体的一部分的结构的一例的概略立体图。
图14是表示电路结构体的一部分的结构的一例的概略仰视图。
图15是表示电子元件的一例的概略背面图。
图16是表示配线基板的一例的概略立体图。
图17是表示配线基板的一例的概略立体图。
图18是表示电路结构体的一部分的结构的一例的概略立体图。
图19是表示电路结构体的一部分的结构的一例的概略立体图。
图20是用于说明电路结构体的制造方法的一例的概略立体图。
图21是用于说明电路结构体的制造方法的一例的概略立体图。
图22是用于说明电路结构体的制造方法的一例的概略立体图。
图23是用于说明电路结构体的制造方法的一例的概略立体图。
图24是用于说明电路结构体的制造方法的一例的概略立体图。
图25是用于说明电路结构体的制造方法的一例的概略立体图。
图26是用于说明电路结构体的制造方法的一例的概略立体图。
图27是用于说明电路结构体的制造方法的一例的概略立体图。
图28是用于说明电路结构体的制造方法的一例的概略立体图。
图29是用于说明电路结构体的制造方法的一例的概略立体图。
图30是用于说明电路结构体的制造方法的一例的概略立体图。
图31是用于说明电路结构体的制造方法的一例的概略立体图。
图32是用于说明电路结构体的制造方法的一例的概略立体图。
图33是用于说明电路结构体的制造方法的一例的概略立体图。
图34是表示电气连接箱的一例的概略立体图。
具体实施方式
[本公开的实施方式的说明]
首先，列举本公开的实施形态进行说明。
本公开的电路结构体如下所述。
(1)一种电路结构体，具备：第一母排；第二母排；绝缘构件，包含位于所述第一母排与所述第二母排之间的绝缘部分；第一配线基板，设置在所述第一母排的一个主面、所述第二母排的一个主面及所述绝缘部分的上方；及第一电子元件，设置在所述第一配线基板上，所述第一电子元件具有：第一连接端子，电连接于所述第一母排，并接合于所述第一配线基板；及第二连接端子，电连接于所述第二母排，并接合于所述第一配线基板。根据本公开，与第一母排电连接的第一连接端子和与第二母排电连接的第二连接端子都接合于第一配线基板。由此，即使在由于周围温度的变化而第一母排、第二母排及它们之间的绝缘部分发生了变形的情况下，第一连接端子及第二连接端子的接合部分也难以受到第一母排、第二母排及绝缘部分的变化的影响。由此，在第一连接端子及第二连接端子的接合部分难以产生应力。其结果是，能够提高电子元件的连接端子的接合部分的可靠性。
(2)也可以是，所述第一配线基板具有第一贯通孔，所述电路结构体具备导电性的第一突起部，所述第一突起部从所述第一母排向所述第一贯通孔内突出，所述第一连接端子与所述第一贯通孔内的所述第一突起部电连接。在该情况下，导电性的第一突起部从第一母排向第一配线基板的第一贯通孔内突出。因此，通过将第一配线基板上的第一连接端子与第一贯通孔内的第一突起部电连接，能够将第一连接端子与第一母排简单地电连接。
(3)所述第一突起部也可以由所述第一母排的一部分构成。在该情况下，能够降低第一连接端子与第一母排之间的电阻。
(4)所述第一连接端子也可以接合于所述第一突起部。在该情况下，能够降低第一连接端子与第一母排之间的电阻。
(5)也可以是，所述第一配线基板具有第二贯通孔，所述电路结构体具备导电性的第二突起部，所述第二突起部从所述第二母排向所述第二贯通孔内突出，所述第二连接端子与所述第二贯通孔内的所述第二突起部电连接。在该情况下，导电性的第二突起部从第二母排向第一配线基板的第二贯通孔内突出。因此，通过将第一配线基板上的第二连接端子电连接于第二贯通孔内的第二突起部，能够将第二连接端子与第二母排简单地电连接。
(6)也可以是，所述第一配线基板具有：焊盘，接合有所述第二连接端子；及导电性的扩展区域，从所述焊盘扩展且位于所述第二贯通孔的周围，所述电路结构体还具备导电片，所述导电片与所述第二贯通孔内的所述第二突起部的端面和所述扩展区域接合。在该情况下，设有导电片，该导电片接合于从接合有第二连接端子的焊盘扩展而位于第二贯通孔的周围的扩展区域和该第二贯通孔内的第二突起部的端面。通过该导电片，能够降低第二连接端子与第二母排之间的电阻。而且，通过导电片容易将由第一电子元件产生的热量向第二母排传递，因此局部性的温度上升难以发生。
(7)也可以是，所述电路结构体具备：第二配线基板，设置在所述第一母排的另一个主面、所述第二母排的另一个主面及所述绝缘部分的上方；及第二电子元件，设置在所述第二配线基板上，所述第二电子元件具有：第三连接端子，电连接于所述第一母排，并接合于所述第二配线基板；及第四连接端子，电连接于所述第二母排，并接合于所述第二配线基板。在该情况下，与第一母排电连接的第三连接端子和与第二母排电连接的第四连接端子都接合于第二配线基板。由此，即使在由于周围温度的变化而第一母排、第二母排及它们之间的绝缘部分发生了变形的情况下，第三连接端子及第四连接端子的接合部分难以受到第一母排、第二母排及绝缘部分的变化的影响。由此，在第三连接端子及第四连接端子的接合部分难以产生应力。此外，电子元件位于母排的两主面上，因此能够减小电路结构体的平面尺寸。
(8)所述电路结构体也可以还具备散热构件，所述散热构件在所述第一母排的所述另一个主面上避开设置有所述第二配线基板的区域而设置。在该情况下，散热构件在第一母排的另一个主面上避开设置有第二配线基板的区域而设置，因此能够使电路结构体的散热性提高，并抑制电路结构体的厚度。
[本公开的实施方式的详情]
以下，参照附图来说明本公开的电路结构体的具体例。需要说明的是，本发明没有限定为这些例示，由权利要求书公开，并意图包含与权利要求书等同的意思及范围内的全部变更。
<电路结构体的概略说明>
图1及2是表示电路结构体1的一例的概略立体图。图2示出从图1的相反侧观察到的电路结构体1。图3是表示在图2所示的电路结构体1中拆卸了模制树脂11的情形的一例的概略图。以后，为了便于说明，将图1所示的一侧设为电路结构体1的上表面侧或上侧，将图2所示的一侧设为电路结构体1的下表面侧或下侧。
电路结构体1例如装入于电气连接箱1000(参照后述的图34)。电气连接箱1000例如在汽车中设置于蓄电池与各种电装元件之间的电力供给通路。电气连接箱1000的用途并不局限于此。
如图1～3所示，电路结构体1具备：输入侧母排2；输出侧母排3；中继母排4(参照后述的图6及9等)；用于将输入侧母排2、输出侧母排3及中继母排4相互绝缘的绝缘构件5。而且，电路结构体1具备多个电子元件6、多个连接器7、多个导电片8、配线基板9、配线基板19、多个散热构件10、模制树脂11。
输入侧母排2(仅称为母排2)、输出侧母排3(仅称为母排3)及中继母排4(仅称为母排4)分别为导电构件。各电子元件6例如为开关元件。电子元件6例如为MOESFET(metal-oxide-semiconductor field-effect transistor)。MOSFET是半导体开关元件的一种。电子元件6具备例如漏极端子、源极端子、栅极端子。漏极端子、源极端子及栅极端子分别也称为连接端子。以后，有时将电子元件6称为MOSFET6。电子元件6也可以为MOSFET以外的开关元件。而且，电子元件6也可以为开关元件以外的电子元件。
多个电子元件6包括配线基板9上的多个电子元件16、配线基板19上的多个电子元件26。多个电子元件16包括多个电子元件16a和多个电子元件16b。多个电子元件26包括多个电子元件26a和多个电子元件26b。以后，有时将电子元件16、16a、16b、26、26a、26b分别称为MOSFET16、16a、16b、26、26a、26b。
多个MOSFET16a的漏极端子例如相互电连接。多个MOSFET16b的漏极端子例如相互电连接。多个MOSFET16a的源极端子例如相互电连接。多个MOSFET16b的源极端子例如相互电连接。
多个MOSFET26a的漏极端子例如相互电连接。多个MOSFET26b的漏极端子例如相互电连接。多个MOSFET26a的源极端子例如相互电连接。多个MOSFET26b的源极端子例如相互电连接。
MOSFET16a及16b的漏极端子例如相互电连接。MOSFET26a及26b的漏极端子例如相互电连接。MOSFET16a、16b、26a、26b的源极端子例如电连接。
MOSFET16a、26a的漏极端子电连接于输入侧母排2。MOSFET16b、26b的漏极端子电连接于输出侧母排3。MOSFET16a、16b、26a、26b的源极端子电连接于中继母排4。在本例中，电路结构体1具备16个MOSFET6，但是电路结构体1具备的MOSFET6的个数并不局限于此。
输入侧母排2为金属构件，具备例如主体部20和从该主体部20突出的输入端子部21。输入端子部21具有沿其厚度方向贯通的贯通孔21a。例如，从蓄电池延伸的配线构件利用贯通孔21a而连接于输入端子部21。通过配线构件向输入端子部21赋予蓄电池的输出电压。向输入端子部21赋予的蓄电池的输出电压通过主体部20向MOSFET16a及26a的漏极端子赋予。
输出侧母排3为金属构件，具备例如主体部30和从该主体部30突出的输出端子部31。输出端子部31具有沿其厚度方向贯通的贯通孔31a。例如，从电装元件延伸的配线构件利用贯通孔31a而连接于输出端子部31。向输出端子部31赋予从MOSFET16b及26b的漏极端子输出的电压。向输出端子部31赋予的电压通过配线构件作为例如电源对于电装元件赋予。
中继母排4为金属构件。中继母排4位于母排2的主体部20与母排3的主体部30之间。中继母排4可以说由主体部20和主体部30夹持。
多个散热构件10分别为例如板状金属构件。多个散热构件10包括母排2上的散热构件10a和母排3上的散热构件10b。散热构件10a设置在母排2的下侧的主面上。散热构件10b设置在母排3的下侧的主面上。散热构件10a将通过母排2传递的、MOSFET16a及26a发出的热量向外部放出。散热构件10b将通过母排3传递的、MOSFET16b及26b发出的热量向外部放出。
绝缘构件5将母排2、3、4相互电绝缘并保持母排2、3、4及多个散热构件10。绝缘构件5例如与母排2、3、4及多个散热构件10一体成形。绝缘构件5通过例如嵌入成形而与母排2、3、4及多个散热构件10一体成形。
配线基板9是例如在一方向上长的板状构件。配线基板9设置在母排2、3、4的上侧的主面上。配线基板9是例如刚性基板。配线基板9也可以是片状的柔性基板，还可以是将刚性基板与柔性基板一体化而成的复合基板。配线基板9具有导电层。各MOSFET16的栅极端子电连接于配线基板9的导电层。
配线基板19是例如在一方向上长的板状构件。配线基板19设置在母排2、3、4的下侧的主面上。配线基板19是例如刚性基板。配线基板19也可以是片状的柔性基板，还可以是将刚性基板与柔性基板一体化而成的复合基板。配线基板19具有导电层。各MOSFET26的栅极端子电连接于配线基板19的导电层。
多个连接器7分别具备多个连接端子70。各连接端子70例如由金属构成。多个连接器7包含连接器7a及7b。连接器7a设置在配线基板9的上侧的主面上。多个MOSFET16的栅极端子通过配线基板9的导电层电连接于连接器7a具备的多个连接端子70。各MOSFET16通过连接器7a从外部被开关控制。
连接器7b设置在配线基板19的上侧的主面上。在中继母排4及配线基板9设置开口部。在配线基板19中的从该开口部露出的部分设置连接器7b。多个MOSFET26的栅极端子通过配线基板19的导电层电连接于连接器7b具备的多个连接端子70。各MOSFET26通过连接器7b从外部被开关控制。
多个导电片8包括配线基板9上的多个导电片18和配线基板19上的多个导电片28。多个导电片18分别对应于多个MOSFET16a。各导电片18是用于降低与之对应的MOSFET16a的源极端子和母排4之间的电阻的构件。而且，多个导电片18也分别对应于多个MOSFET16b。各导电片18也是用于降低与之对应的MOSFET16b的源极端子和母排4之间的电阻的构件。
多个导电片28分别对应于多个MOSFET26a。各导电片28是用于降低与之对应的MOSFET26a的源极端子和母排4之间的电阻的构件。而且，多个导电片28也分别对应于多个MOSFET26b。各导电片28也是用于降低与之对应的MOSFET26b的源极端子和母排4之间的电阻的构件。
模制树脂11覆盖配线基板19、配线基板19上的多个MOSFET26及多个导电片28。由此，保护电路结构体1的内部。
<电路结构体的详细说明>
图4是表示电路结构体1的一例的概略俯视图。图5是将图4所示的电路结构体1的一部分放大表示的概略俯视图。图6是表示图4及5的向视A-A的截面构造的一例的概略图。图7是表示模制树脂11拆卸后的状态的电路结构体1的一例的概略仰视图。图8是将图7所示的构造的一部分放大表示的概略仰视图。图9是从上表面侧表示使配线基板9远离从电路结构体1拆卸多个MOSFET16、多个连接器7及多个导电片18而得到的构造的情形的一例的概略立体图。图10是表示从上表面侧观察母排2、3、4及绝缘构件5的情形的一例的概略立体图。图11是表示母排2、3、4及绝缘构件5的一例的概略俯视图。图12是从下表面侧表示使配线基板19远离从电路结构体1拆卸模制树脂11、多个MOSFET26及多个导电片28而得到的构造的情形的一例的概略立体图。图13是表示从下表面侧观察母排2、3、4、绝缘构件5及多个散热构件10的情形的一例的概略立体图。图14是表示母排2、3、4、绝缘构件5及多个散热构件10的一例的概略仰视图。
<母排的结构例>
输入侧母排2例如由铜构成。母排2也可以由例如无氧铜构成。该无氧铜采用例如遵照日本工业标准(JIS：Japanese Industrial Standards)而确定的C1020的无氧铜。由无氧铜构成的母排2的线膨胀系数为例如17ppm/℃。线膨胀系数有时称为热膨胀系数。母排2也可以由铜以外的金属构成。
如图10、11、13、14等所示，母排2是例如在一方向上长的板状金属构件。母排2的主体部20为例如长方形的板状部分。母排2的输入端子部21从主体部20的长度方向的一端突出。
母排2具有主面200和与该主面200相反的一侧的主面210。主面200位于上侧，主面210位于下侧。以后，有时将主面200称为上侧主面200，将主面210称为下侧主面210。
如图10及11等所示，上侧主面200具有比其他的区域低一段的区域201。该区域201成为载置配线基板9的基板载置区域201。基板载置区域201设置于例如主体部20。
在基板载置区域201设有多个导电性的突起部202。多个突起部202例如由母排2的一部分构成。各突起部202可以说与母排2一体成形。在本例中，突起部202是母排2的一部分，因此由例如铜构成。多个突起部202沿着母排2的长度方向并列。
各突起部202例如呈圆板状。在基板载置区域201载置配线基板9的情况下，多个突起部202分别***于在配线基板9设置的后述的多个贯通孔92a。突起部202的圆形的端面例如位于与上侧主面200中的基板载置区域201以外的区域相同的平面上。关于突起部202的作用，在后文进行详细说明。
如图13及14等所示，下侧主面210具有比其他的区域低一段的区域211。该区域211成为载置配线基板19的基板载置区域211。基板载置区域211设置于例如主体部20。
在基板载置区域211设有多个导电性的突起部212。多个突起部212例如由母排2的一部分构成。在本例中，突起部212是母排2的一部分，因此由例如铜构成。多个突起部212沿母排2的长度方向并列。
各突起部212例如呈圆板状。在基板载置区域211载置配线基板19的情况下，多个突起部212分别***于在配线基板19设置的后述的多个贯通孔92b。突起部212的圆形的端面例如位于与下侧主面210中的基板载置区域211以外的区域相同的平面上。关于突起部212的作用，在后文详细说明。
输出侧母排3例如由铜构成。母排3也可以由例如无氧铜构成。该无氧铜采用例如遵照JIS确定的C1020的无氧铜。母排3也可以由铜以外的金属构成。
如图10、11、13、14等所示，母排3是例如在一方向上长的板状金属构件。母排3的主体部30为例如长方形的板状部分。母排3的输出端子部31从主体部30的长度方向的一端突出。
母排3具有主面300和与该主面300相反的一侧的主面310。主面300位于上侧，主面310位于下侧。以后，有时将主面300称为上侧主面300，将主面310称为下侧主面310。
如图10及11等所示，上侧主面300具有比其他的区域低一段的区域301。该区域301成为载置配线基板9的基板载置区域301。基板载置区域301例如设置于主体部30。
在基板载置区域301设有多个导电性的突起部302。多个突起部302例如由母排3的一部分构成。在本例中，突起部302是母排3的一部分，因此例如由铜构成。多个突起部302沿着母排3的长度方向并列。
各突起部302例如呈圆板状。在基板载置区域301载置配线基板9的情况下，多个突起部302分别***于在配线基板9设置的多个贯通孔92b。突起部302的端面例如位于与上侧主面300中的基板载置区域301以外的区域相同的平面上。关于突起部302的作用，在后文详细说明。
如图13及14等所示，下侧主面310具有比其他的区域低一段的区域311。该区域311成为载置配线基板19的基板载置区域311。基板载置区域311设置于例如主体部30。
在基板载置区域311设有多个导电性的突起部312。多个突起部312例如由母排3的一部分构成。在本例中，突起部312是母排3的一部分，因此例如由铜构成。多个突起部312沿着母排3的长度方向并列。
各突起部312例如呈圆板状。在基板载置区域311载置配线基板19的情况下，多个突起部312分别***于在配线基板19设置的后述的多个贯通孔92a。突起部312的端面例如位于与下侧主面310中的基板载置区域311以外的区域相同的平面上。关于突起部312的作用，在后文详细说明。
中继母排4例如由铜构成。母排4例如也可以由无氧铜构成。该无氧铜采用例如遵照JIS确定的C1020的无氧铜。母排4也可以由铜以外的金属构成。
如图10、11、13、14等所示，母排4例如是长方形的板状金属构件。母排2、3、4例如位于同一平面上。母排2及3以它们的长度方向相互平行的方式隔开间隙地相对配置。母排4以其长度方向与母排2及3的长度方向平行的方式位于母排2与3之间。母排4位于母排2的主体部20与母排3的主体部30之间。
母排4具有主面400和与该主面400相反的一侧的主面410。主面400位于上侧，主面410位于下侧。在主面400载置配线基板9，在主面410载置配线基板19。以后，有时将主面400称为上侧主面400，将主面410称为下侧主面410。
如图10及11等所示，在上侧主面400设有多个导电性的突起部402。多个突起部402例如由母排4的一部分构成。在本例中，突起部402是母排4的一部分，因此例如由铜构成。多个突起部402沿着母排4的长度方向并列。多个突起部402位于母排2的多个突起部202与母排3的多个突起部302之间。
各突起部402例如呈圆板状。在上侧主面400载置配线基板9的情况下，多个突起部402分别***于在配线基板9设置的后述的多个贯通孔92c。突起部402的端面位于例如与母排2的突起部202的端面及母排3的突起部302的端面相同的平面上。
母排4的上侧主面400中的不存在突起部402的区域例如位于与母排2的基板载置区域201中的不存在突起部202的区域相同的平面上。而且，母排4的上侧主面400中的不存在突起部402的区域例如位于与母排3的基板载置区域301中的不存在突起部302的区域相同的平面上。关于突起部402的作用，在后文详细说明。
如图13及14等所示，在下侧主面410设有多个导电性的突起部412。多个突起部412例如由母排4的一部分构成。在本例中，突起部412是母排4的一部分，因此例如由铜构成。多个突起部412沿着母排4的长度方向并列。多个突起部412位于母排2的多个突起部212与母排3的多个突起部312之间。
各突起部412例如呈圆板状。在下侧主面410载置配线基板19的情况下，多个突起部412分别***于在配线基板19设置的后述的多个贯通孔92c。突起部412的端面例如位于与母排2的突起部212的端面及母排3的突起部312的端面相同的平面上。
母排4的下侧主面410中的不存在突起部412的区域例如位于与母排2的基板载置区域211中的不存在突起部212的区域相同的平面上。而且，母排4的下侧主面410中的不存在突起部412的区域例如位于与母排3的基板载置区域311中的不存在突起部312的区域相同的平面上。关于突起部412的作用，在后文详细说明。
在母排4的长度方向的一方的端部设置开口部420。开口部420在母排4的厚度方向上贯通母排4。如后所述，在该开口部420配置连接器7b。
母排2中最厚的部分的厚度设定为例如3mm。而且，母排3中最厚的部分的厚度设定为例如3mm。而且，母排4中最厚的部分的厚度设定为例如3mm。母排2、3、4的厚度并不局限于此。
<散热构件的结构例>
各散热构件10例如由铝构成。板状的散热构件10也可以说是散热板。各散热构件10也可以由纯铝构成。该纯铝采用例如遵照JIS确定的A1050的纯铝。散热构件10也可以由铝以外的金属构成。散热构件10的厚度设定为例如1.5mm。散热构件10的厚度并不局限于此。
如图6、12、13等所示，散热构件10a设置在母排2的下侧主面210上。散热构件10a例如设置在母排2的主体部20的下侧的主面。散热构件10a例如设置在主体部20的下侧的主面中的基板载置区域311以外的区域上。散热构件10a例如使用加压处理及热处理而扩散接合于母排2。散热构件10a中的与母排2接合的主面的相反侧的主面(换言之露出的主面)被进行例如防蚀铝处理。由此，能够提高散热构件10a与电路结构体1以外的构件之间的电绝缘性。
散热构件10b设置在母排3的下侧主面310上。散热构件10b例如设置于母排3的主体部30的下侧的主面。散热构件10b例如设置于主体部30的下侧的主面中的基板载置区域311以外的区域上。散热构件10b使用例如加压处理及热处理而扩散接合于母排3。散热构件10b中的与母排2接合的主面的相反侧的主面(换言之露出的主面)被进行例如防蚀铝处理。由此，能够提高散热构件10b与电路结构体1以外的构件之间的电绝缘性。
<绝缘构件的结构例>
绝缘构件5例如由绝缘性树脂构成。绝缘构件5例如由PPS(Poly PhenyleneSulfide Resin：聚苯硫醚树脂)构成。绝缘构件5例如与母排2、3、4及多个散热构件10一体成形。由PPS构成的绝缘构件5的线膨胀系数例如为40ppm/℃。
如图11及14等所示，绝缘构件5具备框状的绝缘部分50和与该绝缘部分50相连的直线状的绝缘部分51及52。框状的绝缘部分50以包围母排2的主体部20、主体部20上的散热构件10a、母排4、母排3的主体部30、主体部30上的散热构件10b的周围的方式，安装于主体部20、散热构件10a、母排4、主体部30及散热构件10b。绝缘部分51位于主体部20与母排4之间。母排2及4由绝缘部分51进行电绝缘。绝缘部分52位于主体部30与母排4之间。母排3及4由绝缘部分52进行电绝缘。
如图11等所示，母排2的上侧的基板载置区域201与母排4的上侧主面400隔着绝缘部分51相互相邻。母排3的上侧的基板载置区域301与母排4的上侧主面400隔着绝缘部分52相互相邻。
如图14等所示，母排2的下侧的基板载置区域211与母排4的下侧主面410隔着绝缘部分51相互相邻。母排3的下侧的基板载置区域311与母排4的下侧主面410隔着绝缘部分52相互相邻。
<MOSFET的结构例>
图15是表示MOSFET6的一例的概略背面图。在此，为了便于说明，将图15的右侧及左侧分别设为MOSFET6的右侧及左侧，将图15的上下方向设为MOSFET6的上下方向，来说明MOSFET6的结构。
MOSFET6例如为表面安装元件。如图15所示，MOSFET6具备收容有半导体元件等的封装体60。封装体60例如为无引线型的封装体。封装体60具备主体部65、栅极端子61、多个源极端子62、漏极端子63。栅极端子61、多个源极端子62、漏极端子63设置于主体部65的背面。
主体部65例如由环氧树脂等树脂构成。多个源极端子62在主体部65的内部相互电连接。栅极端子61、源极端子62及漏极端子63例如由金属构成。栅极端子61、源极端子62及漏极端子63例如由无氧铜构成。该无氧铜采用例如遵照JIS确定的C1020的无氧铜。而且，栅极端子61、源极端子62及漏极端子63也可以由铜合金构成。栅极端子61、源极端子62及漏极端子63例如呈平板状。
在主体部65的背面的右侧端部，栅极端子61及多个源极端子62沿上下方向排成一列。栅极端子61及多个源极端子62从主体部65的背面的右侧端稍向外侧突出。漏极端子63的左侧端成为凹凸状，在该左侧端设有沿上下方向排列的多个凸部63a。多个凸部63a从主体部65的背面的左侧端稍向外侧突出。
需要说明的是，封装体60的形状并不局限于上述的例子。例如，漏极端子63的形状也可以为图15的形状以外的形状。而且，封装体60具备的源极端子62的个数也可以为3个以外。而且，封装体60也可以为引线型的封装体。
<配线基板的结构例>
图16是表示配线基板9的一例的概略立体图。如图9及16等所示，配线基板9例如具有绝缘基板90和设置于该绝缘基板90的导电层95。绝缘基板90例如可以为陶瓷基板，也可以为包含树脂的基板。在后者的情况下，绝缘基板90可以为玻璃环氧基板，也可以为包含树脂的其他的基板。绝缘基板90的厚度也可以设定为例如0.4mm以上且0.6mm以下。导电层95可以由铜构成，也可以由其他的金属构成。导电层95例如设置在绝缘基板90的一个主面上。配线基板9在该一个主面具有导电层95。以后，为了便于说明，将配线基板9及绝缘基板90的导电层95侧的主面称为表侧主面，将其相反侧的主面称为背侧主面。
配线基板9可以为单层基板，也可以为多层基板。配线基板9不仅在表侧主面，可以在背侧主面也具有导电层，也可以在内层具有导电层。需要说明的是，在图6中，省略导电层95的图示。
配线基板9具备搭载MOSFET6及导电片8的第一部分9a和从该第一部分9a突出的第二部分9b及第三部分9c。第一部分9a的外形例如为大致长方形。第二部分9b及第三部分9c的外形例如为大致正方形。第二部分9b从第一部分9a的长度方向的一端突出。第三部分9c从第一部分9a的长度方向的另一端突出。
第一部分9a具备沿其厚度方向贯通的多个贯通孔92。多个贯通孔92包含以沿着配线基板9的长度方向的方式设置于第一部分9a的宽度方向的一方端部的多个贯通孔92a。而且，多个贯通孔92包含以沿着配线基板9的长度方向的方式设置于第一部分9a的宽度方向的另一方端部的多个贯通孔92b。并且，多个贯通孔92包含以沿着配线基板9的长度方向的方式设置于第一部分9a的宽度方向的中央部的多个贯通孔92c。多个贯通孔92c位于多个贯通孔92a与多个贯通孔92c之间。
如图9及16等所示，配线基板9的导电层95具备多个导电区域96。多个导电区域96分别对应于多个MOSFET16。此外，导电层95包括多个扩展区域98和导电区域99。导电区域99对应于连接器7b。
导电区域96具有将与之对应的MOSFET16的栅极端子61接合的焊盘960。导电区域96具有将与之对应的MOSFET16的多个源极端子62分别接合的多个焊盘961。导电区域96具有将与之对应的MOSFET16的漏极端子63接合的焊盘962。焊盘962具有将漏极端子63的多个凸部63a分别接合的多个凸部962a。将端子等接合的焊盘(land)也称为垫(pad)。
多个导电区域96包括多个导电区域96a和多个导电区域96b。多个导电区域96a分别对应于多个MOSFET16a。多个导电区域96b分别对应于多个MOSFET16b。
在本例中，如图1等所示，1个MOSFET16a与1个MOSFET16b相互相对地配置。并且，相互相对配置的MOSFET16a及16b构成第一FET对。电路结构体1在上侧具备多个第一FET对。
多个扩展区域98分别对应于多个第一FET对。扩展区域98是从将与之对应的第一FET对中包含的MOSFET16a的多个源极端子62接合的多个焊盘961扩展的区域。而且，扩展区域98也是从将与之对应的第一FET对中包含的MOSFET16b的多个源极端子62接合的多个焊盘961扩展的区域。将第一FET对中包含的MOSFET16a的多个源极端子62接合的多个焊盘961和将该第一FET对中包含的MOSFET16b的多个源极端子62接合的多个焊盘961通过与该第一FET对对应的扩展区域98而连接。各焊盘961也称为从扩展区域98突出的凸部。
多个导电区域96a分别对应于多个贯通孔92a。而且，多个导电区域96b分别对应于多个贯通孔92b。导电区域96a的焊盘962位于与该导电区域96a对应的贯通孔92a的周围。导电区域96b的焊盘962位于与该导电区域96b对应的贯通孔92b的周围。焊盘962以包围贯通孔92的开口缘(详细而言，配线基板9的导电层95侧的主面的开口缘)的方式设置。也可以说是在焊盘962设有贯通孔92。
多个扩展区域98分别对应于多个贯通孔92c。扩展区域98位于与之对应的贯通孔92c的周围。扩展区域98以包围贯通孔92c的开口缘(详细而言，配线基板9的导电层95侧的主面的开口缘)的方式设置。也可以说是在扩展区域98设有贯通孔92c。
在本例中，贯通孔92是例如在其内周面形成有导电区域的通孔。贯通孔92的内周面的导电区域例如由金属构成。贯通孔92的内周面的导电区域可以由与导电层95相同的材料构成，也可以由不同的材料构成。贯通孔92a的内周面的导电区域与该贯通孔92a的周围的焊盘962相连。贯通孔92b的内周面的导电区域与该贯通孔92b的周围的焊盘962相连。贯通孔92c的内周面的导电区域与该贯通孔92c的周围的扩展区域98相连。需要说明的是，在贯通孔92的内周面也可以不形成导电区域。
与连接器7b对应的导电区域99具备多个焊盘990，所述多个焊盘990将连接器7b具备的多个连接端子70分别接合。连接器7b的多个连接端子70通过例如焊料而接合于多个焊盘990。焊料以锡为主成分。
在导电层95中，包含与多个MOSFET16的栅极端子61分别电连接的多个第一配线在内的多个第一配线的一端分别连接于多个焊盘960，所述多个焊盘960将多个MOSFET16的栅极端子61接合。多个第一配线的另一端分别连接于将连接器7b的多个连接端子70接合的多个焊盘990。栅极端子61通过第一配线而电连接于连接器7b的连接端子70。
图17是表示配线基板19的一例的概略立体图。配线基板19具有与配线基板9大致同样的构造。如图12及17等所示，配线基板19与配线基板9同样地具有绝缘基板90及导电层95。而且，配线基板19具备搭载MOSFET6及导电片8的第一部分19a、从该第一部分19a突出的第二部分19b及第三部分19c。第一部分19a具有与配线基板9的第一部分9a同样的构造。第一部分19a具有多个贯通孔92、多个导电区域96、多个扩展区域98。以后，为了便于说明，将配线基板19的导电区域96侧的主面称为表侧主面，将其相反侧的主面称为背侧主面。
第二部分19b及第三部分19c的外形例如为大致正方形。第二部分19b从第一部分9a的长度方向的一端突出。第三部分19c从第一部分9a的长度方向的另一端突出。与第二部分9b不同，在第二部分19b未设置导电区域。在第三部分19c中的配线基板19的背侧主面侧的主面设有与连接器7b对应的导电区域93(参照图9等)。
在配线基板19中，多个导电区域96分别对应于多个MOSFET26。多个导电区域96a分别对应于多个MOSFET26b，多个导电区域96b分别对应于多个MOSFET26a。在导电区域96的焊盘960接合有该导电区域96对应的MOSFET26的栅极端子61。在导电区域96的多个焊盘961分别接合有该导电区域96对应的MOSFET26的多个源极端子62。在导电区域96的焊盘962接合有该导电区域96对应的MOSFET26的漏极端子63。
在本例中，如图3等所示，1个MOSFET26a与1个MOSFET26b相互相对地配置。并且，相互相对配置的MOSFET26a及26b构成第二FET对。电路结构体1在下侧具备多个第二FET对。
配线基板19的多个扩展区域98分别对应于多个第二FET对。扩展区域98是从将与之对应的第二FET对中包含的MOSFET26a的多个源极端子62接合的多个焊盘961扩展的区域。而且，扩展区域98也是从将与之对应的第二FET对中包含的MOSFET26b的多个源极端子62接合的多个焊盘961扩展的区域。将第二FET对中包含的MOSFET26a的多个源极端子62接合的多个焊盘961与将该第二FET对中包含的MOSFET26b的多个源极端子62接合的多个焊盘961通过与该第二FET对对应的扩展区域98来连接。
设置于第三部分19c的导电区域93具有与连接器7a所对应的导电区域99同样的形状。导电区域93具备将连接器7b具备的多个连接端子70分别接合的多个焊盘930。连接器7a的多个连接端子70例如通过焊料而接合于多个焊盘930。
配线基板19的导电层95取代多个第一配线而具有与多个MOSFET26的栅极端子61分别电连接的多个第二配线。多个第二配线的一端分别连结于将多个MOSFET26的栅极端子61接合的多个焊盘960。多个第二配线的另一端分别连结于将连接器7b的多个连接端子70接合的多个焊盘930。MOSFET26的栅极端子61通过第二配线与连接器7b的连接端子70电连接。
具有以上那样的结构的配线基板9载置在母排2的基板载置区域201、母排2与母排4之间的绝缘部分51、母排4的上侧主面400、母排4与母排3之间的绝缘部分52、母排3的基板载置区域301的上方。以后，有时将载置配线基板9的、基板载置区域201、绝缘部分51、母排4的上侧主面400、绝缘部分52及基板载置区域301一并称为上侧基板载置区域。而且，有时将基板载置区域201上的突起部202、基板载置区域301上的突起部及母排4的上侧主面400上的突起部402分别称为上侧突起部。
配线基板19载置在母排2的基板载置区域211、母排2与母排4之间的绝缘部分51、母排4的下侧主面410、母排4与母排3之间的绝缘部分52、母排3的基板载置区域311的上方。以后，有时将载置配线基板19的、基板载置区域211、绝缘部分51、母排4的下侧主面410、绝缘部分52及基板载置区域311一并称为下侧基板载置区域。而且，有时将基板载置区域211上的突起部212、基板载置区域311上的突起部312及母排4的下侧主面410上的突起部412分别称为下侧突起部。
图18是表示配线基板9载置在上侧基板载置区域上的情形的一例的图。图19是表示配线基板19载置在下侧基板载置区域上的情形的一例的图。
如图18等所示，配线基板9以其背侧主面与上侧基板载置区域相对的方式设置在上侧基板载置区域上。配线基板9例如使用接合件12a(参照图6)固定于上侧基板载置区域。接合件12a可以为粘着片，也可以为其他的构件。
在配线基板9载置于上侧基板载置区域上时，多个上侧突起部分别***于配线基板9的多个贯通孔92。具体而言，母排2的多个突起部202分别***于配线基板9的多个贯通孔92a。而且，母排3的多个突起部302分别***于配线基板9的多个贯通孔92b。并且，母排4的多个突起部402分别***于配线基板9的多个贯通孔92c。
在配线基板9载置于上侧基板载置区域上的状态下，突起部202从母排2向贯通孔92a内突出，突起部302从母排3向贯通孔92b内突出，突起部402从母排4向贯通孔92c内突出。上侧突起部的直径设定得比贯通孔92的直径稍小。上侧突起部也可以说是嵌合于贯通孔92。
载置于上侧基板载置区域的配线基板9的绝缘基板90的表侧主面与母排2的上侧主面200中的基板载置区域201以外的区域和母排3的上侧主面300中的基板载置区域301以外的区域齐平。需要说明的是，绝缘基板90上的导电层95的表面也可以位于与母排2的上侧主面200中的基板载置区域201以外的区域和母排3的上侧主面300中的基板载置区域301以外的区域相同的平面上。
贯通孔92内的上侧突起部的圆形的端面例如位于与绝缘基板90上的导电层95的平坦的表面相同的平面上。因此，贯通孔92a内的突起部202的端面与该贯通孔92a的周围的导电区域96a的表面齐平。而且，贯通孔92b内的突起部302的端面与该贯通孔92b的周围的导电区域96b的表面齐平。并且，贯通孔92c内的突起部402的端面与该贯通孔92c的周围的扩展区域98的表面齐平。需要说明的是，上侧突起部的端面也可以位于与绝缘基板90的表侧主面相同的平面上。
另外，配线基板9以设置于第三部分9c的开口部91与设置于母排4的端部的开口部420相对的方式设置于上侧基板载置区域。由此，开口部91及开口部420连通而构成一个开口部。
如图19等所示，配线基板19以其背侧主面与下侧基板载置区域相对的方式设置在下侧基板载置区域上。配线基板19例如使用接合件12b(参照图6)而固定于下侧基板载置区域。接合件12b可以为粘着片，也可以为其他的构件。
在配线基板19载置于下侧基板载置区域上时，多个下侧突起部分别***于配线基板19的多个贯通孔92。具体而言，母排2的多个突起部212分别***于配线基板19的多个贯通孔92b。而且，母排3的多个突起部312分别***于配线基板19的多个贯通孔92a。并且，母排4的多个突起部412分别***于配线基板19的多个贯通孔92c。下侧突起部的直径设定得比贯通孔92的直径稍小。
载置于下侧基板载置区域的配线基板19的绝缘基板90的表侧主面与母排2的下侧主面210中的基板载置区域211以外的区域和母排3的下侧主面310中的基板载置区域311以外的区域齐平。需要说明的是，配线基板19的导电层95的表面也可以位于与母排2的下侧主面210中的基板载置区域211以外的区域和母排3的下侧主面310中的基板载置区域311以外的区域相同的平面上。
贯通孔92内的下侧突起部的端面例如位于与导电层95的表面相同的平面上。因此，贯通孔92b内的突起部212的端面与该贯通孔92b的周围的导电区域96b的表面齐平。而且，贯通孔92a内的突起部312的端面与该贯通孔92a的周围的导电区域96a的表面齐平。并且，贯通孔92c内的突起部412的端面与该贯通孔92c的周围的扩展区域98的表面齐平。需要说明的是，下侧突起部的端面也可以位于与绝缘基板90的表侧主面相同的平面上。
载置于下侧基板载置区域的配线基板19的表侧主面比散热构件10a及10b的露出的主面稍低。在图19所示的构造的配线基板19侧的面产生由绝缘构件5的框状的绝缘部分50和散热构件10a及10b围成的凹陷。在该凹陷配置多个MOSFET26及多个导电片28。
另外，配线基板19以设置于第三部分19c的导电区域93与母排4的开口部420相对的方式设置于下侧基板载置区域。由此，在从配线基板9侧观察搭载有配线基板9及19的母排2、3、4及绝缘构件5的情况下，如图9及18等所示，配线基板19的导电区域93从开口部91及420露出。
<关于导电片>
如图1、4、5、6等所示，配线基板9上的多个导电片18分别接合于从配线基板9的表侧主面露出的多个突起部402。而且，多个导电片18分别接合于配线基板9的多个扩展区域98。导电片18以覆盖配线基板9的贯通孔92c内的突起部402的端面和该贯通孔92c的周缘部的方式设置在配线基板9上。导电片18覆盖贯通孔92c的开口缘(详细而言，配线基板9的表侧主面侧的开口缘)。导电片18的厚度也可以设定为例如0.2mm以上且0.5mm以下。
导电片18利用导电性接合件101接合于贯通孔92c内的突起部402的端面和该贯通孔92c的周围的扩展区域98(参照图6)。作为导电性接合件101，可采用例如焊料。导电性接合件101将导电片18的背面接合于突起部402的端面及扩展区域98的表面，将导电片18的周端面接合于扩展区域98的表面。导电性接合件101包含位于突起部402及扩展区域98与导电片18之间的部分。而且，导电性接合件101例如进入贯通孔92c内。在该情况下，作为通孔的贯通孔92c的内周面的导电区域与该贯通孔92c内的突起部402利用导电性接合件101接合。
多个导电片18分别对应于多个第一FET对地设置。各导电片18为了降低构成与之对应的第一FET对的MOSFET16a及16b的源极端子62与母排4之间的电阻而设置。
如图3、6、7、8等所示，配线基板19上的多个导电片28分别接合于从配线基板19的表侧主面露出的多个突起部412。而且，多个导电片28分别接合于配线基板19的多个扩展区域98。导电片28以覆盖配线基板19的贯通孔92c内的突起部412的端面和该贯通孔92c的周缘部的方式设置在配线基板19上。导电片28覆盖贯通孔92c的开口缘(详细而言，配线基板19的表侧主面侧的开口缘)。导电片28的厚度也可以设定为例如0.2mm以上且0.5mm以下。
导电片28利用导电性接合件102接合于贯通孔92c内的突起部412的端面和该贯通孔92c的周围的扩展区域98(参照图6)。作为导电性接合件102，可采用例如焊料。例如，与导电片18通过导电性接合件101接合于突起部402及扩展区域98的情况同样，导电片28通过导电性接合件102接合于突起部412及扩展区域98。
多个导电片28分别对应于多个第二FET对地设置。各导电片28为了降低构成与之对应的第二FET对的MOSFET26a及26b的源极端子62与母排4之间的电阻而设置。
<电子元件的安装例>
如图6等所示，上侧的各MOSFET16a例如以跨于母排2和母排4这两方的方式设置于配线基板9上。由于绝缘部分51位于母排2与母排4之间，因此各MOSFET16a以跨于绝缘部分51的方式位于母排2及4的上方。
多个MOSFET16a的漏极端子63分别接合于多个导电区域96a的焊盘962。MOSFET16a的漏极端子63的多个凸部63a分别接合于焊盘962的多个凸部962a。
另外，MOSFET16a的漏极端子63也接合于从将其接合的焊盘962露出的突起部202。MOSFET16a的漏极端子63覆盖配线基板9的贯通孔92a内的突起部202的端面和该贯通孔92a的周缘部。MOSFET16a的漏极端子63覆盖贯通孔92a的开口缘(详细而言，配线基板9的表侧主面侧的开口缘)。
MOSFET16a的漏极端子63通过导电性接合件111接合于焊盘962和从该焊盘962露出的突起部202的端面(参照图6)。作为导电性接合件111，可采用例如焊料。导电性接合件111将漏极端子63的背面接合于焊盘962的表面及突起部202的端面，将漏极端子63的端面接合于焊盘962的表面。导电性接合件111包含位于突起部202及焊盘962与漏极端子63之间的部分。而且，导电性接合件111例如进入贯通孔92a内。作为通孔的贯通孔92a的内周面的导电区域与该贯通孔92a内的突起部202通过导电性接合件111接合。通过将MOSFET16a的漏极端子63接合于突起部202而将MOSFET16a的漏极端子63电连接于母排2。向母排2的输入端子部21输入的电压通过母排2向MOSFET16b的漏极端子63输入。
多个MOSFET16a的栅极端子61通过导电性接合件分别接合于多个导电区域96a的焊盘960。作为导电性接合件，可采用例如焊料。导电性接合件例如将栅极端子61的背面及端面与焊盘960接合。导电性接合件包含位于栅极端子61与焊盘960之间的部分。MOSFET16a的栅极端子61通过导电区域96a的焊盘960、与该焊盘960相连的第一配线、与该第一配线相连的导电区域99而电连接于连接器7a的连接端子70。各MOSFET16a通过连接器7a从外部被进行开关控制。
MOSFET16a的多个源极端子62分别通过导电性接合件112(参照图6)接合于与该MOSFET16a对应的导电区域96a的多个焊盘961。作为导电性接合件112，可采用例如焊料。导电性接合件112例如将源极端子62的背面及端面与焊盘961接合。导电性接合件112包含位于源极端子62与焊盘961之间的部分。源极端子62通过焊盘961、与该焊盘961相连的扩展区域98、接合于该扩展区域98的导电片18、接合有该导电片18的导电性的突起部402而电连接于中继母排4。导电片18作为将MOSFET16a的源极端子62与突起部402电连接的中继端子发挥作用。
另外，如图6等所示，上侧的各MOSFET16b例如以跨于母排3和母排4这两方的方式设置在配线基板9上。由于绝缘部分52位于母排3与母排4之间，因此各MOSFET16b以跨于绝缘部分52的方式位于母排3及4的上方。
多个MOSFET16b的漏极端子63分别接合于多个导电区域96b的焊盘962。而且，MOSFET16b的漏极端子63也接合于从将其接合的焊盘962露出的突起部302。MOSFET16b的漏极端子63通过导电性接合件113接合于焊盘962和从该焊盘962露出的突起部302的端面(参照图6)。作为导电性接合件113，可采用例如焊料。例如，与MOSFET16a的漏极端子63通过导电性接合件111接合于突起部202及焊盘962的情况同样，MOSFET16b的漏极端子63通过导电性接合件113接合于突起部302及焊盘962。
多个MOSFET16b的栅极端子61通过导电性接合件分别接合于多个导电区域96b的焊盘960。作为导电性接合件，可采用例如焊料。MOSFET16b的栅极端子61通过导电区域96b的焊盘960、与该焊盘960相连的第一配线、与该第一配线相连的导电区域99而电连接于连接器7a的连接端子70。各MOSFET16b通过连接器7a从外部被进行开关控制。例如，与MOSFET16a的栅极端子61接合于焊盘960的情况同样，MOSFET16b的栅极端子61接合于焊盘960。
MOSFET16b的多个源极端子62分别通过导电性接合件114(参照图6)接合于与该MOSFET16b对应的导电区域96b的多个焊盘961。作为导电性接合件114，可采用例如焊料。MOSFET16b的源极端子62通过焊盘961、与该焊盘961相连的扩展区域98、接合于该扩展区域98的导电片18、接合有该导电片18的导电性的突起部402而电连接于中继母排4。导电片18作为将MOSFET16b的源极端子62与突起部402电连接的中继端子发挥作用。MOSFET16b的源极端子62通过中继母排4而与MOSFE16a的源极端子电连接。例如，与MOSFET16a的源极端子62通过导电性接合件112接合于焊盘961的情况同样，MOSFET16b的源极端子62通过导电性接合件115接合于焊盘961。
与上侧的MOSFET16a同样，下侧的各MOSFET26a例如以跨于母排2和母排4这两方的方式设置在配线基板19上。
多个MOSFET26a的漏极端子63分别接合于配线基板19的多个导电区域96b的焊盘962。而且，MOSFET26a的漏极端子63也接合于从将其接合的焊盘962露出的突起部212。MOSFET26a的漏极端子63通过导电性接合件115接合于焊盘962和从该焊盘962露出的突起部212的端面(参照图6)。作为导电性接合件115，可采用例如焊料。通过将MOSFET26a的漏极端子63接合于突起部212而将MOSFET26a的漏极端子63电连接于母排2。向母排2的输入端子部21输入的电压通过母排2向MOSFET26b的漏极端子63输入。例如，与MOSFET16a的漏极端子63通过导电性接合件111接合于突起部202及焊盘962的情况同样，MOSFET6a的漏极端子63通过导电性接合件115接合于突起部212及焊盘962。
多个MOSFET26a的栅极端子61通过导电性接合件分别接合于配线基板19的多个导电区域96b的焊盘960。作为导电性接合件，可采用例如焊料。MOSFET26a的栅极端子61通过导电区域96b的焊盘960、与该焊盘960相连的第二配线、与该第二配线相连的导电区域93而电连接于连接器7b的连接端子70。各MOSFET26a通过连接器7b从外部被进行开关控制。例如，与MOSFET16a的栅极端子61接合于焊盘960的情况同样，MOSFET26a的栅极端子61接合于焊盘960。
MOSFET26a的多个源极端子62分别通过导电性接合件116(参照图6)接合于与该MOSFET26a对应的导电区域96a的多个焊盘961。作为导电性接合件116，可采用例如焊料。MOSFET26a的源极端子62通过焊盘961、与该焊盘961相连的扩展区域98、接合于该扩展区域98的导电片28、接合有该导电片28的导电性的突起部412而电连接于中继母排4。导电片28作为将MOSFET26a的源极端子62与突起部412电连接的中继端子发挥作用。例如，与MOSFET16a的源极端子62通过导电性接合件112接合于焊盘961的情况同样，MOSFET26a的源极端子62通过导电性接合件116接合于焊盘961。
如图6等所示，各MOSFET26b例如以跨于母排3和母排4这两方的方式设置在配线基板19上。多个MOSFET26b的漏极端子63分别接合于多个导电区域96a的焊盘962。而且，MOSFET16b的漏极端子63也接合于从将其接合的焊盘962露出的突起部312。MOSFET16b的漏极端子63通过导电性接合件117接合于焊盘962和从该焊盘962露出的突起部312的端面(参照图6)。作为导电性接合件117，可采用例如焊料。通过将MOSFET26b的漏极端子63接合于突起部312而将MOSFET26b的漏极端子63电连接于母排3。MOSFET26b的漏极端子63的输出电压从母排3的输出端子部31向外部输出。例如，与MOSFET16a的漏极端子63通过导电性接合件111接合于突起部202及焊盘962的情况同样，MOSFET26b的漏极端子63通过导电性接合件117接合于突起部312及焊盘962。
多个MOSFET26b的栅极端子61通过导电性接合件分别接合于多个导电区域96a的焊盘960。作为导电性接合件，可采用例如焊料。MOSFET16b的栅极端子61通过导电区域96a的焊盘960、与该焊盘960相连的第二配线、与该第二配线相连的导电区域93而电连接于连接器7b的连接端子70。各MOSFET26b通过连接器7b从外部被进行开关控制。例如，与MOSFET16a的栅极端子61接合于焊盘960的情况同样，MOSFET26b的栅极端子61接合于焊盘960。
MOSFET26b的多个源极端子62分别通过导电性接合件118(参照图6)接合于与该MOSFET26b对应的导电区域96a的多个焊盘961。作为导电性接合件118，可采用例如焊料。源极端子62通过焊盘961、与该焊盘961相连的扩展区域98、接合于该扩展区域98的导电片28、接合有该导电片28的导电性的突起部412而电连接于中继母排4。导电片28作为将MOSFET26b的源极端子62与突起部412电连接的中继端子发挥作用。MOSFET26b的源极端子62通过中继母排4与MOSFE26a的源极端子电连接。例如，与MOSFET16a的源极端子62通过导电性接合件112接合于焊盘961的情况同样，MOSFET26b的源极端子62通过导电性接合件118接合于焊盘961。
<模制树脂的结构例>
模制树脂11例如由环氧树脂等热固化树脂构成。模制树脂11的线膨胀系数例如设定得比绝缘构件5的线膨胀系数小。由环氧树脂构成的模制树脂11的线膨胀系数例如为30ppm/℃，比由PPS构成的绝缘构件5的线形膨胀系数(例如40ppm/℃)小。
如图2、3等所示，模制树脂11以覆盖各MOSFET26和各导电片28的方式设置在配线基板19的表侧主面上。模制树脂11覆盖配线基板19的表侧主面。模制树脂11的露出面例如与各散热构件10的露出面齐平且连续。通过模制树脂11保护电路结构体1的内部，例如，电路结构体1的内部遇水的可能性降低。
<电路结构体的制造方法的一例>
在制造具备以上那样的结构的电路结构体1的情况下，首先，准备用于制造母排4的金属板600和用于制造母排2及3的金属板610。图20是表示金属板600的一例的概略立体图。图21是表示金属板610的一例的概略立体图。
接下来，金属板600例如被进行冷镦加工或切削加工而成形为规定的形状。并且，在成形后的金属板600中，在一个主面设置多个突起部402，在另一个主面设置多个突起部412。并且，在成形后的金属板600设置开口部420。由此，图22～24所示的中继母排4完成。图22及23是表示中继母排4的概略立体图。图24是表示中继母排4的沿长度方向的截面构造的概略图。
另外，金属板610例如被进行冷镦加工或切削加工而成形为规定的形状，制造出成为母排2的本源的被成形的金属板和成为母排3的本源的被成形的金属板。接下来，在成为母排2的本源的金属板上设置贯通孔21a。而且，在成为母排2的本源的金属板的一个主面上设置多个突起部202，在另一个主面上设置多个突起部212。由此，图25及图26所示的母排2完成。同样，在成为母排3的本源的金属板上设置贯通孔31a。而且，在成为母排3的本源的金属板的一个主面上设置多个突起部302，在另一个主面上设置多个突起部312。由此，图25及图26所示的母排3完成。
接下来，如图27所示，准备散热构件10a及10b。接下来，散热构件10a使用例如加压处理及热处理而扩散接合于母排2的主面210。而且，散热构件10b使用例如加压处理及热处理而扩散接合于母排3的主面310。由此，得到图28及29所示的构造。
接下来，如图30及31所示，在嵌入成形用模具内配置母排2、3、4及散热构件10a及10b。在图30及31中，省略嵌入成形用模具的图示。并且，从注塑成形机向嵌入成形用模具注射PPS等耐热性优异的热塑性树脂，将母排2、3、4及散热构件10a、10b与树脂一体成形。由此，如上述的图10、11、13、14所示，得到将母排2、3、4及散热构件10a、10b与绝缘构件5一体成形而成的一体成形品。
接下来，通过接合件12a将配线基板9固定于制作的一体成形品具备的上侧基板载置区域。而且，通过接合件12b将配线基板19固定于制作的一体成形品具备的下侧基板载置区域。由此，得到上述的图18及19所示的构造。
接下来，如图32所示，向配线基板19的表侧主面的规定区域涂布焊料膏剂13。在图32中，焊料膏剂13由斜线表示。并且，对于涂布有焊料膏剂13的区域，通过回流焊方式软钎焊多个MOSFET26及多个导电片28。由此，能得到上述的图3及7所示的构造。
接下来，对于在图3及7所示的构造的配线基板19侧的面形成的由框状的绝缘部分50和散热构件10a及10b围成的凹陷填充例如热塑性树脂并进行热固化。由此，配线基板19形成将各MOSFET26及各导电片28覆盖的模制树脂11(参照图2)。
接下来，如图33所示，在配线基板9的表侧主面的规定区域涂布焊料膏剂14。而且，对于从配线基板9的开口部420露出的配线基板19的导电区域93也涂布焊料膏剂14。在图33中，焊料膏剂14由斜线表示。并且，对于涂布有焊料膏剂14的区域以回流焊方式软钎焊多个MOSFET16、多个导电片18、连接器7a及7b。由此，上述的图1及2所示的电路结构体1完成。在以回流焊方式软钎焊MOSFET16等的情况下，MOSFET26及导电片28由模制树脂11覆盖，因此能够防止MOSFET26及导电片28的脱落。
然后，对于电路结构体1安装对各MOSFET6进行控制的控制基板。并且，对于母排2及3安装将配线基板9、多个MOSFET16、多个连接器7及多个导电片18覆盖的壳体999。由此，如图34所示，电气连接箱1000完成。
如以上所述，在本实施方式中，与母排2电连接的漏极端子63和与母排4电连接的源极端子62一起接合于配线基板9或配线基板19。另一方面，以母排2及4与它们之间的绝缘部分51之间的线膨胀系数的差异为起因而母排2、母排4及绝缘部分51由于周围温度的变化可能会变形。在本例中，漏极端子63及源极端子62都接合于配线基板9或配线基板19，因此漏极端子63及源极端子62的接合部分难以受到母排2、母排4及绝缘部分51的变形的影响。由此，在漏极端子63及源极端子62的接合部分难以产生应力。其结果是，能够使漏极端子63及源极端子62的接合部分的可靠性提高。
另外，在本实施方式中，导电性的突起部202从母排2向配线基板9的贯通孔92内突出。因此，通过将配线基板9上的漏极端子63电连接于贯通孔92内的突起部202，能够将漏极端子63与母排2简单地电连接。即，利用突起部202，能够将配线基板9上的漏极端子63与母排2简单地电连接。而且，能够将由配线基板9上的MOSFET6发热的热量向母排2传递，因此局部性的温度上升难以发生。同样，导电性的突起部212从母排2向配线基板19的贯通孔92内突出，因此利用突起部212，能够将配线基板19上的漏极端子63与母排2简单地电连接。
另外，在本实施方式中，导电性的突起部302从母排3向配线基板9的贯通孔92内突出，因此利用突起部302，能够将配线基板9上的漏极端子63与母排3简单地电连接。而且，能够将由配线基板9上的MOSFET6发热的热量向母排3传递，因此局部性的温度上升难以发生。同样，导电性的突起部312从母排3向配线基板19的贯通孔92内突出，因此利用突起部312能够将配线基板19上的漏极端子63与母排3简单地电连接。
另外，在本实施方式中，导电性的突起部402从母排4向配线基板9的贯通孔92内突出，因此利用突起部402，能够将配线基板9上的源极端子62与母排4简单地电连接。而且，能够将由配线基板9上的MOSFET6发热的热量向母排4传递，因此局部性的温度上升难以发生。同样，导电性的突起部412从母排4向配线基板19的贯通孔92内突出，因此利用突起部412，能够将配线基板19上的源极端子62与母排4简单地电连接。
另外，在本实施方式中，突起部202及212由母排2的一部分构成，因此能够降低漏极端子63与母排2之间的电阻。而且，突起部302及312由母排3的一部分构成，因此能够降低漏极端子63与母排3之间的电阻。而且，突起部402及412由母排4的一部分构成，因此能够降低源极端子62与母排4之间的电阻。
另外，在本实施方式中，如图6所示，母排2上的漏极端子63接合于突起部202或突起部212，因此能够降低该漏极端子63与母排2之间的电阻。而且，母排3上的漏极端子63接合于突起部302或突起部312，因此能够降低该漏极端子63与母排3之间的电阻。
另外，在本实施方式中，设有导电片18，所述导电片18接合于从接合有上侧的MOSFET16的源极端子62的焊盘961扩展而位于贯通孔92的周围的扩展区域98和该贯通孔92内的突起部402的端面。通过该导电片18，能够降低源极端子62与母排4之间的电阻。而且，通过导电片18将由MOSFET16产生的热量容易地向母排4传递，因此局部性的温度上升难以发生。
另外，设有导电片28，所述导电片28接合于从接合有下侧的MOSFET26的源极端子62的焊盘961扩展而位于贯通孔92的周围的扩展区域98、该贯通孔92内的突起部412的端面。通过该导电片28，能够降低源极端子62与母排4之间的电阻。而且，通过导电片28将由MOSFET26产生的热量容易地向母排4传递，因此局部性的温度上升难以发生。
另外，在本实施方式中，上侧的扩展区域98包围贯通孔92的周围，导电片18覆盖贯通孔92的开口缘。由此，能够增大扩展区域98及突起部402与导电片18的接合面积。其结果是，能够进一步降低源极端子62与母排4之间的电阻。
另外，下侧的扩展区域98包围贯通孔92的周围，导电片28覆盖贯通孔92的开口缘。由此，能够增大扩展区域98及突起部412与导电片28的接合面积。其结果是，能够进一步降低源极端子62与母排4之间的电阻。
另外，在本实施方式中，MOSFET6位于母排2、3、4的两主面上，因此能够减小电路结构体1的平面尺寸。
另外，在本实施方式中，在母排2的下侧主面210设置散热构件10a，因此电路结构体1的允许发热量增加。而且，由于在母排3的下侧主面310设置散热构件10b，因此电路结构体1的允许发热量增加。由此，例如，能够将多个MOSFET6进行高密度安装。
另外，在本实施方式中，散热构件10a在母排2的下侧主面210上避开设有配线基板19的区域地设置，因此能够提高电路结构体1的散热性，并抑制电路结构体1的厚度。同样，散热构件10b在母排3的下侧主面310上避开设有配线基板19的区域地设置，因此能够提高电路结构体1的散热性，并抑制电路结构体1的厚度。
另外，在本实施方式中，MOSFET16的栅极端子61及源极端子62在配线基板9上被绝缘，因此即使栅极端子61及源极端子62的间隔减小，也能够将栅极端子61及源极端子62适当地绝缘。由此，可以采用端子间隔窄的窄间距的封装体作为MOSFET16的封装体60。同样，MOSFET26的栅极端子61及源极端子62在配线基板19上被绝缘，因此即使栅极端子61及源极端子62的间隔减小，也能够将栅极端子61及源极端子62适当地绝缘。由此，可以采用端子间隔窄的窄间距的封装体作为MOSFET26的封装体60。
另外，在本实施方式中，将导电片18接合的扩展区域98从将MOSFET16a的源极端子62接合的焊盘961和将MOSFET16b的源极端子62接合的焊盘961这两方扩展而位于贯通孔92c的周围，因此在MOSFET16a及16b中能够共用扩展区域98。由此，通过简单的结构能够降低MOSFET16a的源极端子62与母排4之间的电阻和MOSFET16b的源极端子62与母排4之间的电阻。
<电路结构体的其他的例子>
电路结构体1的构造并不局限于上述的例子。例如，突起部202及212中的至少一方可以不由母排2的一部分构成而与母排2分体地构成。在该情况下，突起部202及212中的至少一方也可以通过焊料等导电性接合件接合于母排2的主面。同样，突起部302及312中的至少一方也可以与母排3分体地构成。而且，突起部402及412中的至少一方也可以与母排4分体地构成。
另外，电路结构体1也可以不具备导电片18。在该情况下，贯通孔92内的突起部402与该贯通孔92的周围的扩展区域98也可以通过焊料等接合。而且，电路结构体1也可以不具备导电片28。在该情况下，贯通孔92内的突起部412与该贯通孔92的周围的扩展区域98也可以通过焊料等接合。
另外，电路结构体1也可以不具备散热构件10。而且，在母排2、3、4中的一个主面上也可以不设置MOSFET6及导电片8。
为了容易将端子等焊料接合于母排2、3、4，为了降低配线构件与输入端子部21的接触电阻，及为了降低配线构件与输出端子部31的接触电阻，母排2、3、4也可以在两主面具有镍镀敷等金属镀敷。在该情况下，母排2、3、4也可以是在表面实施了金属镀敷的铜板。
如以上所述，详细地说明了电路结构体1，但是上述的说明在全部的方面中为例示，并非将本公开限定于此。而且，上述的各种变形例只要相互不矛盾就可以组合来适用。并且，不脱离本公开的范围而能想到未例示的无数的变形例。
标号说明
1 电路结构体
2 输入侧母排
3 输出侧母排
4 中继母排
5 绝缘构件
6、16、16a、16b、26、26a、26b电子元件
7、7a、7b连接器
8、18、28导电片
9、19配线基板
9a、19a第一部分
9b、19b第二部分
9c、19c第三部分
10、10a、10b散热构件
11模制树脂
12a、12b接合件
13、14焊料膏剂
20、30、65主体部
21输入端子部
21a、31a、92、92a、92b、92c贯通孔
31输出端子部
50、51、52绝缘部分
60 封装体
61 栅极端子
62 源极端子
63 漏极端子
63a、962a凸部
70 连接端子
90 绝缘基板
91、420 开口部
93、96、96a、96b、99导电区域
95 导电层
98 扩展区域
101、102、111、112、113、114、115、116、117、118导电性接合件
200、210、300、310、400、410主面
201、211、301、311基板载置区域
202、212、302、312、402、412突起部
600、610金属板
930、960、961、962、990焊盘
1000电气连接箱。

Claims (8)

1.一种电路结构体，具备：
第一母排；
第二母排；
绝缘构件，包含位于所述第一母排与所述第二母排之间的绝缘部分；
第一配线基板，设置在所述第一母排的一个主面、所述第二母排的一个主面及所述绝缘部分的上方；及
第一电子元件，设置在所述第一配线基板上，
所述第一电子元件具有：
第一连接端子，电连接于所述第一母排，并接合于所述第一配线基板；及
第二连接端子，电连接于所述第二母排，并接合于所述第一配线基板。
2.根据权利要求1所述的电路结构体，其中，
所述第一配线基板具有第一贯通孔，
所述电路结构体具备导电性的第一突起部，所述第一突起部从所述第一母排向所述第一贯通孔内突出，
所述第一连接端子与所述第一贯通孔内的所述第一突起部电连接。
3.根据权利要求2所述的电路结构体，其中，
所述第一突起部由所述第一母排的一部分构成。
4.根据权利要求2或3所述的电路结构体，其中，
所述第一连接端子接合于所述第一突起部。
5.根据权利要求1～4中任一项所述的电路结构体，其中，
所述第一配线基板具有第二贯通孔，
所述电路结构体具备导电性的第二突起部，所述第二突起部从所述第二母排向所述第二贯通孔内突出，
所述第二连接端子与所述第二贯通孔内的所述第二突起部电连接。
6.根据权利要求5所述的电路结构体，其中，
所述第一配线基板具有：
焊盘，接合有所述第二连接端子；及
导电性的扩展区域，从所述焊盘扩展且位于所述第二贯通孔的周围，
所述电路结构体还具备导电片，所述导电片与所述第二贯通孔内的所述第二突起部的端面和所述扩展区域接合。
7.根据权利要求1～6中任一项所述的电路结构体，其中，
所述电路结构体具备：
第二配线基板，设置在所述第一母排的另一个主面、所述第二母排的另一个主面及所述绝缘部分的上方；及
第二电子元件，设置在所述第二配线基板上，
所述第二电子元件具有：
第三连接端子，电连接于所述第一母排，并接合于所述第二配线基板；及
第四连接端子，电连接于所述第二母排，并接合于所述第二配线基板。
8.根据权利要求7所述的电路结构体，其中，
所述电路结构体还具备散热构件，所述散热构件在所述第一母排的所述另一个主面上避开设置有所述第二配线基板的区域而设置。
CN202180042059.5A 2020-07-01 2021-06-11 电路结构体 Pending CN115943738A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2020-114250 2020-07-01
JP2020114250A JP2022012428A (ja) 2020-07-01 2020-07-01 回路構成体
PCT/JP2021/022284 WO2022004332A1 (ja) 2020-07-01 2021-06-11 回路構成体

Publications (1)

Publication Number Publication Date
CN115943738A true CN115943738A (zh) 2023-04-07

Family

ID=79315217

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180042059.5A Pending CN115943738A (zh) 2020-07-01 2021-06-11 电路结构体

Country Status (4)

Country Link
US (1) US20230247788A1 (zh)
JP (1) JP2022012428A (zh)
CN (1) CN115943738A (zh)
WO (1) WO2022004332A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2023162879A (ja) 2022-04-27 2023-11-09 株式会社豊田自動織機 電子機器

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104604344B (zh) * 2012-09-07 2019-04-16 三菱电机株式会社 功率半导体装置
CN105518472B (zh) * 2013-09-05 2019-01-11 旭化成微电子株式会社 电流传感器
JP6287659B2 (ja) * 2014-07-22 2018-03-07 株式会社オートネットワーク技術研究所 回路構成体
JP6443632B2 (ja) * 2015-12-16 2018-12-26 株式会社オートネットワーク技術研究所 回路構成体、及び電気接続箱
JP6621450B2 (ja) * 2017-09-13 2019-12-18 矢崎総業株式会社 板状配索材の導体接続構造
JP6988729B2 (ja) * 2018-07-31 2022-01-05 株式会社オートネットワーク技術研究所 電気接続箱
CN110446333B (zh) * 2019-09-05 2021-10-22 浙江致威电子科技有限公司 一种印刷电路板用汇流片及印刷电路板

Also Published As

Publication number Publication date
JP2022012428A (ja) 2022-01-17
WO2022004332A1 (ja) 2022-01-06
US20230247788A1 (en) 2023-08-03

Similar Documents

Publication Publication Date Title
US11075190B2 (en) Semiconductor device and semiconductor device fabrication method
US6765285B2 (en) Power semiconductor device with high radiating efficiency
US10028400B2 (en) Semiconductor device
JP6743916B2 (ja) 半導体装置及び半導体装置の製造方法
US20100038758A1 (en) Semiconductor module with two cooling surfaces and method
US11894281B2 (en) Semiconductor device including lead with varying thickness
WO2013005474A1 (ja) 半導体装置
JP5446302B2 (ja) 放熱板とモジュール
JP2005340639A (ja) 半導体装置及び三相インバータ装置
WO2022004332A1 (ja) 回路構成体
JP6948855B2 (ja) パワー半導体装置及びそれを用いた電力変換装置
KR20150108747A (ko) 반도체 장치 및 그 제조 방법
JP2015119121A (ja) パワー半導体装置
US20230307852A1 (en) Circuit structure
US20240040702A1 (en) Power semiconductor device
CN111373525A (zh) 电路结构体及电接线盒
CN107078106B (zh) 散热结构
JP7115385B2 (ja) 回路基板及び、回路基板を含む電気接続箱の製造方法
JP7452146B2 (ja) 回路構成体
JP6769556B2 (ja) 半導体装置及び半導体モジュール
JP2021125635A (ja) 半導体装置
WO2022202638A1 (ja) 回路装置
WO2024024067A1 (ja) 電力変換装置、電力変換装置の製造方法
JP2022076164A (ja) 半導体装置及び半導体装置の製造方法
CN117135823A (zh) 一种封装结构、封装方法以及电子设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination