CN115943477A - 抗蚀等离子体处理室部件 - Google Patents

Abstract

提供一种用于等离子体处理室的部件。部件包含部件主体。部件的面向等离子体表面适用于在等离子体处理室中面对等离子体。面向半导体处理的表面包含：1)掺有掺杂剂的硅的层，其中所述掺杂剂为下列至少一者：碳、硼、钨、钼和钽，其中所述掺杂剂的摩尔百分比浓度介于0.01％至50％的范围内；或2)掺有掺杂剂的碳的膜层，其中所述掺杂剂为下列至少一者：硅、硼、钨、钼和钽，其中所述掺杂剂的摩尔百分比浓度介于0.01％至50％的范围内；或3)主要由硼所构成的层；或4)主要由钽所构成的层。

Description

抗蚀等离子体处理室部件

相关申请的交叉引用

本申请要求于2020年8月21日申请的美国申请No.63/068,788的优先权利益，其通过引用并入本文以用于所有目的。

背景技术

这里提供的背景描述是为了总体呈现本公开的背景的目的。在此背景技术部分以及在提交申请时不能确定为现有技术的说明书的各方面中描述的信息既不明确也不暗示地承认是针对本公开的现有技术。

本公开内容通常涉及半导体设备的制造。更具体地说，该公开内容涉及用于制造半导体设备的等离子体室部件。

在半导体晶片处理期间，等离子体处理室用于处理半导体设备。等离子体处理室遭受等离子体。等离子体可能会使等离子体处理室的部件的面向等离子体表面退化。有些在电介质蚀刻工具上的面向等离子体部件主要由硅制成。所述部件由硅制成，因为电介质蚀刻工具会显著地蚀刻面向等离子体表面，而蚀刻硅并不会污染该等离子体处理。有些部件可由碳化硅(SiC)制成。

由于各种原因，所述部件具有短暂的寿命。这样的部件经历等离子体蚀刻，直到其尺寸偏移到对晶片上处理效能产生负面影响的程度为止。例如，边缘环的尺寸影响在晶片边缘的蚀刻均匀度。上电极气孔的尺寸影响气体的输送。此外，表面型态的改变可导致各种不同问题，包含聚合物的微弱附着力而导致晶片上的颗粒。晶片上的颗粒被掉落在晶片上的固态颗粒。并且，等离子体侵蚀造成美观问题，导致客户拒收暴露于等离子体的零件。在部件的尺寸偏移到影响等离子体处理的程度时，须更换部件。

此外，部件会由于各种原因而具有较高的制造成本。部件必须以高纯度的材料制造，以最小化晶片污染的风险。此外，为了满足晶片处理的需求，带有复杂几何特征的先进的室要求严格的尺寸公差(dimensional tolerances)。要求这些特征通常是为了控制晶片上的蚀刻均匀度，并确保各种等离子体室子***具有坚固的接口，以供电力输送、温度控制、或气体输送。

部件的制造成本高加上寿命短，导致持有以实施与使用该等离子体蚀刻室而处理晶片的成本高昂。该成本高到足以成为每位成本中显著的一部分。

发明内容

为了实现前述的目的且根据本公开的目的，提供了一种用于等离子体处理室的部件。所述部件包含部件主体。所述部件主体的面向等离子体表面适用于在等离子体处理室中面对等离子体。所述面向等离子体表面包含：1)掺有掺杂剂的硅的层，其中所述掺杂剂为下列至少一者：碳、硼、钨、钼和钽，其中所述掺杂剂的摩尔百分比浓度介于0.01％至50％的范围内；或2)掺有掺杂剂的碳的膜层，其中所述掺杂剂为下列至少一者：硅、硼、钨、钼和钽，其中所述掺杂剂的摩尔百分比浓度介于0.01％至50％的范围内；或3)主要由硼所构成的层；或4)主要由钽所构成的层。

在另一表现形式中，提供了一种方法，所述方法提供用于等离子体处理室的部件。将层形成于部件的面向等离子体的表面，其中1)所述层包含掺有掺杂剂的硅，其中所述掺杂剂为以下至少一者：碳、硼、钨、钼和钽，其中所述掺杂剂的摩尔百分比浓度介于0.01％至50％的范围内；或2)所述层包含掺有掺杂剂的碳，其中所述掺杂剂为以下至少一者：硅、硼、钨、钼和钽，其中所述掺杂剂的摩尔百分比浓度在介于0.01％至50％的范围内；或3)所述层主要由硼或钽构成。

在另一种表现形式中，提供了用于等离子体处理室的部件。部件主体具有面向等离子体表面。硼、钨、钼和钽中的至少一者的涂层位于所述面向等离子体的表面上。

在另一表现形式中，提供了一种方法，其用于修复部件主体(其具有面对半导体处理的表面)以用于半导体处理室中。所述方法包含在部件主体的面向半导体处理的表面上形成层，其包含以下至少一者：硼、钨、钼和钽。

在另一表现形式中，提供了半导体处理室以处理基板。基板支撑件是在半导体处理室中。气体入口输送气体至所述半导体处理室中。气体源提供气体至所述气体入口。电极于所述半导体处理室中提供RF功率。至少一个RF产生器提供功率至电极，以在所述半导体处理室中形成等离子体。在所述半导体处理室内的表面为面向半导体处理的表面，其中所述面向半导体处理的表面包含：1)掺有掺杂剂的硅的层，其中所述掺杂剂为下列至少一者：碳、硼、钨、钼和钽，其中所述掺杂剂的摩尔百分比浓度介于0.01％至50％的范围内；或2)掺有掺杂剂的碳的膜层，其中所述掺杂剂为下列至少一者：硅、硼、钨、钼和钽，其中所述掺杂剂的摩尔百分比浓度介于0.01％至50％的范围内；或3)主要由硼所构成的层；或4)主要由钽所构成的层。

本公开的这些和其他特征将在下文的详细描述中并结合附图进行更详细的描述。

附图说明

本公开内容通过举例的方式(且非限制性地)描绘于附图的图形中，其中类似的参考符号代表相似的元件，且其中：

图1是一实施方案的顶视图。

图2是一实施方案的高阶流程图。

图3A-C是根据一实施方案处理的部件的局部示意性横截面图。

图4是可用于一实施方案中的等离子体处理室的示意图。

图5是另一实施方案的示意图。

具体实施方式

本公开内容现将参照如附图所示的一些优选实施方案而详细描述。为了提供对本发明的彻底理解，在以下的描述中，说明了大量的特定细节。然而，对于本领域技术人员而言，显而易见的是，在不需要这些特定细节中的一些或全部的情况下即可实行本公开内容。在其他的示例中，为了不使本公开内容难以理解，公知的工艺步骤和/或结构未被详细描述。

使用于介电的室中的材料须满足不造成显著晶片上污染的限制，不论是经由直接沉积于晶片上，或残基累积于该室中的其他地方而后来转移至该晶片上。由于该原因，许多材料如铝或钇，由于形成非挥发的氟化物而导致晶片上的污染，构成了重大的风险。在各种实施方案中，组成室部件的元素为硼(B)、碳(C)、硅(Si)、钨(W)、钼(Mo)和钽(Ta)，以符合氟化物挥发性的限制。

为了促进理解，图1是根据实施方案的边缘环100的顶视图。该边缘环100包含部件主体102。部件主体102呈现环状，具有中心孔104。将中心凸缘108形成而围绕中心孔104。将边缘环100使用在等离子体处理室内时，边缘环100的顶端表面112是面向半导体处理的表面。在该示例中，该面向半导体处理的表面是在半导体处理室中的面向等离子体的表面，其中该半导体处理室是等离子体处理室。在该实施方案中，部件主体102通过下列方式形成：提供熔化的硅，并接着将该熔化的硅掺杂硼掺杂剂(浓度介于0.01％-50％摩尔百分比)。该熔化的硅接着固化作为单一晶体(使用柴可斯基法(Czochralski)进行)，或作为多结晶固体，或作为以模具铸型的非晶材料。该固化的硅可经加工和处理，以形成具有中心孔104的边缘环100。

上述所得到边缘环100的制造成本大致与以硅制成边缘环的成本相等。然而，将硼掺入硅的边缘环100更能抵抗氟等离子体的侵蚀、以及氧等离子体侵蚀和物理溅镀侵蚀，因此边缘环100相较于纯硅所制造的边缘环有更长的寿命。

在多种实施方案中，部件主体102可由掺有掺杂剂的硅制成，其中该掺杂剂为以下至少一者：碳、硼、钨、钼和钽，其中该掺杂剂的浓度介于0.01％至50％(摩尔百分比)的范围；或者由掺有掺杂剂的碳制成，其中该掺杂剂为以下至少一者：硅、硼、钨、钼和钽，其中该掺杂剂的浓度介于0.01％至50％(摩尔百分比)的范围。应注意的是，掺有硅的碳与碳化硅是不同的。碳化硅是由碳化硅的分子所构成。碳化硅中硅和碳以1:1的比例均匀地存在于整体结构。掺有硅的碳是带有硅掺杂剂的碳结构、晶体或基质。碳化硅是碳化硅结构、晶体或基质。掺有硅的碳与碳化硅的制造是通过不同的处理进行的。碳与硅之间的比例在整体结构中的各处可能有所不同。掺有硅的碳也称为掺硅碳。由于同样的原因，掺有碳的硅与碳化硅是不同的。制造高纯度掺有硅的碳的物品比起制造高纯度碳化硅的物品较不昂贵。在某些实施方案中，不掺入该掺杂剂的部件主体基板为纯度90％摩尔百分比的硅或纯度90％摩尔百分比的碳。已证实掺有碳、硼、钨、钼或钽的硅显著地提高对含氟或含氧等离子体的抗蚀性和物理溅镀的抗蚀性。此外，已证实掺有硼、钨、钼、硅或钽的碳显著地提高了对含氟或含氧等离子体的抗蚀性和物理溅镀的抗蚀性。由硅或碳与掺杂剂形成零件的成本，大致相等于以纯硅或纯碳形成该零件，但所提供的零件能更显著地抵抗含氟或含氧等离子体和物理溅镀的侵蚀。在某些实施方案中，部件主体102是由硼制成。

虽然有些实施方案提供了新的部件，但其他实施方案可用于修复等离子体处理室零件。例如，图2是使用于另一实施方案中的工艺的高阶流程图。提供部件主体(步骤204)。图3A是使用于实施方案中的部件300的部件主体304的局部示意横剖面图。在该示例中，部件主体304是碳部件主体。该部件主体基板由碳制成。该部件主体304具有面向半导体处理的表面。在该实施方案中，该面向半导体处理的表面为面向等离子体表面308。面向等离子体表面308是部件主体304的一部分，在等离子体处理室中使用部件主体304时，其适用于面对等离子体。在该实施方案中，组件300是使用过的等离子体处理零件。部件主体304具有使用过的涂层312。在该实施方案中，有些使用过的涂层312已被侵蚀，故部件主体304的面向等离子体表面308并未被使用过的涂层312覆盖，且因此在等离子体处理时暴露于等离子体。

为了修复该使用过的部件，将使用过的涂层312先由部件主体304剥除(步骤206)。在此示例中，可通过加工处理来剥除该用过的涂层312，其至少机械性地移除了使用过的涂层312。化学性或等离子体剥除可用于进一步移除使用过的涂层312。图3B是将使用过的涂层312(展示于图3A)剥除，以将部件主体304的面向等离子体表面308暴露后，部件主体304的局部横剖面示意图。在某些实施方案中，会剥除一些部件主体304。在其他实施方案中，一些使用过的涂层312未被剥除。

接着，将面向等离子体表面308以掺有钽的碳层涂布。在该实施方案中，使用化学气相沉积(CVD)来沉积该掺有钽的碳层。图3C是在膜层316沉积于部件主体304的面向等离子体表面308后，部件主体304的局部示意横剖面图。可提供额外的加工和清理步骤以进一步处理膜层316和部件主体304，并提供期望的表面抛光(surface finish)。在该实施方案中，膜层316的厚度可介于5μm至3mm的范围。

将部件主体304安装在等离子体处理室中(步骤212)。在该示例中，部件主体304作为衬垫而安装于等离子体处理室。该等离子体处理室系用于处理一处理晶片(步骤216)，其于该室中产生等离子体以处理工艺晶片，如蚀刻该工艺晶片，且膜层316被暴露于该等离子体。膜层316提供增加的抗蚀刻性以保护部件主体304的面向等离子体表面308。

在某些实施方案中，部件主体304被提供(步骤204)作为新部件的零件，故在部件主体304的面向等离子体表面308上没有膜层。在此类实施方案中，就跳过膜层的剥除(步骤206)。将掺杂层沉积于部件主体304的面向等离子体表面308上(步骤208)。

其他实施方案可使用其他沉积掺杂的碳或硅层的方法。在一实施方案中，交替的硅或碳层和掺杂剂层可提供硅或碳层和掺杂剂层的交替层压层(laminating layers)的层合层(laminated layer)。如此的层合层可提供具有掺杂剂的硅或碳层。在某些实施方案中，交替的层压层可各自具有原子或分子单层的厚度。在其他实施方案中，交替层压层的厚度可介于0.1μm至100μm的范围。

在其他实施方案中，可使用热喷涂以沉积掺有掺杂剂的碳或硅。热喷涂处理的一示例为常压等离子体喷涂。常压等离子体喷涂是一种热喷涂，在其中，通过在两个电极之间施加电位以形成焊炬，从而导致加速气体(等离子体)的游离。该类型的焊炬可轻易达到摄氏上千度的高温，使高熔点的材料液化(例如陶瓷)。将碳或硅和钽掺杂剂的颗粒注入喷流，熔化，并接着使其加速朝向工艺晶片，使得熔化或塑化的材料涂布部件的表面，并冷却而形成固态、共形的涂层。在某些实施方案中，热喷涂提供膜层，厚度介于30μm至200μm的范围。各种实施方案可使用各种喷涂处理，例如下列热喷涂处理中的至少一者：如丝电弧喷涂、空气等离子体喷涂、常压等离子体喷涂、悬浮等离子体喷涂、低压等离子体喷涂、以及极低压等离子体喷涂。其他喷涂处理可为冷喷涂、动能喷涂、以及气溶胶沉积。

膜的厚度在很大程度上取决于基板的材料和涂层的材料。沉积的金属膜与沉积的陶瓷膜表现不同。此外，在陶瓷或金属基板之间转换会对表面粗糙度与表面化性有显著的影响，且零件的几何特征也可能是膜厚度的影响因素。大致上，热喷涂的涂层的厚度可介于0.01mm至3mm。常压等离子体喷涂的涂层的厚度可介于0.1μm至1,000μm。悬浮等离子体喷涂的涂层的厚度可介于0.1μm至200μm。高速氧燃料喷涂的涂层的厚度可介于0.1mm至10mm。冷喷涂的涂层的厚度可介于0.1mm至10mm。氧化钇的气溶胶沉积的涂层厚度可介于2μm至20μm。在其他实施方案中，化学气相沉积(CVD)或等离子体增强化学气相沉积(PECVD)处理可用于沉积碳或硅掺杂层。

在某些实施方案中，较重的掺杂剂如钨、钽、以及钼，在让较重的掺杂剂提供较佳的抗蚀刻性的条件下可能具有优势。在其他实施方案中，硼可在含氧等离子体中提供更好的抗蚀刻性。

在另一实施方案中，在碳或硅表面上等离子体喷涂硼层，从而形成厚度至少为1mm的硼层。在某些实施方案中，该硼层的厚度介于0.01mm至5mm的范围。在某些实施方案中，针对C型护罩室衬垫，其涂层的厚度可介于0.01μm至200μm的范围。针对边缘环，涂层的厚度可介于200μm至10mm的范围。其他实施方案将硼层提供在铝主体上。在该实施方案中，硼层是抗等离子体蚀刻和溅镀的。在其他实施方案中，硼、钨、钼和钽中的至少一者的膜层涂布面向等离子体表面。在有些实施方案中，部件主体可包含下列至少一者：石英、铝、硅和碳。

在其他实施方案中，翻新使用过的膜层可能涉及烘烤出掺杂剂以及再掺杂一膜层。在其他实施方案中，在沉积新的掺杂层之前，酸性蚀刻可用于去除一膜层。在其他实施方案中，不一定会去除使用过的膜层。替代地，新膜层可能沉积在使用过的膜层上。新膜层会接着进行表面抛光处理，如加工、清理或化学处理。

在其他实施方案中，涂层可通过下列至少一者来涂布：热喷涂、气溶胶沉积、增材制造、以及聚合物转化。通过使载气通过固体粉末混合物的流体化床而实现气溶胶沉积。通过压力差所驱动，使粉末混合物颗粒加速通过喷嘴，在其出口形成气溶胶喷流。之后将气溶胶导向部件主体304的面向等离子体表面308，其中气溶胶喷流以高速冲击表面。颗粒碎裂成固态纳米级片段，形成涂层。在有些实施方案中，以气溶胶沉积法沉积的涂层的厚度可介于2μm至10μm的范围。

在各种实施方案中，部件主体被掺有0.01％至50％(摩尔百分比)的下列至少一者的硅或碳：硼、钨、钼、以及钽。部件主体可由烧结硅或碳的粉末和掺杂剂制成。在某些实施方案中，生坯部件或局部烧结的部分可被加工，且接着在最后可用退火处理，以致密化部件主体。部件主体可通过三维打印或其他增材制造工艺制成。其他实施方案使用热压法(hotpressing)或热等静压法(hot isostatic pressing)以形成部件主体。其他实施方案中，熔融法(fusion)，如火焰熔融或等离子体熔融(用于形成熔融硅石零件)，可用于形成部件主体。例如，如此的熔融法可用于制作具有掺杂剂的硅部件主体。在其他实施方案中，CVD可用于通过使用石墨心轴(graphite mandrel)形成近净形的零件，石墨心轴随后被去除以将材料生长成接近最终零件尺寸的形状。在其他实施方案中，可使用石墨模具以将零件在烧结阶段烧结至近净形。其他实施方案可通过聚合物转化形成C型主体，其中聚合物在氧化或还原条件下经过一些加热组合而石墨化。在某些实施方案中，将部件设计为在部件寿命期间被显著地蚀刻掉。在这样的实施方案中，部件主体受到掺杂，以在部件被蚀刻掉时，掺杂剂持续提供抗蚀刻性。

在某些实施方案中，硅或碳掺有掺杂剂，其浓度介于0.01％至30％(摩尔百分比)的范围。在某些实施方案中，硅或碳掺有掺杂剂，其浓度介于0.01％至10％(摩尔百分比)的范围。在其他实施方案中，硅或碳掺有掺杂剂，其浓度介于0.5至5％(摩尔百分比)的范围。已经证实碳中具有1％硼的掺杂剂浓度，与未经掺杂的碳相比，提供对氧等离子体显著增加的抗蚀刻性。

在某些实施方案中，提供部件的原位修复。在这样的实施方案中，在工艺晶片经处理后，移除工艺晶片。使用PECVD工艺以至少在等离子体处理室的面向等离子体表面上沉积掺有钨的硅涂层。接着，将另一工艺晶片置入等离子体处理室中，且在等离子体处理室中处理该晶片。如此的修复可在处理每一片处理晶片之后或者处理一些数量的处理晶片之后提供。这样的沉积提供具有增加抗等离子体性和抗物理溅镀性的涂层(在组件的面向等离子体表面)。通过在部件上原位沉积膜层，因为不须将部件移除并接着重新安装以使保护层沉积，故可以减少停机时间。

图4是一实例中可能使用的半导体处理反应器的示意图。在一或多个实施方案中，半导体处理室400是蚀刻反应器，其包含位于由室壁452所包围的等离子体处理室449内的呈喷头形式的气体分配板406(提供气体入口)和静电卡盘(ESC)434。在等离子体处理室449内，将晶片416放置于ESC434上。ESC 434可由ESC源448提供偏置。蚀刻气体源410与等离子体处理室449透过气体分配板406相连。C型护罩454在等离子体处理室449中形成衬垫。C型护罩454具有多个通气孔456，使气体能由气体分配板406通过多个通气孔456至排气泵420。ESC温度控制器450与冷却器414相连。在该实施方案中，冷却器414提供冷却剂至ESC 434之中或附近的管道412。射频(RF)源430提供射频功率至下电极和/或上电极。在该实施方案中，下电极为ESC 434，上电极为气体分配板406。在一示例性实施方案，400千赫(kHz)、60兆赫(MHz)、和选择性的2MHz、27MHz功率源构成了RF源430和ESC源448。在该实施方案中，上电极是接地的。在该实施方案中，针对各个频率提供产生器。在其他实施方案中，多个产生器可置于分开的RF源，或者分开的RF产生器可连接至不同的电极。举例来说，上电极可具有连接至不同RF源的内电极与外电极。其他的RF源和电极配置可用于其他的实施方案中。将控制器435可控制地连接至RF源430、ESC源448、排气泵420、以及蚀刻气体源410。上述蚀刻室的示例为Lam Research Corporation(Fremont,CA)所制造的Exelan FlexTM蚀刻***。

在多种实施方案中，组件300可以形成气体分配板406(也称为喷头电极)，以及C型护罩454或任何其他衬垫。由于气体分配板406必须具有多个通孔以提供气流，且C型护罩454必须具有通气孔456，故气体分配板406和C型护罩454具有复杂的几何而可能需要加工。因此，气体分配板406和C型护罩454的部件主体在此实施方案中，是由以合理的成本可加工成预期形状的材料制成。

在某些实施方案，在使用氟等离子体的情况下，如果部件由与氟等离子体产生可挥发的副产物的元素制成，可使颗粒污染降低。这样的元素与氟制造可挥发的副产物，而非制造固态的副产物，其中固态的副产物成为颗粒污染物。碳、硼、以及硅，与氟形成可挥发的副产物。钨、钼、以及钽，与氟产生的副产物可利用低于100℃的等离子体处理温度而汽化。在某些实施方案，在使用氧等离子体的情况下，如果部件由与氧等离子体产生可挥发的副产物的元素制成，则可使颗粒污染降低。这样的元素与氧制造可挥发的副产物，而非制造固态的副产物，其中固态的副产物成为颗粒污染物。碳与氧形成可挥发的副产物。

还已证实碳、硅、以及硼有高度的抗物理溅镀性。抗物理溅镀性对介电的室尤其重要，其中使用高离子能以控制离子角度分布。高偏压的活性离子蚀刻导致显著的物理轰击，不仅在晶片上，也轰击暴露于等离子体的室部件。尽管碳具有最高的抗物理溅镀侵蚀性，但是碳易受含氧等离子体的侵蚀。通过加入硼、钨、硅、钼、或钽的掺杂剂，可提高碳对来自含氧等离子体的侵蚀的抗性。当遭受含氧等离子体时，这些掺杂剂形成非挥发的氧化物，其为抗溅镀的。有些实施方案可以是具有硼和氮的掺杂剂的碳。

已证实掺有下列的一或多者的硅和碳是抗蚀刻的：碳、硼、钨、硅、钼、以及钽。在含氧自由基的活性蚀刻等离子体中，碳的蚀刻速度可以是高的，而掺杂改善了抗蚀刻性。相似地，硅的抗蚀刻性在高度物理轰击的条件中，相较于碳或硼可能为不佳的，而形成含有硅和硼的组成可改善整体的抗蚀刻性。已证实硼提供对物理轰击和氧化学反应两者的高度的固有抗性。

在各种实施方案中，部件主体或膜层具有够高的导热度和导电度、合理的热膨胀系数、以及足够的硬度和弯曲系数，以满足机械性的限制。各种实施方案取决于活性蚀刻等离子体的特性而具有独特的优势。有些组成会针对物理轰击而选择，而其他会针对氧或氟的抗性而选择。各种实施方案通过氧、氟和物理轰击抵抗性之间的平衡取舍，提供最大化零件寿命的组成。

图5概略地示出了可在另一实施方案中使用的等离子体处理室***500的一示例。等离子体处理室***500包含于其中具有等离子体处理局限室504的等离子体反应器502。通过等离子体匹配网络508所调整的等离子体电源506将功率供应至位于介电感应功率窗512附近的变压器耦合等离子体(TCP)线圈510，以通过提供感应耦合功率而在等离子体处理局限室504中产生等离子体514。顶峰(pinnacle)572是从等离子体处理局限室504的室壁576延伸至介电感应功率窗512而形成顶峰环。顶峰572相对于室壁576以及介电感应功率窗512而倾斜，以使顶峰572与室壁576之间的内角以及顶峰572与介电感应功率窗512之间的内角各自大于90°并且小于180°。如图所示，顶峰572在等离子体处理局限室504的顶部附近提供倾斜环。TCP线圈510(上电源)可设置成在等离子体处理局限室04内产生均匀的扩散分布。例如，TCP线圈510可设置成在等离子体514中产生环形(toroidal)功率分布。设置介电感应功率窗512以将TCP线圈510与等离子体处理局限室504隔开，并且同时允许能量从TCP线圈510传递至等离子体处理局限室504。TCP线圈510作为电极以提供RF功率至等离子体处理局限室504。通过偏压匹配网络518所调整的晶片偏压电压电源516将功率提供至电极520，以设定处理晶片566上的偏压电压。处理晶片566是由电极520所支撑，如此使得电极作为基板支撑件。控制器524控制等离子体电源506以及晶片偏压电压电源516。

等离子体电源506以及晶片偏置电压电源516可设置成在下列特定射频下进行操作：例如13.56兆赫(MHz)、27MHz、2MHz、60MHz、400千赫(kHz)、2.54吉赫(GHz)、或其组合。为了实现期望的工艺性能，等离子体电源506以及晶片偏置电压电源516的大小可适当地被设置以供应一系列的功率。例如，在一实施方案中，等离子体电源506可供应在50到5000瓦特的范围内的功率，以及晶片偏置电压电源516可供应在20到2000伏特(V)的范围内的偏置电压。此外，TCP线圈510和/或电极520可由两个或更多个的子线圈或子电极所构成。这些子线圈或子电极可由单一电源供电或由多个电源供电。

如图5所示，等离子体处理室***500还包含气体源/气体供应机构530。气体源530通过例如气体注入器540的气体入口而与等离子体处理约束室504流体连接。气体注入器540可设置在等离子体处理约束室504中的任何有利位置，并且可采用任何形式来注入气体。然而，优选地，气体入口可设置成产生“可调整的”气体注入分布。可调整的气体注入分布允许独立调整通往等离子体处理约束室504中的多个区域的气体的各种流动。更优选地，将气体注入器安装在介电感应功率窗512。气体注入器可安装在该功率窗上、安装在该功率窗内、或形成该功率窗的部分。可经由压力控制阀542与泵544，从等离子体处理约束室504移除工艺气体与副产物。压力控制阀542与泵544还用于维持等离子体处理约束室504内的特定压力。压力控制阀542可在处理期间维持小于1托(torr)的压力。边缘环560被放置而围绕基板566。气体源/气体供应机构530由控制器524控制。由Lam Research Corporation(Fremont,CA)所制造的Kiyo可用于实践实施方案。

在多种实施方案中，该部件可以是等离子体处理室的其他部分，例如约束环、边缘环、静电卡盘、接地环、室衬垫、门衬垫、顶峰、气体注入器、窗部或其他部件。其他类型的等离子体处理室的其他部件可能用于其他实施方案。例如，在一实施方案中，斜面蚀刻室上的等离子体排除环可被涂布。在某些实施方案中，一个或更多个但并非所有的表面被掺杂。该部件可由陶瓷材料、金属、或介电材料所制成。

虽然本公开内容已针对数个优选实施方案而描述，但仍存在落入本公开内容的范围中的改变、置换、修改，及各种不同的替代等同方案。值得注意的是，存在许多替代方式可实现本公开内容的方法及设备。因此，以下所附的权利要求旨在被理解为包含所有这样的改变、置换，及各种不同的替代等同方案，其都在本公开内容的真实精神与范围内。如本文所使用的，词组“A、B或C”应解释为表示使用非排他逻辑“或(OR)”的逻辑(“A或B或C”)，而不应解释为表示“仅”A或B或C中的一者。工艺中的各个步骤可以是选择性且非必要的步骤。不同实施方案可以具有一或多个步骤移除或步骤可为不同顺序。此外，各种实施方案可同时地而非按顺序地提供不同步骤。

Claims (24)

1.一种用于半导体处理室的部件，其包含：

部件主体；以及

所述部件主体的面向半导体处理的表面，其适用于在所述半导体处理室中面对半导体处理，其中所述面向半导体处理的表面包含：1)掺有掺杂剂的硅的层，其中所述掺杂剂为下列至少一者：碳、硼、钨、钼和钽，其中所述掺杂剂的摩尔百分比浓度介于0.01％至50％的范围内；或2)掺有掺杂剂的碳的膜层，其中所述掺杂剂为下列至少一者：硅、硼、钨、钼和钽，其中所述掺杂剂的摩尔百分比浓度介于0.01％至50％的范围内；或3)主要由硼所构成的层；或4)主要由钽所构成的层。

2.根据权利要求1所述的部件，其中所述部件主体形成下列至少一者：所述半导体处理室的衬垫、电极、气体注入器、喷头电极、约束环、以及边缘环。

3.根据权利要求1所述的部件，其中所述部件主体是硅、硼、或碳部件主体基板。

4.根据权利要求3所述的部件，其中所述部件主体掺有掺杂剂，其中所述掺杂剂为下列至少一者：硼、钨、钼和钽，其中所述掺杂剂在所述部件主体中的摩尔百分比浓度介于0.01％至50％的范围内。

5.根据权利要求3所述的部件，其中未掺有所述掺杂剂的所述部件主体基板为摩尔百分比纯度90％的硅或摩尔百分比纯度90％的碳。

6.根据权利要求1所述的部件，其中所述层的厚度介于0.001mm至25mm的范围内。

7.根据权利要求1所述的部件，其中所述层为掺有硼的硅，且其中所述部件主体为硅。

8.根据权利要求1所述的部件，其中所述部件主体包含铝。

9.根据权利要求1所述的部件，其中所述层包含多个层压层。

10.一种提供使用于半导体处理室的部件的方法，其包含：在所述部件的面向半导体处理的表面上形成层，其中1)所述层包含掺有掺杂剂的硅，其中所述掺杂剂为以下至少一者：碳、硼、钨、钼和钽，其中所述掺杂剂的摩尔百分比浓度介于0.01％至50％的范围内；或2)所述层包含掺有掺杂剂的碳，其中所述掺杂剂为以下至少一者：硅、硼、钨、钼和钽，其中所述掺杂剂的摩尔百分比浓度在介于0.01％至50％的范围内；或3)所述层主要由硼或钽构成。

11.根据权利要求10所述的方法，其还包含在所述面向半导体处理的表面上形成所述层之前，剥除所述面向半导体处理的表面的一部分。

12.根据权利要求11所述的方法，其中所述组件是使用过的部件，且其中所述剥除所述面向半导体处理的表面的一部分剥除所述面向半导体处理的表面上的用过的层。

13.根据权利要求10所述的方法，其中在所述面向半导体处理的表面上形成所述层包含：在所述面向半导体处理的表面上生长硅层或碳层，其中所述硅层或碳层掺有所述掺杂剂。

14.根据权利要求10所述的方法，其中在所述面向半导体处理的表面上形成所述层包含：由掺有掺杂剂的硅形成所述部件，其中所述掺杂剂为以下至少一者：碳、硼、钨、钼和钽；或由掺有掺杂剂的碳形成所述部件，其中所述掺杂剂为以下至少一者：硼、钨、钼、硅和钽。

15.根据权利要求10所述的方法，其中形成所述层包含使用下列至少一者：化学气相沉积、等离子体增强化学气相沉积、烧结、热喷涂、气溶胶沉积、增材制造、以及聚合物转化。

16.根据权利要求10所述的方法，其中所述层与部件通过掺杂熔化的硅，并且接着固化所述熔化的硅所形成。

17.根据权利要求10所述的方法，其中当所述部件安装于所述半导体处理室中时，原位执行在所述部件的面向半导体处理的表面上形成所述层，且其中所述半导体处理室用于在所述部件的面向半导体处理的表面上形成所述层之前，处理工艺晶片，并且用于在所述组件的面向半导体处理的表面上形成所述层之后，处理另一工艺晶片。

18.一种用于半导体处理室中的部件，其包含：

具有面向半导体处理的表面的部件主体；以及

硼、钨、钼和钽中的至少一者的涂层，其位于所述面向半导体处理的表面上。

19.一种用于修复具有面向半导体处理的表面的部件主体的方法，所述部件主体用于半导体处理室中，所述方法包括在所述部件主体的面向半导体处理的表面上形成层，所述层包含下列至少一者：硼、钨、钼和钽。

20.根据权利要求19所述的方法，其还包含在所述面向半导体处理的表面上形成所述层前，剥除所述面向半导体处理的表面的一部分。

21.根据权利要求20所述的方法，其中所述部件主体是使用过的部件的一部分，且其中所述剥除所述面向半导体处理的表面的一部分将所述面向半导体处理的表面上的用过的层剥除。

22.根据权利要求19所述的方法，其中在所述面向半导体处理的表面上形成所述层包含：1)在所述面向半导体表面上生长硅层，其中所述硅层掺有以下至少一者：碳、硼、钨、钼和钽；或2)在所述面向半导体表面上生长碳层，其中所述碳层掺有以下至少一者：硅、硼、钨、钼和钽。

23.根据权利要求19所述的方法，其中当所述部件主体安装于所述半导体处理室中时，形成所述膜层是在原位执行，且其中所述半导体处理室用于在所述部件主体的面向半导体处理的表面上形成所述层之前，处理工艺晶片，并且用于在所述面向半导体处理的表面上形成所述层之后，处理另一工艺晶片。

24.一种用于处理基板的半导体处理室，其包含：

半导体处理室；

基板支撑件，其位于所述半导体处理室内；

气体入口，其用于将气体传输到所述半导体处理室内；

气体源，其用于将所述气体提供至所述气体入口；

电极，其用于在所述半导体处理室中提供RF功率；以及

至少一个RF产生器，其用于提供功率至所述电极以在所述半导体处理室内形成等离子体，其中在所述半导体处理室内的表面是面向半导体处理的表面，且其中所述面向半导体处理的表面包含：1)掺有掺杂剂的硅的层，其中所述掺杂剂为下列至少一者：碳、硼、钨、钼和钽，其中所述掺杂剂的摩尔百分比浓度介于0.01％至50％的范围内；或2)掺有掺杂剂的碳的膜层，其中所述掺杂剂为下列至少一者：硅、硼、钨、钼和钽，其中所述掺杂剂的摩尔百分比浓度介于0.01％至50％的范围内；或3)主要由硼所构成的层；或4)主要由钽所构成的层。

Images