CN115932518A - 晶圆检测方法与检测设备 - Google Patents

晶圆检测方法与检测设备 Download PDF

Info

Publication number
CN115932518A
CN115932518A CN202211031091.6A CN202211031091A CN115932518A CN 115932518 A CN115932518 A CN 115932518A CN 202211031091 A CN202211031091 A CN 202211031091A CN 115932518 A CN115932518 A CN 115932518A
Authority
CN
China
Prior art keywords
coupled
path
wafer
probes
switch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211031091.6A
Other languages
English (en)
Inventor
王遵义
曾一士
张敏宏
赵自笃
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chroma ATE Suzhou Co Ltd
Original Assignee
Chroma ATE Suzhou Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chroma ATE Suzhou Co Ltd filed Critical Chroma ATE Suzhou Co Ltd
Publication of CN115932518A publication Critical patent/CN115932518A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/282—Testing of electronic circuits specially adapted for particular applications not provided for elsewhere
    • G01R31/2831—Testing of materials or semi-finished products, e.g. semiconductor wafers or substrates
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07364—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch
    • G01R1/07385—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch using switching of signals between probe tips and test bed, i.e. the standard contact matrix which in its turn connects to the tester
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/06766—Input circuits therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/28—Provision in measuring instruments for reference values, e.g. standard voltage, standard waveform
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2863—Contacting devices, e.g. sockets, burn-in boards or mounting fixtures
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318505—Test of Modular systems, e.g. Wafers, MCM's
    • G01R31/318511—Wafer Test
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2868—Complete testing stations; systems; procedures; software aspects

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Environmental & Geological Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

本发明公开了一种晶圆检测方法与检测设备，在具有串接各个晶粒的电极点的布局线的晶圆上，通过探针卡的第一切换器组及第二切换器组对矩阵范围内的晶粒以行/列控制方式来逐一检测，以使晶粒通过对应的切换器的打开或关闭而被选择性地配置在一检测过程中的一测试回路中。因此，可使矩阵范围内的受测晶粒(被选定的晶粒)在受测完毕后，再次通过行/列控制手段切换至下一个晶粒，达到快速的切换。据此，对于阵列区域内的每个晶粒的检测过程来说，可省去传统的逐一移动检测方法，显著地减少了测试所需的总时间，提升了检测效率。

Description

晶圆检测方法与检测设备
技术领域
本发明涉及一种晶圆的检测，更具体地讲，本发明涉及一种晶圆检测方法与检测设备。
背景技术
晶圆检测方式是利用探针与晶粒的电极点形成接触，以进行电性测试。传统上，对于晶圆上的每个晶粒需要经过一连串移动晶圆的程序，以让探针可对各个晶粒进行逐一测试，直到所有的晶粒皆测试完成。
因此，对于一片晶圆上具有高达数百万颗晶粒的待测物来说，此种一对一的检测方式导致了很高的测试成本。
另一方面，除了晶粒的电性测试外，具有发光特性的晶粒需要进行光强度的测试，以判定晶粒的发光能力是否符合标准。传统上，对于晶圆上的每个晶粒需要以积分球(integrating sphere)来测量。对于一个晶粒来说，积分球需要收集进入球内的光，并在球壳内部形成反射效果，达到均匀光效应，再经过积分球的光探测器进行光度的测量，例如：光通量的测量。
然而，这样的测试方式除了因各个晶粒需要被逐一测试而造成检测的时间成本大幅增加外，积分球须非常贴近晶粒的发光面以增加收光率，这样，更加提高了控制上与空间安排上的复杂程度。
发明内容
本发明的一目的在于解决晶圆的检测成本过高的问题。
本发明的另一目的在于提高检测效率。
为了实现上述目的及其它目的，本发明提出了一种晶圆检测设备，用于对一晶圆上的一阵列区域内的多个晶粒进行检测，晶圆布局有多条第一布局线、多条第二布局线、对应地耦接各第一布局线的多个第一接触垫、及对应地耦接各第二布局线的多个第二接触垫，各第一布局线耦接排列在同一行的各晶粒的一第一电极点，各第二布局线耦接排列在同一列的各晶粒的一第二电极点，晶圆检测设备包含：一探针卡，用于对被选定的晶粒提供一第一路径及一第二路径，第一路径、第二路径及被选定的晶粒构成一检测过程中的一测试回路，该探针卡包括多个第一探针、多个第二探针、耦接此类第一探针的一第一切换器组、耦接此类第二探针的一第二切换器组。其中，各第一探针被提供来在该检测过程中接触此类第一接触垫中对应的一个，各第二探针被提供来在该检测过程中接触此类第二接触垫中对应的一个。其中，第一切换器组被控制为使此类第一探针的其中一个耦接第一路径，第二切换器组被控制为使此类第二探针的其中一个耦接第二路径，第一切换器组及第二切换器组能使被选定的该晶粒被配置在测试回路中。
在本发明的一实施方式中，第一切换器组具有对应地耦接第一探针的多个第一切换器，第二切换器组具有对应地耦接第二探针的多个第二切换器，各第一切换器的一端耦接第一路径，各该第一切换器的另一端则是基于被控制为打开或关闭以选择性耦接至对应的该第一探针，各第二切换器的一端耦接第二路径，各第二切换器的另一端则是基于被控制为打开或关闭以选择性耦接至对应的第二探针。
在本发明的一实施方式中，第一探针的数量相同于第一布局线的数量，第二探针的数量相同于第二布局线的数量。
为了实现上述目的及其它目的，本发明复提出一种晶圆检测设备，用于对一晶圆上的一阵列区域内的多个晶粒进行检测，该晶圆布局有多条第一布局线及对应地耦接各第一布局线的多个第一接触垫，各第一布局线耦接排列在一第一类型分类定义方式下的各晶粒的一第一电极点，第一类型分类定义方式是指排列在同一行或排列在同一列的其一，晶圆检测设备包含：一探针卡，用于对被选定的晶粒提供一第一路径及一第二路径，第一路径、第二路径及被选定的该晶粒构成一检测程序中的一测试回路，探针卡包括多个第一探针、多个第二探针、耦接此类第一探针的一第一切换器组、一第二切换器组、耦接第二切换器组的多条第二布局线，各第二布局线对应地耦接排列在一第二类型分类定义方式下的各第二探针，第二类型分类定义方式是指排列在同一行或排列在同一列的另一。其中，各第一探针被提供来在该检测程序中接触第一接触垫中对应的一个，各第二探针被提供来在该检测程序中接触晶粒中对应的一个晶粒的一第二电极点。其中，第一切换器组被控制为使第一探针的其中一个耦接第一路径，第二切换器组被控制为使第二布局线的其中一个耦接第二路径，第一切换器组及第二切换器组能使配置在电回路中的晶粒被选定。
在本发明的一实施方式中，第一切换器组具有对应地耦接各第一探针的多个第一切换器，第二切换器组具有对应地耦接各第二布局线的多个第二切换器，各第一切换器的一端耦接第一路径，各第一切换器的另一端基于被控制为打开或关闭以选择性耦接至对应的第一探针，各第二切换器的一端耦接第二路径，各第二切换器的另一端基于被控制为打开或关闭以选择性耦接至对应的第二布局线。
在本发明的一实施方式中，第一探针的数量相同于第一布局线的数量，第二探针的数量相同于阵列区域内的晶粒的数量。
在本发明的一实施方式中，各第一切换器及各第二切换器为一继电器。
在本发明的一实施方式中，第一接触垫及第二接触垫配置于阵列区域的边缘，阵列区域配置为下述二者的其一：涵盖晶圆上的全部晶粒及涵盖晶圆上的部分晶粒。
在本发明的一实施方式中，曝光时间被配置为相同于在检测过程中使阵列区域内的晶粒被逐一配置在测试回路时所需的时间。
在本发明的一实施方式中，更包含用于对该阵列区域取像的一摄像装置，摄像装置提供一曝光时间以对在检测过程中随着阵列区域内的等晶粒被逐一配置在测试回路而呈现出的发光状态进行取像。
为了实现上述目的及其它目的，本发明还提出了一种晶圆检测方法，用于使一晶圆上的一阵列区域内的多个晶粒被逐一配置在检测所需的一测试回路中，该晶圆具有多条第一布局线及对应地耦接各第一布局线的多个第一接触垫，一第一类型分类定义方式下的各晶粒的一第一电极点耦接对应的一条第一布局线，这些晶粒在一第二类型分类定义方式下呈现相互平行排列的各组(series)，晶圆检测方法包含：一准备步骤、一初始路径建立步骤、一初始路径切换步骤、一第一切换器组的扫描步骤、及一第二切换器组的扫描步骤。准备步骤提供一探针卡，探针卡具有多个第一探针、多个第二探针、耦接在这些第一探针与一第一路径之间的一第一切换器组及耦接在这些第二探针与一第二路径之间的一第二切换器组。初始路径建立步骤使各第一探针接触该等第一接触垫中对应的一个，以及使各第二探针耦接对应的各晶粒的一第二电极点。初始路径切换步骤，通过对第一切换器组的控制使这些第一布局线的其一被选定为耦接至第一路径，以及通过对第二切换器组的控制使这些组的其一被选定为耦接至第二路径，被同时耦接至第一路径及第二路径的晶粒被构建为配置在测试回路中，其中第一类型分类定义方式是指排列在同一行或排列在同一列的其一，第二类型分类定义方式是指排列在同一行或排列在同一列的另一。第一切换器组的扫描步骤，通过对第一切换器组的控制使这些第一布局线被单一地逐个切换为耦接至第一路径，以使对应的晶粒被单一地逐个配置在测试回路中以供检测的进行，直至这些第一布局线皆耦接过第一路径后进入下一步骤。第二切换器组的扫描步骤，通过对第二切换器组的控制使这些组的下一组所对应的各个晶粒被切换为耦接至第二路径，并回到第一切换器组的扫描步骤，直至各组对应的各个晶粒皆耦接过第二路径后，完成阵列区域内的这些晶粒的检测。
在本发明的一实施方式中，在第二切换器组的扫描步骤中还包含：一阵列区域更换步骤，使阵列区域移动至涵盖晶圆上的其它尚未被检测的区域，以及依次回到初始路径建立步骤、初始路径切换步骤、第一切换器组的扫描步骤及第二切换器组的扫描步骤，以使新的阵列区域内的各晶粒被逐一配置在检测所需的测试回路中，直至晶圆上的所有晶粒皆被检测完毕。
在本发明的一实施方式中，在一个阵列区域的检测程序中，于第一切换器组的扫描步骤的开始至第二切换器组的扫描步骤结束的同一时间段内，同时对阵列区域进行一长时间取像，以取得同时记录有阵列区域内的各个晶粒的发光程度的影像资料。
这样，在本发明公开的实施方式中，本发明可通过矩阵形式的行/列控制手段，在具有串接电极点的布局线的晶圆上，可在此矩阵内快速地切换以将电流输入至所要测试的晶粒，进而完成晶粒的电性测试，然后再通过行/列控制手段切换至下一个晶粒。因此，对在此矩阵的阵列区域内的每个晶粒的检测过程来说，可省去传统上的逐一移动检测方法，显著地减少了测试所需的总时间。
这样，在本发明公开的实施例中，本发明可在矩阵形式的行/列控制手段中，搭配摄像装置并以长时间曝光的方式，取得一矩阵内的所有晶粒在发光程度上的个别测试结果。具备较广的视野(field of view,FOV)的摄像装置可一次性地撷取该矩阵内各个晶粒的影像。由于每一次的行/列控制可在摄像装置撷取的影像中对应至一坐标位置，这使得摄像装置在空间关系上可基于坐标位置而具备有鉴别能力。因此，省去积分球的使用，亦进一步减少了测试所需的总时间。
附图说明
图1为根据本发明一实施例中在晶圆上的阵列区域内的线路示意图；
图2为根据本发明一实施例的探针卡在对应至图1示例的阵列区域的示意图；
图3为根据本发明另一实施例中在晶圆上的阵列区域内的线路示意图；
图4为根据本发明另一实施例的探针卡在对应至图3示例的阵列区域的示意图；
图5为依据图1及图2的实施例绘示出的测试回路示意图；
图6为根据本发明再一实施例的探针卡与晶粒间的测试回路示意图；
图7为根据本发明一实施例的晶圆检测方法的流程图；
图8为根据本发明一实施例的晶粒与晶圆上的部分布局线的配置示意图。
具体实施方式
为充分了解本发明的目的、特征及功效，现借助下述具体的实施例，并配合附图，对本发明做一详细说明，说明如后：
在本申请中，所描述的用语“一”或“一个”来描述单元、部件、结构、装置、模块、***、部位或区域等。此举只是为了方便说明，并且对本发明的范畴提供一般性的意义。因此，除非很明显地另指他意，否则此种描述应理解为包括一个或至少一个，且单数也同时包括复数。
在本申请中，所描述的用语“包含、包括、具有”或其它任何类似用语意非仅限于本文所列出的此类要件而已，而是可包括未明确列出但却是所述单元、部件、结构、装置、模块、***、部位或区域通常固有的其它要件。
在本申请中，所描述的“第一”或“第二”等类似序数的词语，用以区分或指关联于相同或类似的元件或结构、部位或区域，且不必然隐含此等元件、结构、部位或区域在空间上的顺序。应了解的是，在某些情况或配置下，序数词语可交换使用而不影响本发明的实施。在本文中，所描述的“耦接”，包含直接的电性连接或间接的电性连接。
举例来说，在LED(light-emitting diode)的制造领域，在mini LED(次毫米发光二极管)尺寸的晶粒或micro LED(微发光二极管)尺寸的晶粒的制造上，一片晶圆内具有着数百万颗的LED晶粒，透过本发明实施例揭露的晶圆的检测方法与检测装置，可解决晶圆的检测成本过高的问题。
每个LED晶粒具有用来接收电流的P极与N极，透过晶圆制造过程中同时布局部分的传导线路，可将同一行或同一列的每个晶粒的P极或N极串接在一起。或者是，以矩阵形式的配置形成阵列区域，将一晶圆区分成多个阵列的区域，每一个阵列的区域内布局有用来将排列为同一行或同一列的每个晶粒的P极或N极串接在一起的传导线路，并于传导线路的一端布局一接触垫。这样的配置相当于将每个晶粒的P极或N极的控制点(电流输入点)透过传导线路转移到了阵列区域的边缘或是晶圆的边缘，进而对这些LED晶粒可达到一整行或一整列的控制。
排列在同一行或排列在同一列此二种的其中一种的定义方式，可被称为第一类型分类定义方式；相对应地，排列在同一行或排列在同一列此二种的另一种的定义方式，可被称为第二类型分类定义方式。举例来说，当第一类型分类定义方式被定义为排列在同一行，那么第二类型分类定义方式就是指排列在同一列；反之，当第一类型分类定义方式被定义为排列在同一列，那么第二类型分类定义方式就是指排列在同一行。
另一方面来说，接触垫转移到了阵列区域的边缘，或是基于在晶圆边缘的接触垫的面积稍大于每个晶粒的P极的垫或N极的垫的面积，皆有助于降低探针卡的探针在对位接触上的难度。
请参照图1，其为根据本发明一实施例中在晶圆上的阵列区域内的线路示意图。如图1所示，举例了晶圆在一个3*3矩阵M1范围内的线路布局状况。在图1的示例里，在矩阵M1范围内有9个晶粒110并排列成三个行与三个列。通过作为传导线路的布局线的配置，在矩阵M1范围内，排列在同一行(column)上的各个晶粒110的第一电极点111皆连接至对应的一条第一布局线121，另一方面，排列在同一列(row)上的各个晶粒110的第二电极点112皆连接至对应的一条第二布局线131。第一电极点111例如为P极或N极的其一，第二电极点112例如为P极或N极的另一。此外，每一第一布局线121连接至对应的第一接触垫120，每一第二布局线131连接至对应的第二接触垫130。这样，矩阵M1范围内的每个晶粒110可通过对应的第一接触垫120及对应的第二接触垫130达到阵列式的被控制，进而可轻易地让电流输入至矩阵M1范围内指定的晶粒110。其中，在测试后，晶圆会经过切裂的程序以将每个晶粒独立出来，切裂后的晶粒如图1所示的9个晶粒110中的单一个晶粒110，亦即，原先布局在晶圆上的布局线(第一布局线121、第二布局线131)可在切裂程序后，与晶粒110本体分离。
接着请同时参照图1及图2，图2为根据本发明一实施例的探针卡在对应至图1示例的阵列区域的示意图。图2为一种俯视示意图，第一探针220以虚线表示为向下凸伸(朝向被检测物)的探针。图2的探针卡200配置有对应图1的矩阵M1的这些第一接触垫120的多个第一探针220，以及对应这些第二接触垫130的多个第二探针230。这些探针用来在检测时与对应的接触垫接触，以形成耦接关系。在探针卡上具有对应地耦接这些第一探针220的第一切换器组2201，以及对应地耦接这些第二探针230的第二切换器组2301。举例来说，各个第一探针220可用于个别耦接至第一切换器组2201内对应的切换器(例如：继电器)，各个第二探针230可用于个别耦接至第二切换器组2301内对应的切换器(例如：继电器)。切换器用来耦接至外部的一电流供应回路，再通过对每个切换器的控制，决定电流流向哪一行及哪一列，进而在选定行与选定列的交集处完成对应晶粒110的供电。
因此，透过对切换器的控制，再通过外部连接的测试设备，例如：高精准的电源量测单元(Source Measurement Unit,SMU)，即可与特定晶粒110形成电回路的连接，进而可取得该晶粒110的电性特性，完成该晶粒110的测试。在更换阵列内的下一个晶粒110做为测试对象的步骤中，仅须通过对切换器的控制，即可定义出选定行与选定列，对应地也定义出受测的晶粒110，达成对受测晶粒110的测试回路(或称电回路)的建立。举例来说，外部连接的测试设备与探针卡200之间的连接路径可被定义为第一路径L1与第二路径L2，探针卡200则是用于对被选定的晶粒110提供第一路径L1及第二路径L2，第一路径L1、第二路径L2及被选定的晶粒构成检测过程中的测试回路。其中，切换器的短路状态(关闭)可使对应的晶粒耦接至对应的路径(第一路径L1或第二路径L2)，切换器的开路状态(打开)则是使对应的晶粒断开与对应路径(第一路径L1或第二路径L2)的耦接。
前述实施例是以晶圆上的每个阵列区域皆配置有各自的第一接触垫120及第二接触垫130，再移动晶圆以让不同的阵列区域逐一地接触探针卡，完成整个晶圆上所有晶粒的测试。在其它实施例中，也可将第一接触垫120及第二接触垫130均配置在晶圆的边缘，形成单一晶圆上仅在两侧具有第一接触垫120及第二接触垫130，而非每个阵列区域的边缘都具有第一接触垫120及第二接触垫130，如此可进一步减少晶圆上所需的额外布局面积，换言之，晶圆上被定义了单一个阵列区域。相较于同一晶圆上被定义多个阵列区域的配置方式，在仅定义单个阵列区域的配置方式下，探针卡上所需配置的探针数量较多。以晶粒的电性连接来说，每个阵列内的每个晶粒的两电极点会通过对应的布局线(传导线路)直接连接到晶圆上对应的接触垫，而探针卡可区分为两区块(一者为具有第一探针220及第一切换器组2201，另一者为具有第二探针230及第二切换器组2301)。探针卡上的探针数量会对应至阵列区域内的行与列的数量。当晶圆上规划有多个阵列区域时，通过探针卡的移动(或晶圆的移动)来决定这些第一探针220要电性连接至哪几行，以及这些第二探针230要电性连接至哪几列，再通过切换器的控制以定义出当下要受测的晶粒110，后续进一步完成晶圆上每个晶粒的测试。
接着请同时参照图3及图4，图3为根据本发明另一实施例中在晶圆上的阵列区域内的线路示意图，图4为根据本发明另一实施例的探针卡在对应至图3示例的阵列区域的示意图。图3及图4是相较于图1及图2的另一种实施态样。图1是将行与列的布局线均制作在晶圆上，图3是仅将列的布局线制作在晶圆上，行的布局线则制作在探针卡200上。如图4所示，探针卡200上配置有对应矩阵M1内的晶粒110在行排序上的各个第一探针221，这些第一探针221用来与矩阵M1内的各晶粒110的第一电极点111相接触。同一行的这些第一探针221通过行(column)布局线222串接在一起，行(column)布局线222的一端则是耦接至第一切换器组2201。本实施例可省去图1中在晶圆上的第一接触垫120的配置，但需要在探针卡上增加第一探针221的数量(可对照图2的第一探针220的数量)。其中，同样可通过对切换器的控制，决定哪行(column)的第一探针221被耦接(用以形成测试回路的输入路径或输出路径的其一)，以及哪列(row)的第二探针230被耦接(用以形成测试回路的输入路径或输出路径的另一)，以通过对切换器的控制完成对应矩阵M1内每个晶粒的测试。前述说明中，行与列互换下的实施例亦可形成前述的控制态样，例如将行(column)布局线制作在晶圆上，列(row)布局线制作在探针卡200上，可进一步参照后续图6的说明。
接着请参照图5，为依据图1及图2的实施例绘示出的测试回路示意图。图1及图2的实施例是在晶圆上的一个阵列区域内(矩阵M1)，配置有多个第一接触垫120、多个第二接触垫130、作为行(column)布局线的多条第一布局线121及作为列(row)布局线的多条第二布局线131。探针卡200上则是配置有第一切换器组2201(内含多个切换器)、多个第一探针220、第二切换器组2301(内含多个切换器)及多个第二探针230。为便于说明，图5实施例中的位在晶圆上方的探针卡200的这些第一探针220与第二探针230，是以箭号形式来显示出在测试的过程中，各个探针与各个接触垫之间的对应关系。
图5示例出第一切换器组2201与第二切换器组2301的控制情况。第一切换器组2201与第二切换器组2301内的各个切换器可被独立地控制为短路状态(关闭)或开路状态(打开)。此外，各个切换器并用来耦接至测试项目的执行设备，在图5中仅示例出第一切换器组2201与第二切换器组2301以便于说明测试回路的切换情况。被控制为短路的第一切换器2201’可让对应的第一布局线121被选定(图式中以粗线绘示)。被控制为短路的第二切换器2301’可让对应的第二布局线131被选定(图式中以粗线绘示)。这样，被选定的第一布局线121与第二布局线131可让一个晶粒110被配置在测试回路中，而可供进行此晶粒110的检测过程。通过对第一切换器组2201与第二切换器组2301内的切换器的短路状态(关闭)与开路状态(打开)的控制，即可快速地决定出被配置在测试回路中的晶粒110为何者，可省去传统测试上的移动程序，显著地减少了测试所需的总时间。
举例来说，传统的测试对一个晶粒需要花费的测试时间约为50(ms)，以及让探针移动至下一个晶粒的时间约为150(ms)，因此花费在一个晶粒上的总测试时间约为200(ms)，以次毫米发光二极管(mini LED)与微发光二极管(micro LED)动辄百万颗晶粒的数量来说，在一百万颗的数量下，总共需耗时55.5小时才能测试完毕。作为对照地，在本发明揭露的实施例的测试配置下，以设定100*100的一个阵列区域来说，一个晶粒需要花费的测试时间同样约为50(ms)，探针卡的移动时间(换下一个阵列)约为200(ms)，切换器在阵列内的总扫瞄(切换)时间约为100(μs)*100(μs)而为10(ms)，这使得100*100的阵列区域内的一万颗晶粒的单颗测试时间降为仅需约50.02(ms)，一百万颗晶粒的总测试时间仅需耗时约13.9小时，相较于传统需耗时55.5小时的检测过程来说，大幅缩短所需的测试时间。其中，前述例子的计算式为：
(100*100*50+200+10)/10000，其结果约为每个待测物仅须耗时50.02(ms)。
接着请参照图6，其为根据本发明再一实施例的探针卡与晶粒间的测试回路示意图。图6的示例是将行的布局线制作在晶圆上，列的布局线则是制作在探针卡上。作为进一步的说明，在图3的示例中，列的布局线是制作在晶圆上；在图4的示例中，行的布局线则是制作在探针卡上。
为便于俯视视角的说明，位在晶圆上的晶粒110与作为行(column)布局线的多条第一布局线121是以实线绘制，切换器组、切换器以及其余由虚线绘制的线路、元件等(包含多个第一探针220、多个第二探针231与多个列(row)布局线232)则是皆配置在探针卡上。第一切换器组2201耦接该等第一探针220，第二切换器组2301耦接该等第二探针231。配置在晶圆上的各该第一接触垫120，透过对应的第一布局线121与排列在同一行的各个晶粒的第一电极点111相耦接。各个晶粒的第二电极点112通过配置在探针卡上的对应的第二探针231与排列在同一列的列(row)布局线232及第二切换器组2301相耦接。因此，第一探针220用来与晶圆上的第一接触垫120作接触，第二探针231用来与晶粒110上对应的电极点作接触。列(row)布局线232的数量相同于第二切换器组2301内的切换器的数量，以图6示例的阵列区域来说，列(row)布局线232的数量为2条。
所需的第二探针231的数量相同于矩阵(或称阵列区域)内的所有晶粒110上对应的电极点(亦即未耦接布局线的电极点)的数量，以图6示例的阵列区域来说，第二探针231的数量为2个。此外，所需的第一探针220的数量则是相同于阵列区域内的第一接触垫120的数量(也相同于第一布局线121的数量)，以让各个第一探针220通过探针卡的移动及/或晶圆的移动，而得以与对应行(column)的第一接触垫120形成接触，建立传导线路。以图6示例的阵列区域来说，第一探针220的数量为2个。
第一切换器组2201与第二切换器组2301内的各个切换器可被独立地控制为短路或开路。如图6所示，被控制为短路的第一切换器2201’，藉由与第一切换器2201’耦接的第一探针220，以及通过与该第一探针220相接触的第一接触垫120，可让对应的第一布局线121被选定(图式中以粗线绘示)。另一方面，被控制为短路的第二切换器2301’，可让对应的列(row)布局线232(或称第二布局线)被选定(图式中以粗线绘示)。这样，被选定的第一布局线121与列(row)布局线232可让一个晶粒110被中选而处在测试回路中，后续可对此晶粒110进行检测过程。通过对第一切换器组2201与第二切换器组2301内的切换器的短路状态(关闭)与开路状态(打开)的控制，即可快速地决定出被配置在测试回路中的晶粒110为何者。
接着请同时参阅图7及图8，图7为根据本发明一实施例的晶圆检测方法的流程图，图8为根据本发明一实施例的晶粒与晶圆上的部分布局线的配置示意图。图7是基于本发明前述实施例中描述的各种配置进行方法流程的整合式的描述。此处描述的方法可使一晶圆上的一阵列区域内的多个晶粒，被逐一配置在检测所需的测试回路之中。晶圆上具有多条第一布局线及对应地耦接各该第一布局线的多个第一接触垫。第一类型分类定义方式下的各该晶粒的第一电极点耦接对应的一条第一布局线。在第二类型分类定义方式下的这些晶粒，呈现出相互平行排列的各组(series)。该第一类型分类定义方式是指排列在同一行或排列在同一列的其一，该第二类型分类定义方式是指排列在同一行或排列在同一列的另一。
以图8来做为示例，第一类型分类定义方式被定义为同一行的排列方式，也因此，第二类型分类定义方式则被定义为同一列的排列方式。在同一行的排列方向上，各行的晶粒110的第一电极点111耦接对应的一条第一布局线121。在同一列的排列方向上，各列的晶粒110呈现出相互平行排列的各组(series)，位在同一列上的这些晶粒组成一组，因此，图8共显示出三组，即SS1～SS3。其中，位在同一列上的这些晶粒可以透过在晶圆上的额外布局线达到各列的晶粒110的第二电极点112之间的相耦接(如图1所示的实施例)，或是透过探针卡上的布局线与第二探针来达到各列的晶粒110的第二电极点112之间的相耦接(如图4所示的实施例)。
如图7所示，晶圆检测方法包含：准备步骤S100、初始路径建立步骤S200、初始路径切换步骤S300、第一切换器组的扫描步骤S400、及第二切换器组的扫描步骤S500。
准备步骤S100提供一探针卡，如前述实施例描述的探针卡200。
初始路径建立步骤S200使探针卡上的各该第一探针接触该等第一接触垫中对应的一个，以及使各该第二探针耦接对应的各该晶粒的一第二电极点。初始路径建立步骤S200中用来使探针接触目标的动作可通过下述三者的其一来完成：驱动承载晶圆的载台、驱动探针卡、及同时驱动载台与探针卡。
初始路径切换步骤S300使第一个待测晶粒被构建在该测试回路中。
第一切换器组的扫描步骤S400透过对第一切换器组的控制，对矩阵排列的晶粒进行选定。举例来说，选定一个行所对应到的各个晶粒(例如：图5中的第一行所对应的3个晶粒被选定)。
第二切换器组的扫描步骤S500包括切换步骤S510及判定步骤S520。在切换步骤S510中，透过对第二切换器组的控制，对矩阵排列的晶粒进行扫描式的逐一选定，每次的选定后即会对选定的晶粒执行检测过程，检测过程结束后进入下一个选定，以形成扫描式的切换。在判定步骤S520中，判定第一切换器组是否已完成所有的切换，亦即，判定第一切换器组内用来耦接晶粒的各个切换器是否均已被逐一执行过短路。在判定步骤S520中，判定结果若为否，则回到第一切换器组的扫描步骤S400以进行下一个切换器的控制；判定结果若为是，则完成了阵列区域内的各晶粒的检测。举例来说，第二切换器组的扫描步骤S500逐一选定每个列所对应到的各个晶粒(例如：图5中的第一列所对应的3个晶粒被选定)，与步骤S400中选定的行所交集的一个晶粒即为被配置在测试回路中的晶粒。这样，在第一切换器组选定第一行的情况下，由第二切换器组进行扫描式的控制，即可让第一行所对应的3个晶粒被逐一配置在用来执行检测过程的测试回路中。当一个晶粒被测试完成后，第二切换器组才进行切换动作。一旦选定行的各个晶粒皆被检测后，进入判定步骤S520，当第一切换器组尚未完成所有切换时，回到步骤S400，以让第一切换器组选定下一行；而当第一切换器组完成所有切换时，完成该阵列区域内的所有晶粒的检测。
进一步地，当阵列区域的设定未涵盖整个晶圆上的所有晶粒时，就需要在完成一个阵列区域内的所有晶粒的检测后，执行一阵列区域更换步骤(图未示)，以一个新的阵列区域再次执行前述步骤S200至步骤S520，以涵盖该晶圆上另一个区域的晶粒，直至该晶圆上的所有晶粒皆被检测完毕。
在矩阵形式的行/列控制手段中，另搭配的摄像装置可被控制其曝光时间，亦即，其曝光时间相当于在一个阵列区域内完成每个晶粒的扫描所需的时间。摄像装置取得的影像可呈现出阵列式的光点排列，且基于阵列式的扫瞄(具有坐标位置信息)，每个光点可匹配出其对应的晶粒，进而可取得每个晶粒各自的发光强度或其它与发光状态相关的参数，省去积分球的使用。
具有发光特性的晶粒的发光面可能与P极或N极配置在同一侧或相反侧。在同一侧的态样下，以图2的示例来说，探针卡200的中间部位可开设通孔来供摄像装置进行取像。
本发明在上文中公开了优选的实施例，然而熟习本领域的技术人员应理解的是，此处的实施例仅用于描述本发明，而不应解读为限制本发明的范围。应注意的是，所有与实施例等效的变化与置换，均应理解为涵盖于本发明的范畴内。因此，本发明的保护范围当以权利要求的保护范围为准。
附图标记
110         晶粒
111         第一电极点
112         第二电极点
120         第一接触垫
121         第一布局线
130         第二接触垫
131         第二布局线
200         探针卡
220         第一探针
2201        第一切换器组
2201’       短路的第一切换器
221         第一探针
222         行(column)布局线
230         第二探针
2301        第二切换器组
2301’       短路的第二切换器
231         第二探针
232         列(row)布局线
L1          第一路径
L2          第二路径
M1          矩阵
S100～S520  步骤
SS1～SS3    组

Claims (19)

1.一种晶圆检测设备，用于对一晶圆上的一阵列区域内的多个晶粒进行检测，该晶圆布局有多条第一布局线、多条第二布局线、对应地耦接各所述第一布局线的多个第一接触垫、及对应地耦接各所述第二布局线的多个第二接触垫，各所述第一布局线耦接排列在同一行的各所述晶粒的一第一电极点，各所述第二布局线耦接排列在同一列的各所述晶粒的一第二电极点，所述晶圆检测设备包含：
一探针卡，用于对被选定的所述晶粒提供一第一路径及一第二路径，所述第一路径、所述第二路径及被选定的所述晶粒构成一检测过程中的一测试回路，所述探针卡包括多个第一探针、多个第二探针、耦接所述第一探针的一第一切换器组、耦接所述第二探针的一第二切换器组，
其中，各所述第一探针被提供来在所述检测过程中接触所述第一接触垫中对应的一个，各所述第二探针被提供来在所述检测过程中接触所述第二接触垫中对应的一个，
其中，所述第一切换器组被控制为使所述第一探针的其中一个耦接所述第一路径，所述第二切换器组被控制为使所述第二探针的其中一个耦接所述第二路径，所述第一切换器组及所述第二切换器组使被选定的所述晶粒被配置在所述测试回路中。
2.如权利要求1所述的晶圆检测设备，其中，所述第一切换器组具有对应地耦接各所述第一探针的多个第一切换器，所述第二切换器组具有对应地耦接各所述第二探针的多个第二切换器，各所述第一切换器的一端耦接所述第一路径，各所述第一切换器的另一端基于被控制为打开或关闭以选择性耦接至对应的所述第一探针，各所述第二切换器的一端耦接所述第二路径，各所述第二切换器的另一端基于被控制为打开或关闭以选择性耦接至对应的所述第二探针。
3.如权利要求2所述的晶圆检测设备，其中，各所述第一切换器及各所述第二切换器为一继电器。
4.如权利要求1所述的晶圆检测设备，其中，所述第一探针的数量与所述第一布局线的数量相同，所述第二探针的数量与所述第二布局线的数量相同。
5.如权利要求1所述的晶圆检测设备，其中，所述第一接触垫及所述第二接触垫配置于该阵列区域的边缘，所述阵列区域配置为下述二者的其一：涵盖所述晶圆上的全部晶粒及涵盖所述晶圆上的部分晶粒。
6.如权利要求1所述的晶圆检测设备，其中，还包含用于对所述阵列区域取像的一摄像装置，所述摄像装置提供一曝光时间以对在所述检测过程中随着所述阵列区域内的所述晶粒被逐一配置在所述测试回路而呈现出的发光状态进行取像。
7.如权利要求6所述的晶圆检测设备，其中，所述曝光时间被配置为与在所述检测过程中使所述阵列区域内的所述晶粒被逐一配置在所述测试回路时所需的时间相同。
8.一种晶圆检测设备，用于对一晶圆上的一阵列区域内的多个晶粒进行检测，所述晶圆布局有多条第一布局线及对应地耦接各所述第一布局线的多个第一接触垫，各所述第一布局线耦接排列在一第一类型分类定义方式下的各该晶粒的一第一电极点，所述第一类型分类定义方式为排列在同一行或排列在同一列的其一，该晶圆检测设备包含：
一探针卡，用于对被选定的该晶粒提供一第一路径及一第二路径，所述第一路径、所述第二路径及被选定的该晶粒构成一检测过程中的一测试回路，所述探针卡包括多个第一探针、多个第二探针、耦接所述第一探针的一第一切换器组、一第二切换器组、耦接所述第二切换器组的多条第二布局线，各所述第二布局线对应地耦接排列在一第二类型分类定义方式下的各所述第二探针，该第二类型分类定义方式为排列在同一行或排列在同一列的另一，
其中，各所述第一探针被提供来在所述检测过程中接触所述第一接触垫中对应的一个，各所述第二探针被提供来在所述检测过程中接触所述晶粒中对应的一个晶粒的一第二电极点，
其中，所述第一切换器组被控制为使所述第一探针的其中一个耦接所述第一路径，所述第二切换器组被控制为使所述第二布局线的其中一个耦接所述第二路径，所述第一切换器组及所述第二切换器组使配置在所述测试回路中的所述晶粒被选定。
9.如权利要求8所述的晶圆检测设备，其中，所述第一切换器组具有对应地耦接各所述第一探针的多个第一切换器，所述第二切换器组具有对应地耦接各所述第二布局线的多个第二切换器，各所述第一切换器的一端耦接所述第一路径，各所述第一切换器的另一端基于被控制为打开或关闭以选择性耦接至对应的所述第一探针，各所述第二切换器的一端耦接所述第二路径，各所述第二切换器的另一端基于被控制为打开或关闭以选择性耦接至对应的所述第二布局线。
10.如权利要求9所述的晶圆检测设备，其中，各所述第一切换器及各所述第二切换器为一继电器。
11.如权利要求8所述的晶圆检测设备，其中，所述第一探针的数量与所述第一布局线的数量相同，所述第二探针的数量与所述阵列区域内的所述晶粒的数量相同。
12.如权利要求8所述的晶圆检测设备，其中，所述第一接触垫配置于所述阵列区域的边缘，所述阵列区域配置为下述二者的其一：涵盖所述晶圆上的全部晶粒及涵盖所述晶圆上的部分晶粒。
13.如权利要求8所述的晶圆检测设备，其中，还包含用于对所述阵列区域取像的一摄像装置，所述摄像装置提供一曝光时间以对在所述检测过程中随着所述阵列区域内的所述晶粒被逐一配置在所述测试回路而呈现出的发光状态进行取像。
14.如权利要求13所述的晶圆检测设备，其中，所述曝光时间被配置为与在所述检测过程中使所述阵列区域内的所述晶粒被逐一配置在所述测试回路时所需的时间相同。
15.一种晶圆检测方法，用于使一晶圆上的一阵列区域内的多个晶粒被逐一配置在检测所需的一测试回路之中，所述晶圆具有多条第一布局线及对应地耦接各所述第一布局线的多个第一接触垫，一第一类型分类定义方式下的各所述晶粒的一第一电极点耦接对应的一条所述第一布局线，所述晶粒在一第二类型分类定义方式下呈现相互平行排列的各组(series)，所述晶圆检测方法包含：
一准备步骤，提供一探针卡，所述探针卡具有多个第一探针、多个第二探针、耦接在所述第一探针与一第一路径之间的一第一切换器组及耦接在所述第二探针与一第二路径之间的一第二切换器组；
一初始路径建立步骤，使各所述第一探针接触所述第一接触垫中对应的一个，以及使各所述第二探针耦接对应的各所述晶粒的一第二电极点；
一初始路径切换步骤，通过对所述第一切换器组的控制使所述第一布局线的其一被选定为耦接至所述第一路径，以及通过对所述第二切换器组的控制使所述组的其一被选定为耦接至所述第二路径，被同时耦接至所述第一路径及所述第二路径的晶粒被构建为配置在所述测试回路中，其中所述第一类型分类定义方式为排列在同一行或排列在同一列的其一，所述第二类型分类定义方式为排列在同一行或排列在同一列的另一；
一第一切换器组的扫描步骤，通过对所述第一切换器组的控制使所述第一布局线被单一地逐个切换为耦接至所述第一路径，以使对应的晶粒被单一地逐个配置在所述测试回路中以供检测的进行，直至所述第一布局线皆耦接过所述第一路径后进入下一步骤；及
一第二切换器组的扫描步骤，通过对所述第二切换器组的控制使所述组的下一组所对应的各个晶粒被切换为耦接至所述第二路径，并回到所述第一切换器组的扫描步骤，直至所述各组对应的各个晶粒皆耦接过所述第二路径后，完成所述阵列区域内的所述晶粒的检测。
16.如权利要求15所述的晶圆检测方法，其中，所述晶圆具有多条第二布局线及对应地耦接各所述第二布局线的多个第二接触垫，各组所属的各所述晶粒的所述第二电极点耦接同一条的所述第二布局线，其中于所述初始路径建立步骤中，通过各所述第二探针接触所述第二接触垫中对应的一个，以使各所述第二探针耦接对应的各所述晶粒的该第二电极点。
17.如权利要求15所述的晶圆检测方法，其中，所述第一切换器组耦接在所述第一探针及所述第一路径之间，以及所述探针卡具有耦接所述第二切换器组的多条第二布局线，所述第二切换器组耦接于各所述第二布局线与所述第二路径之间，其中于所述初始路径建立步骤中，一条所述第二布局线所耦接的这些第二探针用来一对一地接触排列在同一组(series)内的各所述晶粒的所述第二电极点。
18.如权利要求15-17之一所述的晶圆检测方法，其中，在所述第二切换器组的扫描步骤中还包含：一阵列区域更换步骤，使所述阵列区域移动至涵盖所述晶圆上的其它尚未被检测的区域，以及依次回到所述初始路径建立步骤、所述初始路径切换步骤、所述第一切换器组的扫描步骤及所述第二切换器组的扫描步骤，以使新的阵列区域内的各晶粒被逐一配置在检测所需的所述测试回路之中，直至所述晶圆上的所有晶粒皆被检测完毕。
19.如权利要求15-17之一所述的晶圆检测方法，其中，在一个阵列区域的检测程序中，于所述第一切换器组的扫描步骤的开始至所述第二切换器组的扫描步骤结束的同一时间段内，同时对所述阵列区域进行一长时间取像，以取得同时记录有所述阵列区域内的各个晶粒的发光程度的影像资料。
CN202211031091.6A 2021-10-01 2022-08-26 晶圆检测方法与检测设备 Pending CN115932518A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US202163251245P 2021-10-01 2021-10-01
US63/251,245 2021-10-01

Publications (1)

Publication Number Publication Date
CN115932518A true CN115932518A (zh) 2023-04-07

Family

ID=85774388

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202211031091.6A Pending CN115932518A (zh) 2021-10-01 2022-08-26 晶圆检测方法与检测设备
CN202211206315.2A Pending CN115932520A (zh) 2021-10-01 2022-09-30 晶圆检测方法与检测设备

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202211206315.2A Pending CN115932520A (zh) 2021-10-01 2022-09-30 晶圆检测方法与检测设备

Country Status (3)

Country Link
US (2) US11841381B2 (zh)
CN (2) CN115932518A (zh)
TW (1) TWI827290B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117538984A (zh) * 2024-01-09 2024-02-09 赛丽科技(苏州)有限公司 集成光子芯片、阵列及其测试方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6246250B1 (en) * 1998-05-11 2001-06-12 Micron Technology, Inc. Probe card having on-board multiplex circuitry for expanding tester resources
US7220990B2 (en) * 2003-08-25 2007-05-22 Tau-Metrix, Inc. Technique for evaluating a fabrication of a die and wafer
US7292044B2 (en) * 2004-11-19 2007-11-06 Analog Devices, Inc. Integrating time measurement circuit for a channel of a test card
CN101273454B (zh) * 2005-09-27 2010-06-23 Nxp股份有限公司 划线通道中具有用于管芯测试的元件的晶片
WO2009048618A1 (en) * 2007-10-11 2009-04-16 Veraconnex, Llc Probe card test apparatus and method
US7924035B2 (en) * 2008-07-15 2011-04-12 Formfactor, Inc. Probe card assembly for electronic device testing with DC test resource sharing
TWI560456B (en) * 2009-03-20 2016-12-01 Bravechips Microelectronics Method of parallel ic test and wafer containing same function dies under test and ic chips containing same function blocks under test
US8704527B2 (en) * 2009-06-02 2014-04-22 Advantest Corporation Comparison judgment circuit
US8400176B2 (en) * 2009-08-18 2013-03-19 Formfactor, Inc. Wafer level contactor
TWI439711B (zh) * 2011-10-03 2014-06-01 Star Techn Inc 切換矩陣器及其半導體元件特性之測試系統
TW201337287A (zh) * 2012-03-01 2013-09-16 Mpi Corp 探針針壓設定方法以及應用該方法之點測方法與系統
US10281518B2 (en) * 2014-02-25 2019-05-07 Formfactor Beaverton, Inc. Systems and methods for on-wafer dynamic testing of electronic devices
JP6450223B2 (ja) * 2015-03-06 2019-01-09 エイブリック株式会社 センサ装置及びその検査方法
US11018681B1 (en) * 2020-03-18 2021-05-25 Analog Devices International Unlimited Company Digital-to-analog converter waveform generator

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117538984A (zh) * 2024-01-09 2024-02-09 赛丽科技(苏州)有限公司 集成光子芯片、阵列及其测试方法

Also Published As

Publication number Publication date
US20230105061A1 (en) 2023-04-06
US20230105201A1 (en) 2023-04-06
TWI827290B (zh) 2023-12-21
TW202316123A (zh) 2023-04-16
US11841381B2 (en) 2023-12-12
TW202316120A (zh) 2023-04-16
CN115932520A (zh) 2023-04-07

Similar Documents

Publication Publication Date Title
US7834647B2 (en) Alignment features in a probing device
US6118894A (en) Integrated circuit probe card inspection system
US5736850A (en) Configurable probe card for automatic test equipment
US7486309B2 (en) Digital camera module test system
US6088474A (en) Inspection system for micromechanical devices
CN102680876A (zh) 半导体器件测试***和方法
CN115932518A (zh) 晶圆检测方法与检测设备
US20100244879A1 (en) Apparatus for mass die testing
US20130200914A1 (en) Methods and Systems for Cleaning Needles of a Probe Card
US20100210122A1 (en) Electrical connecting apparatus
US6549649B1 (en) Apparatus and method for projecting an alignment image
TWI847231B (zh) 晶圓檢測方法與檢測設備
CN110044914B (zh) 半导体元件影像测试装置
JP2007115836A (ja) 半導体デバイスの検査方法及び検査装置並びに検査システム
US20040240724A1 (en) Tester and testing method
KR20090079594A (ko) 발광 다이오드의 특성을 검사하는 장치
CN116223518A (zh) Micro-LED显示面板像素检测方法和检测装置
JPH04166711A (ja) 表面性状観測装置
JP4286872B2 (ja) 受光手段を備える半導体装置、該半導体装置の検査方法及び半導体装置検査装置
US20040243345A1 (en) Tester and testing method
US7518391B2 (en) Probe card and a method for detecting defects using a probe card and an additional inspection
US20040234121A1 (en) Circuit wiring inspetion instrument and circuit wiring inspecting method
CN218122175U (zh) 一种晶圆多合一测试设备
KR100420241B1 (ko) 이미지 센서용 반도체 칩 테스트 방법 및 그 장치
JP2001291749A (ja) プローブカード及びそれを用いたチップ領域ソート方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination