CN115907023A - 待执行量子程序目标映射的确定方法、装置及量子计算机 - Google Patents
待执行量子程序目标映射的确定方法、装置及量子计算机 Download PDFInfo
- Publication number
- CN115907023A CN115907023A CN202110941255.8A CN202110941255A CN115907023A CN 115907023 A CN115907023 A CN 115907023A CN 202110941255 A CN202110941255 A CN 202110941255A CN 115907023 A CN115907023 A CN 115907023A
- Authority
- CN
- China
- Prior art keywords
- quantum
- mapping
- executed
- logic gate
- program
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000013507 mapping Methods 0.000 title claims abstract description 253
- 238000000034 method Methods 0.000 title claims abstract description 60
- 238000004590 computer program Methods 0.000 claims description 15
- 239000002096 quantum dot Substances 0.000 description 17
- 230000008569 process Effects 0.000 description 15
- 238000010586 diagram Methods 0.000 description 14
- 238000004422 calculation algorithm Methods 0.000 description 7
- 230000005540 biological transmission Effects 0.000 description 6
- 238000005259 measurement Methods 0.000 description 6
- 238000006243 chemical reaction Methods 0.000 description 4
- 238000005457 optimization Methods 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 238000004088 simulation Methods 0.000 description 3
- 238000013459 approach Methods 0.000 description 2
- 230000002457 bidirectional effect Effects 0.000 description 2
- 238000004364 calculation method Methods 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 238000011156 evaluation Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000003780 insertion Methods 0.000 description 2
- 230000037431 insertion Effects 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 125000002015 acyclic group Chemical group 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000001427 coherent effect Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005562 fading Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000002243 precursor Substances 0.000 description 1
- 230000005610 quantum mechanics Effects 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
- 238000005303 weighing Methods 0.000 description 1
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Logic Circuits (AREA)
Abstract
本发明公开了一种待执行量子程序目标映射的确定方法、装置及量子计算机，方法包括：获取待执行量子程序的有向无环图以及逻辑比特与物理比特的初始映射关系，根据待执行量子程序的有向无环图，确定待执行量子程序的待映射逻辑门集合的执行顺序，根据执行顺序和初始映射关系，分别确定待映射逻辑门集合中每个逻辑门映射到量子芯片拓扑结构的成本，根据每个逻辑门映射到量子芯片拓扑结构的成本，调整待执行量子程序的目标映射，以使目标映射的成本最低，解决因单个物理比特因素对整个量子线路产生影响的问题，并且可以确定量子芯片拓扑结构的最优映射线路，使得整个量子芯片的资源利用最大化。
Description
技术领域
本发明属于量子计算技术领域，特别是一种待执行量子程序目标映射的确定方法、装置及量子计算机。
背景技术
量子计算机是一类遵循量子力学规律进行高速数学和逻辑运算、存储及处理量子信息的物理装置。当某个装置处理和计算的是量子信息，运行的是量子算法时，它就是量子计算机。量子计算机因其具有相对普通计算机更高效的处理数学问题的能力，例如，能将破解RSA密钥的时间从数百年加速到数小时，故成为一种正在研究中的关键技术。
在嘈杂中型量子计算(Noisy Intermediate-Scale Quantum)阶段，对于同一块物理芯片上的多个物理比特，其各个物理比特的状态是不稳定的，例如两比特量子逻辑门操作噪声、测量噪声以及物理比特的退相干时间等因素，均会对物理比特的有效利用造成干扰，从而对整个量子线路的运行结果产生未知影响。
例如，由于各个物理比特的退相干时间不同，若是因为某个物理比特退相干时间短而限制了整个量子芯片可运行的量子线路深度，必然导致其他物理比特资源的浪费。因此如何确定待执行量子程序的最优映射线路，从而减少单个物理比特对整个量子线路的影响，并且使得整个量子芯片的资源利用最大化是一个亟需解决的问题。
发明内容
本发明的目的是提供一种待执行量子程序目标映射的确定方法、装置及量子计算机，以解决现有技术中的不足，它能够解决因单个物理比特因素对整个量子线路产生影响的问题，并且可以确定量子芯片拓扑结构的最优映射线路，使得整个量子芯片的资源利用最大化。
本申请的一个实施例提供了一种待执行量子程序目标映射的确定方法，所述方法包括：
获取待执行量子程序的有向无环图以及逻辑比特与物理比特的初始映射关系；
根据所述待执行量子程序的有向无环图，确定所述待执行量子程序的待映射逻辑门集合的执行顺序；
根据所述执行顺序和所述初始映射关系，分别确定所述待映射逻辑门集合中每个逻辑门映射到量子芯片拓扑结构的成本；
根据所述每个逻辑门映射到量子芯片拓扑结构的成本，调整待执行量子程序的目标映射，以使所述目标映射的成本最低。
可选的，所述获取待执行量子程序的有向无环图，包括：
获取待执行量子程序中的节点；
根据所述节点操作的量子比特，确定所述节点之间的关联关系；
根据所述节点及节点之间的关联关系，生成与所述待执行量子程序对应的有向无环图，其中，所述有向无环图中的顶点表征节点，所述有向无环图中的边表征节点之间的关联关系，所述边的方向表征该边相连的顶点对应的节点被执行的时序关系。
可选的，所述待映射逻辑门集合包括：
第一规则逻辑门集合，其中，所述第一规则逻辑门集合包括：单比特量子逻辑门和逻辑比特相邻的两比特量子逻辑门；
第二规则逻辑门集合，其中，所述第二规则逻辑门集合包括：逻辑比特不相邻的两比特量子逻辑门。
可选的，所述确定所述待执行量子程序的待映射逻辑门集合的执行顺序，包括：
根据所述待执行量子程序的有向无环图，将所述有向无环图中入度为零的节点的第一规则逻辑门集合的执行顺序，设为第一优先级，将所述有向无环图中入度为零的节点的第二规则逻辑门集合的执行顺序，设为第二优先级；
删除执行顺序划分完成的第一规则逻辑门集合，继续执行所述将所述有向无环图中入度为零的节点的第一规则逻辑门集合的执行顺序，设为第一优先级，将所述有向无环图中入度为零的节点的第二规则逻辑门集合的执行顺序，设为第二优先级的步骤，直至所述待映射逻辑门集合的执行顺序划分完成。
可选的，所述分别确定所述待映射逻辑门集合中每个逻辑门映射到量子芯片拓扑结构的成本，包括：
根据所述执行顺序和所述初始映射关系，分别获取每个逻辑门映射到量子芯片拓扑结构的映射方案；
构建评估所述映射方案的成本公式并计算映射方案的成本。
可选的，所述根据所述每个逻辑门映射到量子芯片拓扑结构的成本，调整待执行量子程序的目标映射，以使所述目标映射的成本最低，包括：
根据所述量子芯片拓扑结构、初始映射关系，依所述执行顺序正向遍历并计算每一逻辑门映射到所述量子芯片拓扑结构的成本，动态调整所述待执行量子程序的映射关系，直至依所述执行顺序正向遍历完成，得到目标正向映射关系；
根据所述目标正向映射关系，依所述执行顺序逆向遍历并计算每一逻辑门映射到所述量子芯片拓扑结构的成本，动态调整所述待执行量子程序的映射关系，直至依所述执行顺序逆向遍历完成，得到目标逆向映射关系；
继续进行正向逆向交替迭代映射，重复动态调整所述待执行量子程序的映射关系的步骤，以使所述目标映射的成本最低。
可选的，所述评估所述映射方案的成本表达式为：
其中，T2为量子芯片比特的退相干时间，Gswap为映射待映射逻辑门集合中所有逻辑门所需要引入的swap逻辑门个数，fdouble为两比特量子逻辑门保真度，fmeasure为测量保真度，a1、a2、a3、a4为成本表达式的预设权重系数。
本申请的一个实施例提供了一种待执行量子程序目标映射的确定装置，所述装置包括：
获取模块，用于获取待执行量子程序的有向无环图以及逻辑比特与物理比特的初始映射关系；
第一确定模块，用于根据所述待执行量子程序的有向无环图，确定所述待执行量子程序的待映射逻辑门集合的执行顺序；
第二确定模块，用于根据所述执行顺序和所述初始映射关系，分别确定所述待映射逻辑门集合中每个逻辑门映射到量子芯片拓扑结构的成本；
调整模块，用于根据所述每个逻辑门映射到量子芯片拓扑结构的成本，调整待执行量子程序的目标映射，以使所述目标映射的成本最低。
可选的，所述获取模块，包括：
获取单元，用于获取待执行量子程序中的节点；
确定单元，用于根据所述节点操作的量子比特，确定所述节点之间的关联关系；
生成单元，用于根据所述节点及节点之间的关联关系，生成与所述待执行量子程序对应的有向无环图，其中，所述有向无环图中的顶点表征节点，所述有向无环图中的边表征节点之间的关联关系，所述边的方向表征该边相连的顶点对应的节点被执行的时序关系。
可选的，所述第一确定模块，包括：
划分单元，用于根据所述待执行量子程序的有向无环图，将所述有向无环图中入度为零的节点的第一规则逻辑门集合的执行顺序，设为第一优先级，将所述有向无环图中入度为零的节点的第二规则逻辑门集合的执行顺序，设为第二优先级；
迭代单元，用于删除执行顺序划分完成的第一规则逻辑门集合，继续执行所述将所述有向无环图中入度为零的节点的第一规则逻辑门集合的执行顺序，设为第一优先级，将所述有向无环图中入度为零的节点的第二规则逻辑门集合的执行顺序，设为第二优先级的步骤，直至所述待映射逻辑门集合的执行顺序划分完成。
可选的，所述第二确定模块，包括：
映射单元，用于根据所述执行顺序和所述初始映射关系，分别获取每个逻辑门映射到量子芯片拓扑结构的映射方案；
评估单元，用于构建评估所述映射方案的成本公式并计算映射方案的成本。
可选的，所述调整模块，包括：
正向遍历单元，用于根据所述量子芯片拓扑结构、初始映射关系，依所述执行顺序正向遍历并计算每一逻辑门映射到所述量子芯片拓扑结构的成本，动态调整所述待执行量子程序的映射关系，直至依所述执行顺序正向遍历完成，得到目标正向映射关系；
反向遍历单元，用于根据所述目标正向映射关系，依所述执行顺序逆向遍历并计算每一逻辑门映射到所述量子芯片拓扑结构的成本，动态调整所述待执行量子程序的映射关系，直至依所述执行顺序逆向遍历完成，得到目标逆向映射关系；
调整单元，用于继续进行正向逆向交替迭代映射，重复动态调整所述待执行量子程序的映射关系的步骤，以使所述目标映射的成本最低。
本申请的又一实施例提供了一种存储介质，所述存储介质中存储有计算机程序，其中，所述计算机程序被设置为运行时执行上述任一项中所述的方法。
本申请的又一实施例提供了一种电子装置，包括存储器和处理器，所述存储器中存储有计算机程序，所述处理器被设置为运行所述计算机程序以执行上述任一项中所述的方法。
本申请的又一实施例提供了一种量子计算机操作***，所述量子计算机操作***根据上述任一项中所述方法实现待执行量子程序目标映射的确定。
本申请的又一实施例提供了一种量子计算机，所述量子计算机包括所述的量子计算机操作***。
与现有技术相比，本申请首先获取待执行量子程序的有向无环图以及逻辑比特与物理比特的初始映射关系，根据待执行量子程序的有向无环图，确定待执行量子程序的待映射逻辑门集合的执行顺序，根据执行顺序和初始映射关系，分别确定待映射逻辑门集合中每个逻辑门映射到量子芯片拓扑结构的成本，根据每个逻辑门映射到量子芯片拓扑结构的成本，调整待执行量子程序的目标映射，以使目标映射的成本最低，解决因单个物理比特因素对整个量子线路产生影响的问题，并且可以确定量子芯片拓扑结构的最优映射线路，使得整个量子芯片的资源利用最大化。
附图说明
图1为本发明实施例提供的一种待执行量子程序目标映射的确定方法的计算机终端的硬件结构框图；
图2为本发明实施例提供的一种待执行量子程序目标映射的确定方法的流程示意图；
图3为本发明实施例提供的一种量子芯片物理比特的拓扑结构示意图；
图4为本发明实施例提供的一种待执行量子线路示意图；
图5为本发明实施例提供的一种待执行量子线路对应有向无环图的示意图；
图6为本发明实施例提供的另一种待执行量子线路示意图；
图7为本发明实施例提供的一种待执行量子程序目标映射确定装置的结构示意图。
具体实施方式
下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能解释为对本发明的限制。
本发明实施例首先提供了一种待执行量子程序目标映射的确定方法，该方法可以应用于电子设备，如计算机终端，具体如普通电脑、量子计算机等。
下面以运行在计算机终端上为例对其进行详细说明。图1为本发明实施例提供的一种待执行量子程序目标映射的确定方法的计算机终端的硬件结构框图。如图1所示，计算机终端可以包括一个或多个(图1中仅示出一个)处理器102(处理器102可以包括但不限于微处理器MCU或可编程逻辑器件FPGA等的处理装置)和用于存储数据的存储器104，可选地，上述计算机终端还可以包括用于通信功能的传输装置106以及输入输出设备108。本领域普通技术人员可以理解，图1所示的结构仅为示意，其并不对上述计算机终端的结构造成限定。例如，计算机终端还可包括比图1中所示更多或者更少的组件，或者具有与图1所示不同的配置。
存储器104可用于存储应用软件的软件程序以及模块，如本申请实施例中的实现一种待执行量子程序目标映射的确定方法对应的程序指令/模块，处理器102通过运行存储在存储器104内的软件程序以及模块，从而执行各种功能应用以及数据处理，即实现上述的方法。存储器104可包括高速随机存储器，还可包括非易失性存储器，如一个或者多个磁性存储装置、闪存、或者其他非易失性固态存储器。在一些实例中，存储器104可进一步包括相对于处理器102远程设置的存储器，这些远程存储器可以通过网络连接至计算机终端。上述网络的实例包括但不限于互联网、企业内部网、局域网、移动通信网及其组合。
传输装置106用于经由一个网络接收或者发送数据。上述的网络具体实例可包括计算机终端的通信供应商提供的无线网络。在一个实例中，传输装置106包括一个网络适配器(Network Interface Controller，NIC)，其可通过基站与其他网络设备相连从而可与互联网进行通讯。在一个实例中，传输装置106可以为射频(Radio Frequency，RF)模块，其用于通过无线方式与互联网进行通讯。
需要说明的是，真正的量子计算机是混合结构的，它包含两大部分：一部分是经典计算机，负责执行经典计算与控制；另一部分是量子设备，负责运行量子程序进而实现量子计算。而量子程序是由量子语言如QRunes语言编写的一串能够在量子计算机上运行的指令序列，实现了对量子逻辑门操作的支持，并最终实现量子计算。具体的说，量子程序就是一系列按照一定时序操作量子逻辑门的指令序列。
在实际应用中，因受限于量子设备硬件的发展，通常需要进行量子计算模拟以验证量子算法、量子应用等等。量子计算模拟即借助普通计算机的资源搭建的虚拟架构(即量子虚拟机)实现特定问题对应的量子程序的模拟运行的过程。通常，需要构建特定问题对应的量子程序。本发明实施例所指量子程序，即是经典语言编写的表征量子比特及其演化的程序，其中与量子计算相关的量子比特、量子逻辑门等等均有相应的经典代码表示。
量子线路作为量子程序的一种体现方式，也称量子逻辑电路，是最常用的通用量子计算模型，表示在抽象概念下对于量子比特进行操作的线路，其组成包括量子比特、线路(时间线)，以及各种量子逻辑门，最后常需要通过量子测量操作将结果读取出来。
不同于传统电路是用金属线所连接以传递电压信号或电流信号，在量子线路中，线路可看成是由时间所连接，亦即量子比特的状态随着时间自然演化，在这过程中按照哈密顿运算符的指示，一直到遇上逻辑门而***作。
一个量子程序整体上对应有一条总的量子线路，本发明所述量子程序即指该条总的量子线路，其中，该总的量子线路中的量子比特总数与量子程序的量子比特总数相同。可以理解为：一个量子程序可以由量子线路、针对量子线路中量子比特的测量操作、保存测量结果的寄存器及控制流节点(跳转指令)组成，一条量子线路可以包含几十上百个甚至千上万个量子逻辑门操作。量子程序的执行过程，就是对所有的量子逻辑门按照一定时序执行的过程。需要说明的是，时序即单个量子逻辑门被执行的时间顺序。
需要说明的是，经典计算中，最基本的单元是比特，而最基本的控制模式是逻辑门，可以通过逻辑门的组合来达到控制电路的目的。类似地，处理量子比特的方式就是量子逻辑门。使用量子逻辑门，能够使量子态发生演化，量子逻辑门是构成量子线路的基础，量子逻辑门包括单比特量子逻辑门，如Hadamard门(H门，哈德玛门)、泡利-X门(X门)、泡利-Y门(Y门)、泡利-Z门(Z门)、RX门、RY门、RZ门等等；多比特量子逻辑门，如CNOT门、CR门、iSWAP门、Toffoli门等等。量子逻辑门一般使用酉矩阵表示，而酉矩阵不仅是矩阵形式，也是一种操作和变换。一般量子逻辑门在量子态上的作用是通过酉矩阵左乘以量子态右矢对应的矩阵进行计算的。
量子态，即量子比特的逻辑状态，在量子算法(或称量子程序)中用二进制表示，例如，一组量子比特为q0、q1、q2，表示第0位、第1位、第2位量子比特，从高位到低位排序为q2q1q0，该组量子比特对应的量子态是该组量子比特对应的本征态的叠加，该组量子比特对应的本征态共有2的量子比特总数次方个，即8个本征态(确定的状态)：|000>、|001>、|010>、|011>、|100>、|101>、|110>、|111>，每个本征态的位与量子比特对应一致，如|000>态，000从高位到低位对应q2q1q0，|>为狄拉克符号。
以单个量子比特说明，单个量子比特的逻辑状态
可能处于|0>态、|1>态、|0>态和|1>态的叠加态(不确定状态)，具体可以表示为
，其中，c和d为表示量子态振幅(概率幅)的复数,振幅的平方c2和d2分别表示|0>态、|1>态的概率，|c|2+|d|2＝1。简言之，量子态是各本征态组成的叠加态，当其它本征态的概率为0时，即处于唯一确定的本征态。
参见图2，图2为本发明实施例提供的一种待执行量子程序目标映射的确定方法的流程示意图。
本实施例提供一种待执行量子程序目标映射的确定方法的一实施例，所述确定待执行量子程序目标映射的方法包括：
S201：获取待执行量子程序的有向无环图以及逻辑比特与物理比特的初始映射关系。
具体的，待执行量子程序主要由几十上百个甚至千上万个量子逻辑门组成。量子程序的执行过程，就是对所有的量子逻辑门按照一定时序执行的过程，需要说明的是，时序即单个量子逻辑门被执行的时间顺序。
为了便于区分，一般将量子芯片中的量子比特结构称为物理比特，量子线路中操作的对象比特称为逻辑比特。逻辑比特与物理比特的初始映射关系，指逻辑比特与物理比特之间比特相互“对应”的关系。
示例性的，参见图3，图3为本发明实施例提供的一种量子芯片物理比特的拓扑结构示意图,该量子芯片中包括8个物理比特，分别为Q[0]、Q[1]、Q[2]、Q[3]、Q[4]、Q[5]、Q[6]、Q[7]，这8个物理比特可通过电容耦合，且只有相邻的物理比特之间才具有耦合关系。其中，Q[0]与Q[1]及Q[4]连接，Q[5]与Q[1]、Q[4]及Q[6]连接，Q[2]与Q[1]、Q[6]及Q[3]连接，Q[7]与Q[3]及Q[6]连接。
示例性的，针对一段量子程序CNOT(q[0]，q[1])<<CNOT(q[2]，q[4])<<CNOT(q[2]，q[3])<<CNOT(q[0]，q[2])<<CNOT(q[2]，q[4])<<CNOT(q[1]，q[4])<<CNOT(q[0]，q[1])，其操作的逻辑比特分别为q[0]、q[1]、q[2]，q[3]、q[4]，则逻辑比特与物理比特的初始映射关系可设置为q[0]对应Q[0]、q[1]对应Q[1]、q[2]对应Q[2]，q[3]对应Q[3]、q[4]对应Q[4]等多种初始映射关系。
有向无环图(DAG图)是有向图的一种，字面意思的理解就是图中没有环，是一个无回路的有向图，如果有一个非有向无环图，从A点出发向B经过C可以回到A点，则形成一个环。若将从C点到A点的方向改为从A点到C点则变成有向无环图，其常被用来表示事件间的驱动依赖关系、任务之间的调度等。
获取待执行量子程序的有向无环图，具体包括如下步骤：
S2011：获取待执行量子程序中的节点。
具体的，量子程序可以理解为一个操作序列，其中主要包含量子逻辑门、测量操作(Measure)等。所谓量子程序中的节点，是指在整个程序的相对位置的一特定结构的数据，可以是量子逻辑门、测量操作(Measure)等，本申请中主要考虑量子逻辑门节点。
具体的，可以通过遍历量子程序的节点，得到量子程序中量子逻辑门节点。
示例性的，参见图4，图4为本发明实施例提供的一种待执行量子线路示意图，可以理解的是，一段量子程序整体上对应有一条总的量子线路，本发明实施例所述待执行量子程序即指该条总的量子线路。其中，待执行量子程序为CNOT(q[0]，q[1])<<CNOT(q[2]，q[4])<<CNOT(q[2]，q[3])<<CNOT(q[0]，q[2])<<CNOT(q[2]，q[4])<<CNOT(q[1]，q[4])<<CNOT(q[0]，q[1])，则从CNOT(q[0]，q[1])开始遍历，获取待执行量子程序中的节点1至节点7分别为CNOT(q[0]，q[1])、CNOT(q[2]，q[4])、CNOT(q[2]，q[3])、CNOT(q[0]，q[2])、CNOT(q[2]，q[4])、CNOT(q[1]，q[4])、CNOT(q[0]，q[1])。
S2012：根据所述节点操作的量子比特，确定所述节点之间的关联关系。
具体的，针对每一所述量子操作节点，从该节点操作的量子比特依序执行的所有量子操作节点中，确定该节点的下一节点，得到该节点与下一节点之间的相邻关系。
具体的，在遍历量子线路的节点过程中，记录当前遍历到的节点操作的量子比特序号和唯一标识符，以更新遍历过程中每个比特对应的最后一个节点。并且记录每个比特对应的最后一个节点及当前遍历到的节点的信息和最后一个节点与当前遍历到的节点之间的相邻关系。其中，量子比特对应的最后一个节点是指当前遍历到的量子逻辑门节点的前驱节点。
需要说明的是，量子逻辑门的唯一标识符按照量子逻辑门的执行时序进行标记。
示例性的，如图4所示的一种待执行量子线路示意图，首先，按照节点操作的量子比特依序遍历量子程序的节点。从量子线路的第一层开始，遍历CNOT(q[0]，q[1])，CNOT门操作的量子比特序号为0和1，其唯一标识符为“1”；CNOT(q[2]，q[4])，CNOT门操作的量子比特序号为2和4，其唯一标识符为“2”且当前第一层CNOT门均没有前驱节点。
当遍历至量子线路第二层的起始，即遍历至节点CNOT(q[2]，q[3])时，CNOT门操作的量子比特序号为2和3，唯一标识符为3，此时CNOT(q[2]，q[3])的前驱节点为CNOT(q[2]，q[4])，记录比特之间的相邻关系，以唯一标识符的形式记录，可记为{2,3}，表示节点2和节点3相邻。然后，依序遍历到第三层的CNOT(q[0]，q[2])、第四层的CNOT(q[2]，q[4])、第五层的CNOT(q[1]，q[4])、第六层的CNOT(q[0]，q[1])，获取每一层节点操作的量子比特，确定节点之间的关联关系，处理流程同理，在此不再赘述。
S2013：根据所述节点及节点之间的关联关系，生成与所述待执行量子程序对应的有向无环图，其中，所述有向无环图中的顶点表征节点，所述有向无环图中的边表征节点之间的关联关系，所述边的方向表征该边相连的顶点对应的节点被执行的时序关系。
参见图5，图5为本发明实施例提供的一种待执行量子线路对应有向无环图的示意图。具体的，通过构建与量子操作节点对应的顶点并构建具有相邻关系的节点对应的顶点之间的边，其中，边的方向由具有相邻关系的节点中的前一节点对应的顶点指向下一节点对应的顶点，再根据节点及节点之间的关联关系，生成与待执行量子程序对应的有向无环图。
S202：根据所述待执行量子程序的有向无环图，确定所述待执行量子程序的待映射逻辑门集合的执行顺序。
需要说明的是，所述待映射逻辑门集合包括第一规则逻辑门集合，其中，所述第一规则逻辑门集合包括：单比特量子逻辑门和逻辑比特相邻的两比特量子逻辑门；第二规则逻辑门集合，其中，所述第二规则逻辑门集合包括：逻辑比特不相邻的两比特量子逻辑门。
具体的，可利用两比特量子逻辑门操作对应的两个量子比特之间的距离来判断两比特量子逻辑门的比特是否相邻，其中，两个量子比特之间的距离可通过两个量子比特之间间隔的量子比特的数量来表示。如图3所示，量子比特Q[0]与Q[1]之间间隔有0个量子比特，则其距离可表示为0；量子比特Q[1]与Q[3]之间间隔有1个量子比特，则其距离可表示为1；量子比特Q[0]与Q[3]之间间隔有2个量子比特，则其距离可表示为2。因此，通过确定两个量子比特之间的距离是否为0，则可判断两比特量子逻辑门的比特是否相邻。
所述确定所述待执行量子程序的待映射逻辑门集合的执行顺序，包括：
根据所述待执行量子程序的有向无环图，将所述有向无环图中入度为零的节点的第一规则逻辑门集合的执行顺序，设为第一优先级，将所述有向无环图中入度为零的节点的第二规则逻辑门集合的执行顺序，设为第二优先级。
需要说明的是，待执行量子程序可包括单比特量子逻辑门、两比特量子逻辑门和多比特量子逻辑门，但在确定待执行量子程序的待映射逻辑门集合的执行顺序之前，首先需要将多比特量子逻辑门转化成单比特量子逻辑门和两比特量子逻辑门的组合。由于单比特量子逻辑门可直接将逻辑比特映射到物理比特，因此可将转化后得到的单比特量子逻辑门和转化前待执行量子程序中本身存在的单量子逻辑门删除(或优先执行)，再基于转化后得到的两比特量子逻辑门和转化前待执行量子程序中本身存在的两比特量子逻辑门构建待执行量子程序的有向无环图。在这里为了方便说明，仅以包含两比特量子逻辑门的有向无环图举例。
示例性的，参见图5，图5为本发明实施例提供的待执行量子线路对应有向无环图的示意图，根据如图5所示的有向无环图，入度为零的节点分别为CNOT(q[0]，q[1])和CNOT(q[2]，q[4])，其中CNOT(q[0]，q[1])操作的逻辑比特相邻，为第一规则逻辑门，因此将其执行顺序设为第一优先级；其中CNOT(q[2]，q[4])操作的逻辑比特不相邻，为第二规则逻辑门，因此将其执行顺序设为第二优先级。
删除执行顺序划分完成的第一规则逻辑门集合，继续执行所述将所述有向无环图中入度为零的节点的第一规则逻辑门集合的执行顺序，设为第一优先级，将所述有向无环图中入度为零的节点的第二规则逻辑门集合的执行顺序，设为第二优先级的步骤，直至所述待映射逻辑门集合的执行顺序划分完成。
具体的，接上述示例，由于第一规则逻辑门集合在运行过程中并不影响整个量子线路的资源利用率，可以直接执行，因此在划分执行顺序的过程中，可删除执行顺序划分完成的第一规则逻辑门集合，即删除CNOT(q[0]，q[1])，继续执行将有向无环图中入度为零的节点的第一规则逻辑门集合的执行顺序，设为第一优先级，将有向无环图中入度为零的节点的第二规则逻辑门集合的执行顺序，设为第二优先级的步骤。最终执行顺序划分完成，第一优先级的逻辑门集合包括：CNOT(q[0]，q[1])、CNOT(q[2]，q[3])和CNOT(q[0]，q[1])；第二优先级的逻辑门集合包括：CNOT(q[2]，q[4])、CNOT(q[0]，q[2])、CNOT(q[2]，q[4])和CNOT(q[1]，q[4])。
S203：根据所述执行顺序和所述初始映射关系，分别确定所述待映射逻辑门集合中每个逻辑门映射到量子芯片拓扑结构的成本。
具体的，每个逻辑门映射到量子芯片拓扑结构的成本可以分为固定成本和交换成本。其中，固定成本可以包括量子芯片比特的退相干时间、保真度等；交换成本包括为映射待映射逻辑门集合中所有逻辑门所需要引入的swap逻辑门个数。需要说明的是，由于量子芯片的在运行量子线路的过程中，其固定成本是由芯片的物理特性决定，因此可仅考虑在量子芯片中运行量子线路的交换成本为例进行说明。
根据所述执行顺序和所述初始映射关系，分别确定所述待映射逻辑门集合中每个逻辑门映射到量子芯片拓扑结构的成本，包括：
1，根据所述执行顺序和所述初始映射关系，分别获取每个逻辑门映射到量子芯片拓扑结构的映射方案。
具体的，首先将待执行量子线路转换为有向无环图结构，然后从对应有向无环图中选择入度为零的节点，可记为操作层，表示当前要执行的量子逻辑门操作。接下来是一个迭代循环过程：判断操作层是否为空，如果操作层为空，则说明已经完成整个待执行量子线路映射，映射完成；如果操作层不为空，则从操作层中查找可以直接执行的逻辑门，可以直接执行的逻辑门表示根据当前映射关系，不需要引入任何swap逻辑门操作，满足直接将逻辑比特映射到物理比特的逻辑门；如果操作层中存在可以直接执行的逻辑门，则将可以直接执行的逻辑门从操作层中删除，然后根据可以直接执行的逻辑门的后项逻辑门来更新操作层，并回到循环开始位置，开始第二次迭代循环；如果操作层中不存在可以直接执行的逻辑门，说明在当前的映射条件下，无法对操作层中的逻辑门进行映射，这时候需要引入swap逻辑门操作，引入swap逻辑门的目的是改变映射关系、实现量子态转移，来改善当前映射环境。
示例性的，参见如图5所示的有向无环图，首先确定操作层中当前要执行的量子逻辑门节点分别为CNOT(q[0]，q[1])和CNOT(q[2]，q[4])，从中查找可以直接执行的逻辑门，即CNOT(q[0]，q[1])，并将CNOT(q[0]，q[1])从操作层中删除，然后根据可直接执行的逻辑门CNOT(q[0]，q[1])的后项逻辑门CNOT(q[0]，q[2])、CNOT(q[1]，q[4])来更新操作层，由于当前CNOT(q[0]，q[2])、CNOT(q[1]，q[4])的入度都不为0，所以暂时不能更新到操作层，即当前操作层仍为CNOT(q[2]，q[4])，回到循环开始位置，以上述步骤开始第二次迭代循环，直至操作层中不存在可以直接执行的逻辑门，此时引入swap逻辑门操作，动态调整待执行量子程序的映射关系来改善当前映射环境。
示例性的，根据初始映射关系q[0]--Q[0]、q[1]--Q[1]、q[2]--Q[2]，q[3]--Q[3]、q[4]--Q[4]，此时若要执行CNOT(q[2]，q[4])，则有多种引入swap逻辑门的方案，如：通过在Q[4]与Q[0]***swap逻辑门，再通过Q[0]与Q[1]间***swap逻辑门，实现将逻辑比特q[4]映射到物理比特Q[1]，达到可执行CNOT(q[2]，q[4])的目的，此时的映射关系为q[0]--Q[4]、q[1]--Q[0]、q[2]--Q[2]，q[3]--Q[3]、q[4]--Q[1]；或通过在Q[2]与Q[1]***swap逻辑门，再通过Q[0]与Q[1]间***swap逻辑门，实现将逻辑比特q[2]映射到物理比特Q[0]，也达到可执行CNOT(q[2]，q[4])的目的，此时的映射关系为q[0]--Q[1]、q[1]--Q[2]、q[2]--Q[0]，q[3]--Q[3]、q[4]--Q[4]；需要说明的是，操作层的逻辑门均为入度为零的节点，且实现执行CNOT(q[2]，q[4])的映射方案还有很多种，在此不进行穷举，但是在本申请的实际应用中，需要进行查找可行的所有swap***方案，然后通过评估每个映射方案的不同成本，再确定最终目标映射。
2，构建评估所述映射方案的成本公式并计算映射方案的成本。
可选的，可以通过构建映射方案的成本公式：
通过上述成本公式评估各个映射方案的成本，综合考虑了最短路径，两比特量子逻辑门保真度，测量保真度和退相干时间等多方面因素，然后加权求和得到各个swap方案的最终消耗成本，最终选择消耗成本最小的swap逻辑门***方案，来更新当前映射。然后再回到操作层中判断是否存在可以直接执行的逻辑门，如此循环迭代，直至整个待执行量子线路中的所有逻辑门都映射到量子芯片拓扑结构的物理比特上。其中，T2为量子芯片比特的退相干时间，Gswap为映射待映射逻辑门集合中所有逻辑门所需要引入的swap逻辑门个数，fdouble为两比特量子逻辑门保真度，fmeasure为测量保真度，a1、a2、a3、a4为成本表达式的预设权重系数。
S204：根据所述每个逻辑门映射到量子芯片拓扑结构的成本，调整待执行量子程序的目标映射，以使所述目标映射的成本最低。
具体的，根据所述量子芯片拓扑结构、初始映射关系，依所述执行顺序正向遍历并计算每一逻辑门映射到所述量子芯片拓扑结构的成本，动态调整所述待执行量子程序的映射关系，直至依所述执行顺序正向遍历完成，得到目标正向映射关系；
根据所述目标正向映射关系，依所述执行顺序逆向遍历并计算每一逻辑门映射到所述量子芯片拓扑结构的成本，动态调整所述待执行量子程序的映射关系，直至依所述执行顺序逆向遍历完成，得到目标逆向映射关系；
继续进行正向逆向交替迭代映射，重复动态调整所述待执行量子程序的映射关系的步骤，以使所述目标映射的成本最低。
示例性的，参见图6，图6为本发明实施例提供的另一种待执行量子线路示意图，根据初始映射关系q[0]--Q[0]、q[1]--Q[1]、q[2]--Q[2]，q[3]--Q[3]、q[4]--Q[4]，依执行顺序正向遍历CNOT(q[0]，q[1])、CNOT(q[2]，q[4])、CNOT(q[0]，q[2])、CNOT(q[2]，q[4])、CNOT(q[1]，q[3])。首先依执行顺序正向遍历CNOT(q[0]，q[1])，由于逻辑比特相邻，当前映射关系不改变；当遍历至CNOT(q[2]，q[4])时，在一种可能的方案中：通过在Q[4]与Q[0]***swap逻辑门，再通过Q[0]与Q[1]间***swap逻辑门，实现将逻辑比特q[4]映射到物理比特Q[1]，达到可执行CNOT(q[2]，q[4])的目的，此时的映射关系为q[0]--Q[4]、q[1]--Q[0]、q[2]--Q[2]，q[3]--Q[3]、q[4]--Q[1]；继续遍历至CNOT(q[0]，q[2])，基于当前映射关系，可以通过在Q[2]与Q[3]***swap逻辑门，实现将逻辑比特q[2]映射到物理比特Q[3]，达到可执行CNOT(q[0]，q[2])的目的，此时的映射关系为q[0]--Q[4]、q[1]--Q[0]、q[3]--Q[2]，q[2]--Q[3]、q[4]--Q[1]；继续遍历至CNOT(q[2]，q[4])，基于当前映射关系，可以通过在Q[2]与Q[3]***swap逻辑门，实现将逻辑比特q[2]映射到物理比特Q[2]，达到可执行CNOT(q[2]，q[4])的目的，此时的映射关系为q[0]--Q[4]、q[1]--Q[0]、q[2]--Q[2]，q[3]--Q[3]、q[4]--Q[1]；继续遍历至CNOT(q[1]，q[3])，基于当前映射关系，可以通过在Q[2]与Q[3]***swap逻辑门，再通过Q[1]与Q[2]间***swap逻辑门，实现将逻辑比特q[3]映射到物理比特Q[1]，也达到可执行CNOT(q[1]，q[3])的目的，此时得到目标正向映射关系为q[0]--Q[4]、q[1]--Q[0]、q[4]--Q[2]，q[2]--Q[3]、q[3]--Q[1]。
此时，目标正向映射关系为q[0]--Q[4]、q[1]--Q[0]、q[4]--Q[2]，q[2]--Q[3]、q[3]--Q[1]，依执行顺序逆向遍历CNOT(q[1]，q[3])、CNOT(q[2]，q[4])、CNOT(q[0]，q[2])、CNOT(q[2]，q[4])及CNOT(q[0]，q[1])，计算每一逻辑门映射到量子芯片拓扑结构的成本，动态调整待执行量子程序的映射关系，如调整CNOT(q[1]，q[3])在当前目标正向映射关系下所映射的物理比特，随后调整上一个映射关系，即当前目标正向映射关系，继续调整余下每一逻辑门在上一个映射关系下所映射的物理比特，直至依所述执行顺序逆向遍历完成后得到的目标逆向映射关系，即：q[0]--Q[4]、q[1]--Q[0]、q[4]--Q[2]，q[2]--Q[3]、q[3]--Q[1]。
然后继续进行正向逆向交替迭代映射，重复动态调整待执行量子程序的映射关系的步骤，并依照成本公式：
计算各个映射方案的映射成本，使目标映射的成本最低。
需要说明的是，两个不相邻的比特间可能存在多种引入swap逻辑门方案，但每个方案的保真度、噪声等各不相同，只有选择引入swap逻辑门个数较少、保真度高的方案才能有效的保证待执行量子线路执行准确率，并且如果在映射过程中，能够将操作较少的逻辑比特映射到退相干时间较短的物理比特上，可以实现物理比特资源利用最大化，同时也提高了量子线路的运行准确率。因此通过预设权重系数，选择保真度高、引入swap逻辑门个数少、将操作较少的逻辑比特映射到退相干时间较短的物理比特上，才能有效的保证量子线路执行准确率。
针对整个映射算法，可以对待执行量子线路进行了两次正向顺序映射和一次反向逆序映射，这是一种双向启发式映射算法思想。量子线路映射问题，在高比特、高深度量子线路场景下，是一个NP-hard问题，所以在高比特、高深度量子线路场景下，找到最优解的可能性极小，双向启发式映射算法是解决问题的主流思想。双向启发式映射算法的主要方法是先随机给定一个初始映射关系，然后再逐步迭代优化，不断逼近最优解，理论上迭代次数越多，优化效果越好。初始映射决定了算法优化的起点，所以在综合考虑时间成本的情况下，可以进行有限次的迭代，那么初始映射对最终映射的结果就会产生很大的影响。但基于目前现有技术无法给出一个全局考虑的初始映射，因此通过正向和逆向映射，可以综合考虑整个待执行量子线路中的全局逻辑门信息，先通过随机映射进行正向遍历映射，得到一个目标正向映射关系，然后通过目标正向映射关系再进行一次反向逆序遍历映射，来更新初始映射，通过不断进行正向逆向交替迭代映射或有限次的正向逆向交替迭代映射，以使所述目标映射的成本最低。
与现有技术相比，本申请首先获取待执行量子程序的有向无环图以及逻辑比特与物理比特的初始映射关系，根据待执行量子程序的有向无环图，确定待执行量子程序的待映射逻辑门集合的执行顺序，根据执行顺序和初始映射关系，分别确定待映射逻辑门集合中每个逻辑门映射到量子芯片拓扑结构的成本，根据每个逻辑门映射到量子芯片拓扑结构的成本，调整待执行量子程序的目标映射，以使目标映射的成本最低，解决因单个物理比特因素对整个量子线路产生影响的问题，并且可以确定量子芯片拓扑结构的最优映射线路，使得整个量子芯片的资源利用最大化。
参见图7，图7为本发明实施例提供的一种待执行量子程序目标映射确定装置的结构示意图，与图2所示的流程相对应，该装置可以包括：
获取模块701，用于获取待执行量子程序的有向无环图以及逻辑比特与物理比特的初始映射关系；
第一确定模块702，用于根据所述待执行量子程序的有向无环图，确定所述待执行量子程序的待映射逻辑门集合的执行顺序；
第二确定模块703，用于根据所述执行顺序和所述初始映射关系，分别确定所述待映射逻辑门集合中每个逻辑门映射到量子芯片拓扑结构的成本；
调整模块704，用于根据所述每个逻辑门映射到量子芯片拓扑结构的成本，调整待执行量子程序的目标映射，以使所述目标映射的成本最低。
具体的，所述获取模块，包括：
获取单元，用于获取待执行量子程序中的节点；
确定单元，用于根据所述节点操作的量子比特，确定所述节点之间的关联关系；
生成单元，用于根据所述节点及节点之间的关联关系，生成与所述待执行量子程序对应的有向无环图，其中，所述有向无环图中的顶点表征节点，所述有向无环图中的边表征节点之间的关联关系，所述边的方向表征该边相连的顶点对应的节点被执行的时序关系。
具体的，所述第一确定模块，包括：
划分单元，用于根据所述待执行量子程序的有向无环图，将所述有向无环图中入度为零的节点的第一规则逻辑门集合的执行顺序，设为第一优先级，将所述有向无环图中入度为零的节点的第二规则逻辑门集合的执行顺序，设为第二优先级；
迭代单元，用于删除执行顺序划分完成的第一规则逻辑门集合，继续执行所述将所述有向无环图中入度为零的节点的第一规则逻辑门集合的执行顺序，设为第一优先级，将所述有向无环图中入度为零的节点的第二规则逻辑门集合的执行顺序，设为第二优先级的步骤，直至所述待映射逻辑门集合的执行顺序划分完成。
具体的，所述第二确定模块，包括：
映射单元，用于根据所述执行顺序和所述初始映射关系，分别获取每个逻辑门映射到量子芯片拓扑结构的映射方案；
评估单元，用于构建评估所述映射方案的成本公式并计算映射方案的成本。
具体的，所述调整模块，包括：
正向遍历单元，用于根据所述量子芯片拓扑结构、初始映射关系，依所述执行顺序正向遍历并计算每一逻辑门映射到所述量子芯片拓扑结构的成本，动态调整所述待执行量子程序的映射关系，直至依所述执行顺序正向遍历完成，得到目标正向映射关系；
反向遍历单元，用于根据所述目标正向映射关系，依所述执行顺序逆向遍历并计算每一逻辑门映射到所述量子芯片拓扑结构的成本，动态调整所述待执行量子程序的映射关系，直至依所述执行顺序逆向遍历完成，得到目标逆向映射关系；
调整单元，用于继续进行正向逆向交替迭代映射，重复动态调整所述待执行量子程序的映射关系的步骤，以使所述目标映射的成本最低。
与现有技术相比，本申请首先获取待执行量子程序的有向无环图以及逻辑比特与物理比特的初始映射关系，根据待执行量子程序的有向无环图，确定待执行量子程序的待映射逻辑门集合的执行顺序，根据执行顺序和初始映射关系，分别确定待映射逻辑门集合中每个逻辑门映射到量子芯片拓扑结构的成本，根据每个逻辑门映射到量子芯片拓扑结构的成本，调整待执行量子程序的目标映射，以使目标映射的成本最低，解决因单个物理比特因素对整个量子线路产生影响的问题，并且可以确定量子芯片拓扑结构的最优映射线路，使得整个量子芯片的资源利用最大化。
本发明实施例还提供了一种存储介质，所述存储介质中存储有计算机程序，其中，所述计算机程序被设置为运行时执行上述任一项中方法实施例中的步骤。
具体的，在本实施例中，上述存储介质可以被设置为存储用于执行以下步骤的计算机程序：
S201：获取待执行量子程序的有向无环图以及逻辑比特与物理比特的初始映射关系；
S202：根据所述待执行量子程序的有向无环图，确定所述待执行量子程序的待映射逻辑门集合的执行顺序；
S203：根据所述执行顺序和所述初始映射关系，分别确定所述待映射逻辑门集合中每个逻辑门映射到量子芯片拓扑结构的成本；
S204：根据所述每个逻辑门映射到量子芯片拓扑结构的成本，调整待执行量子程序的目标映射，以使所述目标映射的成本最低。
具体的，在本实施例中，上述存储介质可以包括但不限于：U盘、只读存储器(Read-Only Memory，简称为ROM)、随机存取存储器(Random Access Memory，简称为RAM)、移动硬盘、磁碟或者光盘等各种可以存储计算机程序的介质。
与现有技术相比，本申请首先获取待执行量子程序的有向无环图以及逻辑比特与物理比特的初始映射关系，根据待执行量子程序的有向无环图，确定待执行量子程序的待映射逻辑门集合的执行顺序，根据执行顺序和初始映射关系，分别确定待映射逻辑门集合中每个逻辑门映射到量子芯片拓扑结构的成本，根据每个逻辑门映射到量子芯片拓扑结构的成本，调整待执行量子程序的目标映射，以使目标映射的成本最低，解决因单个物理比特因素对整个量子线路产生影响的问题，并且可以确定量子芯片拓扑结构的最优映射线路，使得整个量子芯片的资源利用最大化。
本发明实施例还提供了一种电子装置，包括存储器和处理器，所述存储器中存储有计算机程序，所述处理器被设置为运行所述计算机程序以执行上述任一项中方法实施例中的步骤。
具体的，上述电子装置还可以包括传输设备以及输入输出设备，其中，该传输设备和上述处理器连接，该输入输出设备和上述处理器连接。
具体的，在本实施例中，上述处理器可以被设置为通过计算机程序执行以下步骤：
S201：获取待执行量子程序的有向无环图以及逻辑比特与物理比特的初始映射关系；
S202：根据所述待执行量子程序的有向无环图，确定所述待执行量子程序的待映射逻辑门集合的执行顺序；
S203：根据所述执行顺序和所述初始映射关系，分别确定所述待映射逻辑门集合中每个逻辑门映射到量子芯片拓扑结构的成本；
S204：根据所述每个逻辑门映射到量子芯片拓扑结构的成本，调整待执行量子程序的目标映射，以使所述目标映射的成本最低。
本发明实施例还提供了一种量子计算机操作***，所述量子计算机操作***根据本发明实施例中提供的上述任一方法实施例实现待执行量子程序目标映射的确定。
本申请的实施例还提供了一种量子计算机，所述量子计算机包括所述的量子计算机操作***。
与现有技术相比，本申请首先获取待执行量子程序的有向无环图以及逻辑比特与物理比特的初始映射关系，根据待执行量子程序的有向无环图，确定待执行量子程序的待映射逻辑门集合的执行顺序，根据执行顺序和初始映射关系，分别确定待映射逻辑门集合中每个逻辑门映射到量子芯片拓扑结构的成本，根据每个逻辑门映射到量子芯片拓扑结构的成本，调整待执行量子程序的目标映射，以使目标映射的成本最低，解决因单个物理比特因素对整个量子线路产生影响的问题，并且可以确定量子芯片拓扑结构的最优映射线路，使得整个量子芯片的资源利用最大化。
以上依据图式所示的实施例详细说明了本发明的构造、特征及作用效果，以上所述仅为本发明的较佳实施例，但本发明不以图面所示限定实施范围，凡是依照本发明的构想所作的改变，或修改为等同变化的等效实施例，仍未超出说明书与图示所涵盖的精神时，均应在本发明的保护范围内。
Claims (12)
1.一种待执行量子程序目标映射的确定方法，其特征在于，所述方法包括：
获取待执行量子程序的有向无环图以及逻辑比特与物理比特的初始映射关系；
根据所述待执行量子程序的有向无环图，确定所述待执行量子程序的待映射逻辑门集合的执行顺序；
根据所述执行顺序和所述初始映射关系，分别确定所述待映射逻辑门集合中每个逻辑门映射到量子芯片拓扑结构的成本；
根据所述每个逻辑门映射到量子芯片拓扑结构的成本，调整待执行量子程序的目标映射，以使所述目标映射的成本最低。
2.根据权利要求1所述的方法，其特征在于，所述获取待执行量子程序的有向无环图，包括：
获取待执行量子程序中的节点；
根据所述节点操作的量子比特，确定所述节点之间的关联关系；
根据所述节点及节点之间的关联关系，生成与所述待执行量子程序对应的有向无环图，其中，所述有向无环图中的顶点表征节点，所述有向无环图中的边表征节点之间的关联关系，所述边的方向表征该边相连的顶点对应的节点被执行的时序关系。
3.根据权利要求2所述的方法，其特征在于，所述待映射逻辑门集合包括：
第一规则逻辑门集合，其中，所述第一规则逻辑门集合包括：单比特量子逻辑门和逻辑比特相邻的两比特量子逻辑门；
第二规则逻辑门集合，其中，所述第二规则逻辑门集合包括：逻辑比特不相邻的两比特量子逻辑门。
4.根据权利要求3所述的方法，其特征在于，所述确定所述待执行量子程序的待映射逻辑门集合的执行顺序，包括：
根据所述待执行量子程序的有向无环图，将所述有向无环图中入度为零的节点的第一规则逻辑门集合的执行顺序，设为第一优先级，将所述有向无环图中入度为零的节点的第二规则逻辑门集合的执行顺序，设为第二优先级；
删除执行顺序划分完成的第一规则逻辑门集合，继续执行所述将所述有向无环图中入度为零的节点的第一规则逻辑门集合的执行顺序，设为第一优先级，将所述有向无环图中入度为零的节点的第二规则逻辑门集合的执行顺序，设为第二优先级的步骤，直至所述待映射逻辑门集合的执行顺序划分完成。
5.根据权利要求4所述的方法，其特征在于，所述分别确定所述待映射逻辑门集合中每个逻辑门映射到量子芯片拓扑结构的成本，包括：
根据所述执行顺序和所述初始映射关系，分别获取每个逻辑门映射到量子芯片拓扑结构的映射方案；
构建评估所述映射方案的成本公式并计算映射方案的成本。
6.根据权利要求5所述的方法，其特征在于，所述根据所述每个逻辑门映射到量子芯片拓扑结构的成本，调整待执行量子程序的目标映射，以使所述目标映射的成本最低，包括：
根据所述量子芯片拓扑结构、初始映射关系，依所述执行顺序正向遍历并计算每一逻辑门映射到所述量子芯片拓扑结构的成本，动态调整所述待执行量子程序的映射关系，直至依所述执行顺序正向遍历完成，得到目标正向映射关系；
根据所述目标正向映射关系，依所述执行顺序逆向遍历并计算每一逻辑门映射到所述量子芯片拓扑结构的成本，动态调整所述待执行量子程序的映射关系，直至依所述执行顺序逆向遍历完成，得到目标逆向映射关系；
继续进行正向逆向交替迭代映射，重复动态调整所述待执行量子程序的映射关系的步骤，以使所述目标映射的成本最低。
7.根据权利要求6所述的方法，其特征在于，所述评估所述映射方案的成本表达式为：
其中，T2为量子芯片比特的退相干时间，Gswap为映射待映射逻辑门集合中所有逻辑门所需要引入的swap逻辑门个数，fdouble为两比特量子逻辑门保真度，fmeasure为测量保真度，a1、a2、a3、a4为成本表达式的预设权重系数。
8.一种待执行量子程序目标映射的确定装置，其特征在于，所述装置包括：
获取模块，用于获取待执行量子程序的有向无环图以及逻辑比特与物理比特的初始映射关系；
第一确定模块，用于根据所述待执行量子程序的有向无环图，确定所述待执行量子程序的待映射逻辑门集合的执行顺序；
第二确定模块，用于根据所述执行顺序和所述初始映射关系，分别确定所述待映射逻辑门集合中每个逻辑门映射到量子芯片拓扑结构的成本；
调整模块，用于根据所述每个逻辑门映射到量子芯片拓扑结构的成本，调整待执行量子程序的目标映射，以使所述目标映射的成本最低。
9.一种存储介质，其特征在于，所述存储介质中存储有计算机程序，其中，所述计算机程序被设置为运行时执行所述权利要求1至7任一项中所述的方法。
10.一种电子装置，包括存储器和处理器，其特征在于，所述存储器中存储有计算机程序，所述处理器被设置为运行所述计算机程序以执行所述权利要求1至7任一项中所述的方法。
11.一种量子计算机操作***，其特征在于，所述量子计算机操作***根据权利要求1至7任一项所述的方法实现待执行量子程序目标映射的确定。
12.一种量子计算机，其特征在于，所述量子计算机包括权利要求11所述的量子计算机操作***。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110941255.8A CN115907023B (zh) | 2021-08-17 | 2021-08-17 | 待执行量子程序目标映射的确定方法、装置及量子计算机 |
| PCT/CN2022/112765 WO2023020487A1 (zh) | 2021-08-17 | 2022-08-16 | 量子程序与量子芯片的映射方法和量子操作***及计算机 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110941255.8A CN115907023B (zh) | 2021-08-17 | 2021-08-17 | 待执行量子程序目标映射的确定方法、装置及量子计算机 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN115907023A true CN115907023A (zh) | 2023-04-04 |
| CN115907023B CN115907023B (zh) | 2024-07-16 |
Family
ID=86474897
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110941255.8A Active CN115907023B (zh) | 2021-08-17 | 2021-08-17 | 待执行量子程序目标映射的确定方法、装置及量子计算机 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115907023B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117217147A (zh) * | 2023-09-21 | 2023-12-12 | 苏州异格技术有限公司 | 一种用于fpga的逻辑映射方法、装置、设备及介质 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20190121921A1 (en) * | 2017-10-19 | 2019-04-25 | University Of Maryland, College Park | Automated optimization of large-scale quantum circuits with continuous parameters |
| CN110825375A (zh) * | 2019-10-12 | 2020-02-21 | 合肥本源量子计算科技有限责任公司 | 一种量子程序的转化方法、装置、存储介质和电子装置 |
| WO2020056176A1 (en) * | 2018-09-13 | 2020-03-19 | The University Of Chicago | System and method of optimizing instructions for quantum computers |
| CN110929873A (zh) * | 2019-12-11 | 2020-03-27 | 合肥本源量子计算科技有限责任公司 | 一种量子程序的处理方法、装置、存储介质和电子装置 |
| CN111178532A (zh) * | 2019-12-11 | 2020-05-19 | 合肥本源量子计算科技有限责任公司 | 一种量子线路匹配的方法、装置、存储介质和电子装置 |
-
2021
- 2021-08-17 CN CN202110941255.8A patent/CN115907023B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20190121921A1 (en) * | 2017-10-19 | 2019-04-25 | University Of Maryland, College Park | Automated optimization of large-scale quantum circuits with continuous parameters |
| WO2020056176A1 (en) * | 2018-09-13 | 2020-03-19 | The University Of Chicago | System and method of optimizing instructions for quantum computers |
| CN110825375A (zh) * | 2019-10-12 | 2020-02-21 | 合肥本源量子计算科技有限责任公司 | 一种量子程序的转化方法、装置、存储介质和电子装置 |
| CN110929873A (zh) * | 2019-12-11 | 2020-03-27 | 合肥本源量子计算科技有限责任公司 | 一种量子程序的处理方法、装置、存储介质和电子装置 |
| CN111178532A (zh) * | 2019-12-11 | 2020-05-19 | 合肥本源量子计算科技有限责任公司 | 一种量子线路匹配的方法、装置、存储介质和电子装置 |
Non-Patent Citations (2)
| Title |
|---|
| ANDREW M. CHILDS ET AL.: "Circuit Transformations for Quantum Architectures", 《ARXIV:1902.09102V2》, 6 September 2019 (2019-09-06), pages 1 - 29 * |
| 张鑫: "量子编程与线路优化的研究与实现", 《中国优秀硕士学位论文全文数据库 信息科技辑》, no. 1, 15 January 2021 (2021-01-15), pages 137 - 130 * |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117217147A (zh) * | 2023-09-21 | 2023-12-12 | 苏州异格技术有限公司 | 一种用于fpga的逻辑映射方法、装置、设备及介质 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN115907023B (zh) | 2024-07-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN111178532B (zh) | 一种量子线路匹配的方法、装置、存储介质和电子装置 | |
| CN110929873A (zh) | 一种量子程序的处理方法、装置、存储介质和电子装置 | |
| CN111027703B (zh) | 一种量子线路查询的方法、装置、存储介质及电子装置 | |
| JP2022088600A (ja) | 量子回路の処理方法、装置、電子デバイス、記憶媒体、及びプログラム | |
| CN115238899A (zh) | 面向超导量子计算机的量子程序并行处理方法及操作*** | |
| CN115907023B (zh) | 待执行量子程序目标映射的确定方法、装置及量子计算机 | |
| US20240061724A1 (en) | Quantum computing task execution method and apparatus, and quantum computer operating system | |
| CN115829047B (zh) | 量子程序最终映射的确定方法、装置及量子计算机 | |
| CN114511094A (zh) | 一种量子算法的优化方法、装置、存储介质与电子装置 | |
| CN115879562B (zh) | 一种量子程序初始映射的确定方法、装置及量子计算机 | |
| CN114912618A (zh) | 一种量子计算任务调度方法、装置及量子计算机操作*** | |
| CN116090568B (zh) | 量子数据与经典浮点型数据的大小关系确定方法及装置 | |
| CN115983392A (zh) | 量子程序映射关系的确定方法、装置、介质及电子装置 | |
| CN115775029A (zh) | 量子线路转化方法、装置、介质及电子装置 | |
| CN115705496A (zh) | 一种量子计算机操作***和量子计算机 | |
| CN115705497A (zh) | 一种量子计算机操作***和量子计算机 | |
| CN115423108B (zh) | 量子线路切割处理方法、装置及量子计算机操作*** | |
| CN116738126B (zh) | 一种基于计算域分解的微分方程求解方法及装置 | |
| CN115907024A (zh) | 一种构建待映射量子程序的方法、装置及量子计算机 | |
| WO2024066808A1 (zh) | 量子线路生成方法、装置、存储介质及电子装置 | |
| CN115879560A (zh) | 一种量子数据与经典数据的等值关系判断方法及装置 | |
| CN115713122A (zh) | 一种量子数据与经典数据的大小关系的确定方法及装置 | |
| CN116738125A (zh) | 一种利用量子线路求解微分方程的方法及装置 | |
| CN116738127A (zh) | 一种微分方程的求解方法、装置、介质及电子装置 | |
| CN115879559A (zh) | 多个量子态之间的等值关系判断方法、装置及量子计算机 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information | ||
| CB02 | Change of applicant information |
Address after: 230088 6th floor, E2 building, phase II, innovation industrial park, 2800 innovation Avenue, Hefei high tech Zone, Hefei City, Anhui Province Applicant after: Benyuan Quantum Computing Technology (Hefei) Co.,Ltd. Address before: 230088 6th floor, E2 building, phase II, innovation industrial park, 2800 innovation Avenue, Hefei high tech Zone, Hefei City, Anhui Province Applicant before: ORIGIN QUANTUM COMPUTING COMPANY, LIMITED, HEFEI |
|
| GR01 | Patent grant |