CN115881184A - 一种数据采样电路及半导体存储器 - Google Patents

一种数据采样电路及半导体存储器 Download PDF

Info

Publication number
CN115881184A
CN115881184A CN202111133806.4A CN202111133806A CN115881184A CN 115881184 A CN115881184 A CN 115881184A CN 202111133806 A CN202111133806 A CN 202111133806A CN 115881184 A CN115881184 A CN 115881184A
Authority
CN
China
Prior art keywords
phase
data
signal
data sampling
target
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111133806.4A
Other languages
English (en)
Inventor
张志强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN202111133806.4A priority Critical patent/CN115881184A/zh
Priority to US17/733,030 priority patent/US11854636B2/en
Publication of CN115881184A publication Critical patent/CN115881184A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/222—Clock generating, synchronizing or distributing circuits within memory device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0405—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals comprising complete test loop

Landscapes

  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

本申请实施例提供了一种数据采样电路及半导体存储器，该数据采样电路包括：分频电路，用于接收第一数据采样信号，并对第一数据采样信号进行分频处理，得到与相位关联的若干个第二数据采样信号；采样电路，用于接收若干个第二数据采样信号和第一数据信号，并根据若干个第二数据采样信号对第一数据信号进行采样处理，得到与相位关联的若干个第二数据信号；选择电路，用于接收前导信息和模式寄存器设置信息，根据前导信息和模式寄存器设置信息分别对若干个第二数据采样信号和若干个第二数据信号进行选择处理，得到目标数据采样信号和目标数据信号。这样，不仅能够准确识别相位信息，而且还能够快速检测DRAM产品的误码率。

Description

一种数据采样电路及半导体存储器
技术领域
本申请涉及集成电路技术领域，尤其涉及一种数据采样电路及半导体存储器。
背景技术
随着半导体技术的不断发展，人们在制造和使用计算机等设备时，对数据的传输速度提出了越来越高的要求。为了获得更快的数据传输速度，应运而生了一系列数据可以双倍速率(Double Data Rate，DDR)传输的存储器等器件。
在动态随机存取存储器(Dynamic Random Access Memory，DRAM)中，对于DRAM来讲，目前提出了一种回环(Loopback)功能，以便快速检测DRAM产品的误码率。
发明内容
本申请提供了一种数据采样电路及半导体存储器，不仅能够准确识别相位信息，而且还能够快速检测DRAM产品的误码率。
第一方面，本申请实施例提供了一种数据采样电路，该数据采样电路包括分频电路、采样电路和选择电路；其中，
分频电路，用于接收第一数据采样信号，并对第一数据采样信号进行分频处理，得到与相位关联的若干个第二数据采样信号；
采样电路，用于接收若干个第二数据采样信号和第一数据信号，并根据若干个第二数据采样信号对第一数据信号进行采样处理，得到与相位关联的若干个第二数据信号；
选择电路，用于接收前导信息和模式寄存器设置信息，根据前导信息和模式寄存器设置信息分别对若干个第二数据采样信号和若干个第二数据信号进行选择处理，得到目标数据采样信号和目标数据信号。
在一些实施例中，若干个第二数据采样信号包括：与第一相位关联的第二数据采样信号、与第二相位关联的第二数据采样信号、与第三相位关联的第二数据采样信号和与第四相位关联的第二数据采样信号；
若干个第二数据信号包括：与第一相位关联的第二数据信号、与第二相位关联的第二数据信号、与第三相位关联的第二数据信号和与第四相位关联的第二数据信号。
在一些实施例中，第一相位为0度、第二相位为90度、第三相位为180度和第四相位为270度。
在一些实施例中，数据采样电路还包括使能控制电路，且使能控制电路与分频电路连接；其中，
使能控制电路，用于接收初始数据采样信号和写使能信号，并对初始数据采样信号与写使能信号进行逻辑运算，得到第一数据采样信号。
在一些实施例中，第一数据采样信号包括第一正向数据采样信号和第一互补数据采样信号；其中，
使能控制电路，具体用于在写使能信号为第一电平状态时，生成第一正向数据采样信号和第一互补数据采样信号；其中，第一正向数据采样信号和第一互补数据采样信号的相位差为180度。
在一些实施例中，初始数据采样信号包括正向数据采样信号和互补数据采样信号，且正向数据采样信号和互补数据采样信号的相位差为180度，使能控制电路包括第一与门和第二与门；其中，
第一与门，用于接收正向数据采样信号和写使能信号，并对正向数据采样信号和写使能信号进行与运算，得到第一正向数据采样信号；
第二与门，用于接收互补数据采样信号和写使能信号，并对互补数据采样信号和写使能信号进行与运算，得到第一互补数据采样信号。
在一些实施例中，选择电路包括第一选择模块和第二选择模块；其中，
第一选择模块，用于接收前导信息和模式寄存器设置信息，根据前导信息和模式寄存器设置信息分别对若干个第二数据采样信号进行选择处理，得到目标数据采样信号；
第二选择模块，用于接收前导信息和模式寄存器设置信息，根据前导信息和模式寄存器设置信息分别对若干个第二数据信号进行选择处理，得到目标数据信号。
在一些实施例中，第一选择模块包括第一选择子模块和第二选择子模块；其中，
第一选择子模块，用于接收前导信息，并根据前导信息对若干个第二数据采样信号进行选择，得到相位A、相位B、相位C和相位D依次对应的第二数据采样信号；
第二选择子模块，用于接收模式寄存器设置信息，并根据模式寄存器设置信息对相位A、相位B、相位C和相位D依次对应的第二数据采样信号进行选择，将选择的目标相位对应的第二数据采样信号作为目标数据采样信号。
在一些实施例中，第一选择子模块，具体用于当前导信息用于指示第一前导模式时，确定相位A、相位B、相位C和相位D依次对应的第二数据采样信号为：与第三相位关联的第二数据采样信号、与第四相位关联的第二数据采样信号、与第一相位关联的第二数据采样信号、与第二相位关联的第二数据采样信号；或者，
第一选择子模块，具体用于当前导信息用于指示第二前导模式时，确定相位A、相位B、相位C和相位D依次对应的第二数据采样信号为：与第三相位关联的第二数据采样信号、与第四相位关联的第二数据采样信号、与第一相位关联的第二数据采样信号、与第二相位关联的第二数据采样信号；或者，
第一选择子模块，具体用于当前导信息用于指示第三前导模式时，确定相位A、相位B、相位C和相位D依次对应的第二数据采样信号为：与第一相位关联的第二数据采样信号、与第二相位关联的第二数据采样信号、与第三相位关联的第二数据采样信号、与第四相位关联的第二数据采样信号。
在一些实施例中，第二选择子模块，具体用于当模式寄存器设置信息的取值为第一值时，确定目标相位为相位A，将相位A对应的第二数据采样信号作为目标数据采样信号；或者，
第二选择子模块，具体用于当模式寄存器设置信息的取值为第二值时，确定目标相位为相位B，将相位B对应的第二数据采样信号作为目标数据采样信号；或者，
第二选择子模块，具体用于当模式寄存器设置信息的取值为第三值时，确定目标相位为相位C，将相位C对应的第二数据采样信号作为目标数据采样信号；或者，
第二选择子模块，具体用于当模式寄存器设置信息的取值为第四值时，确定目标相位为相位D，将相位D对应的第二数据采样信号作为目标数据采样信号。
在一些实施例中，第二选择模块包括第三选择子模块和第四选择子模块；其中，
第三选择子模块，用于接收前导信息，并根据前导信息对若干个第二数据信号进行选择，得到相位A、相位B、相位C和相位D依次对应的第二数据信号；
第四选择子模块，用于接收模式寄存器设置信息，并根据模式寄存器设置信息对相位A、相位B、相位C和相位D依次对应的第二数据信号进行选择，将选择的目标相位对应的第二数据信号作为目标数据信号。
在一些实施例中，第三选择子模块，具体用于当前导信息用于指示第一前导模式时，确定相位A、相位B、相位C和相位D依次对应的第二数据信号为：与第三相位关联的第二数据信号、与第四相位关联的第二数据信号、与第一相位关联的第二数据信号、与第二相位关联的第二数据信号；或者，
第三选择子模块，具体用于当前导信息用于指示第二前导模式时，确定相位A、相位B、相位C和相位D依次对应的第二数据信号为：与第三相位关联的第二数据信号、与第四相位关联的第二数据信号、与第一相位关联的第二数据信号、与第二相位关联的第二数据信号；或者，
第三选择子模块，具体用于当前导信息用于指示第三前导模式时，确定相位A、相位B、相位C和相位D依次对应的第二数据信号为：与第一相位关联的第二数据信号、与第二相位关联的第二数据信号、与第三相位关联的第二数据信号、与第四相位关联的第二数据信号。
在一些实施例中，第四选择子模块，具体用于当模式寄存器设置信息的取值为第一值时，确定目标相位为相位A，将相位A对应的第二数据信号作为目标数据信号；或者，
第四选择子模块，具体用于当模式寄存器设置信息的取值为第二值时，确定目标相位为相位B，将相位B对应的第二数据信号作为目标数据信号；或者，
第四选择子模块，具体用于当模式寄存器设置信息的取值为第三值时，确定目标相位为相位C，将相位C对应的第二数据信号作为目标数据信号；或者，
第四选择子模块，具体用于当模式寄存器设置信息的取值为第四值时，确定目标相位为相位D，将相位D对应的第二数据信号作为目标数据信号。
在一些实施例中，第一前导模式为2个时钟周期的前导模式；
第二前导模式为3个时钟周期的前导模式；
第三前导模式为4个时钟周期的前导模式。
在一些实施例中，第一值为00，第二值为01，第三值为10，第四值为11。
第二方面，本申请实施例提供了一种半导体存储器，包括如第一方面中任一项的数据采样电路。
在一些实施例中，半导体存储器为DRAM芯片。
在一些实施例中，DRAM芯片符合DDR5内存规格。
本申请实施例提供了一种数据采样电路及半导体存储器，该数据采样电路包括分频电路、采样电路和选择电路；其中，分频电路，用于接收第一数据采样信号，并对第一数据采样信号进行分频处理，得到与相位关联的若干个第二数据采样信号；采样电路，用于接收若干个第二数据采样信号和第一数据信号，并根据若干个第二数据采样信号对第一数据信号进行采样处理，得到与相位关联的若干个第二数据信号；选择电路，用于接收前导信息和模式寄存器设置信息，根据前导信息和模式寄存器设置信息分别对若干个第二数据采样信号和若干个第二数据信号进行选择处理，得到目标数据采样信号和目标数据信号。这样，在得到若干个第二数据采样信号和若干个第二数据信号之后，可以根据前导信息和模式寄存器设置信息进行目标相位所对应的信号选择，不仅能够准确识别相位信息，而且还能够快速检测DRAM产品的误码率。
附图说明
图1为一种数据采样电路的组成结构示意图；
图2为一种数据采样电路的信号时序示意图；
图3为本申请实施例提供的一种数据采样电路的组成结构示意图；
图4为本申请实施例提供的另一种数据采样电路的组成结构示意图；
图5为本申请实施例提供的一种第一选择模块的组成结构示意图；
图6为本申请实施例提供的一种第二选择模块的组成结构示意图；
图7为本申请实施例提供的一种在不同前导模式下写使能信号与初始数据采样信号的信号时序示意图；
图8为本申请实施例提供的一种数据采样电路的信号时序示意图；
图9为本申请实施例提供的又一种数据采样电路的组成结构示意图；
图10为本申请实施例提供的一种半导体存储器的组成结构示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。可以理解的是，此处所描述的具体实施例仅仅用于解释相关申请，而非对该申请的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与有关申请相关的部分。
除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中所使用的术语只是为了描述本申请实施例的目的，不是旨在限制本申请。
在以下的描述中，涉及到“一些实施例”，其描述了所有可能实施例的子集，但是可以理解，“一些实施例”可以是所有可能实施例的相同子集或不同子集，并且可以在不冲突的情况下相互结合。
需要指出，本申请实施例所涉及的术语“第一\第二\第三”仅是用于区别类似的对象，不代表针对对象的特定排序，可以理解地，“第一\第二\第三”在允许的情况下可以互换特定的顺序或先后次序，以使这里描述的本申请实施例能够以除了在这里图示或描述的以外的顺序实施。
对本申请实施例进行进一步详细说明之前，先对本申请实施例中涉及的名词和术语进行说明，本申请实施例中涉及的名词和术语适用于如下的解释：
动态随机存取存储器(Dynamic Random Access Memory，DRAM)
同步动态随机存取存储器(Synchronous Dynamic Random Access Memory，SDRAM)
双倍速率(Double Data Rate，DDR)
***DDR(4th DDR，DDR4)
第五代DDR(5th DDR，DDR5)
中央处理器(Central Processing Unit，CPU)
时钟分频器(Clock Dividers，CLK DIV)
列地址写延迟(CAS Write Latency，CWL)
模式寄存器设置(Mode Register Set，MRS)
随着半导体工艺的快速发展，信号的传输速率越来越快；而且随着CPU处理能力的不断提高，对DDR的速度和容量的要求也在不断地提升，目前已经出现了DDR5。其中，DDR5的最高速率预计可以达到8.4GT/s，是DDR4最高速率的两倍；同时，工作电压也从1.2V降低到了1.1V，也就意味着DDR5在性能提高的同时，进一步降低了功耗。
另外，相比于DDR4，DDR5还新增加了回看(Loopback)功能。具体地，在DDR5产品中，存在一个RCD接口，可以将经过均衡处理的数据输出；测试时可以利用这个RCD接口，将输入的信号与最后RCD接口输出的信号进行对比，从而获得整个***的误码率。也就是说，在DDR5产品中，通过Loopback功能，可以快速检测DDR5产品的误码率。
参见图1，其示出了一种数据采样电路的组成结构示意图。如图1所示，该数据采样电路可以包括时钟分频器11、第一数据采样器12、第一选择器(MUX1)13、第二选择器(MUX2)14和第二数据采样器15。其中，时钟分频器11的两个输入信号为正向数据采样信号(用DQS_T表示)和反向数据采样信号(用DQS_B表示)，且DQS_T信号和DQS_B信号的相位差为180度。在DQS_T信号和DQS_B信号经由时钟分频器11的分频处理后，可以输出四个不同相位的数据采样信号(DQS_I信号、DQS_Q信号、DQS_IB信号和DQS_QB信号)，具体包括：0度的数据采样信号、90度的数据采样信号、180度的数据采样信号和270度的数据采样信号；然后这四个不同相位的数据采样信号和初始数据信号(用DQ表示)输入到第一数据采样器12，通过第一数据采样器12可以输出四个不同相位的数据信号(DTAT_I信号、DATA_Q信号、DATA_IB信号和DATA_QB信号)，具体包括：0度的数据信号、90度的数据信号、180度的数据信号和270度的数据信号；再根据模式寄存器设置信息(即MRS信息)，通过第一选择器13对DQS_I信号、DQS_Q信号、DQS_IB信号、DQS_QB信号进行相位选择，输出目标数据采样信号(用DQS_Loopback表示)；以及通过第一选择器14对DATA_I信号、DATA_Q信号、DATA_IB信号、DATA_QB信号进行相位选择，输出目标数据信号(用D_Loopback表示)。进一步地，DQS_Loopback信号和D_Loopback信号还可以输入第二数据采样器15，利用DQS_Loopback信号对D_Loopback信号进行采样，得到最终的数据信号(用LBDQ表示)和最终的时钟信号(用LBDQS表示)，将其与输入的信号进行对比，可以确定出误码率。
根据图1所示的数据采样电路，参见图2，其示出了一种数据采样电路的信号时序示意图。如图2所示，这里提供了时钟分频器11输入的正向数据采样信号(DQS_T信号)与经过时钟分频器之后输出的四个不同相位的数据采样信号(DQS_I信号、DQS_Q信号、DQS_IB信号和DQS_QB信号)的信号时序关系。由于正向数据采样信号也可以看作是时钟信号，对于时钟分频器而言，在经过时钟分频器之后输出的四个不同相位的数据采样信号，其周期是原来的正向数据采样信号的周期的两倍。从图2中可以看出，DQS_I信号与DQS_IB信号之间具有相位相反关系，DQS_Q信号与DQS_QB信号之间具有相位相反关系；而且对于正向数据采样信号来说，在第一个时钟周期的信号上升沿时刻，输出DQS_I信号；在第一个时钟周期的信号下降沿时刻，输出DQS_Q信号；在第二个时钟周期的信号上升沿时刻，输出DQS_IB信号；在第二个时钟周期的下降沿时刻，输出DQS_QB信号。这样，根据正向数据采样信号的首个时钟周期选取的不同，DQS_I信号、DQS_Q信号、DQS_IB信号和DQS_QB信号的相位也不同，比如DQS_I信号和DQS_IB信号的相位可以互换，DQS_Q信号和DQS_QB信号的相位也可以互换。
也就是说，由于时钟分频器的存在，虽然可以产生四个不同相位的数据采样信号，但是现有方案无法通过MRS信息选择出对应的相位关系；即由于DQS_I信号、DQS_Q信号、DQS_IB信号和DQS_QB信号的相位不确定，导致时钟分频器实际输出的DQS_I信号和DQS_IB信号可以互换，DQS_Q信号和DQS_QB信号的相位也可以互换。
基于此，本申请实施例提供了一种数据采样电路，该数据采样电路包括分频电路、采样电路和选择电路；其中，分频电路，用于接收第一数据采样信号，并对第一数据采样信号进行分频处理，得到与相位关联的若干个第二数据采样信号；采样电路，用于接收若干个第二数据采样信号和第一数据信号，并根据若干个第二数据采样信号对第一数据信号进行采样处理，得到与相位关联的若干个第二数据信号；选择电路，用于接收前导信息和模式寄存器设置信息，根据前导信息和模式寄存器设置信息分别对若干个第二数据采样信号和若干个第二数据信号进行选择处理，得到目标数据采样信号和目标数据信号。这样，在得到若干个第二数据采样信号和若干个第二数据信号之后，可以根据前导信息和模式寄存器设置信息进行目标相位所对应的信号选择，不仅解决了由于时钟分频器所导致的相位不确定问题，能够准确识别相位信息，而且还能够快速检测DRAM产品的误码率。
下面将结合附图对本申请各实施例进行详细说明。
在本申请的一实施例中，参见图3，其示出了本申请实施例提供的一种数据采样电路30的组成结构示意图。如图3所示，数据采样电路30可以包括分频电路31、采样电路32和选择电路33；其中，
分频电路31，用于接收第一数据采样信号，并对第一数据采样信号进行分频处理，得到与相位关联的若干个第二数据采样信号；
采样电路32，用于接收若干个第二数据采样信号和第一数据信号，并根据若干个第二数据采样信号对第一数据信号进行采样处理，得到与相位关联的若干个第二数据信号；
选择电路33，用于接收前导信息和模式寄存器设置信息，根据前导信息和模式寄存器设置信息分别对若干个第二数据采样信号和若干个第二数据信号进行选择处理，得到目标数据采样信号和目标数据信号。
需要说明的是，在本申请实施例中，数据采样电路30可以用于实现回环(Loopback)功能，即该数据采样电路30可以看作是一种Loopback功能实现电路的一部分。在这里，为了能够准确识别相位信息，本申请实施例除了使用模式寄存器设置信息进行相位选择之外，还增加了前导信息来辅助进行相位选择，从而可以选择出最终所需的目标数据采样信号和目标数据信号。
还需要说明的是，对于分频电路31而言，其输出的若干个第二数据采样信号，这里通常是指四个第二数据采样信号，具体可以包括：与第一相位关联的第二数据采样信号、与第二相位关联的第二数据采样信号、与第三相位关联的第二数据采样信号和与第四相位关联的第二数据采样信号。
还需要说明的是，对于采样电路32而言，其输出的若干个第二数据信号，这里通常是指四个第二数据信号，具体可以包括：与第一相位关联的第二数据信号、与第二相位关联的第二数据信号、与第三相位关联的第二数据信号和与第四相位关联的第二数据信号。
在本申请实施例中，与第一相位关联的第二数据采样信号可以用DQS_I表示，与第二相位关联的第二数据采样信号可以用DQS_Q表示，与第三相位关联的第二数据采样信号可以用DQS_IB表示，与第四相位关联的第二数据采样信号可以用DQS_QB表示；与第一相位关联的第二数据信号可以用DATA_I表示，与第二相位关联的第二数据信号可以用DATA_Q表示，与第三相位关联的第二数据信号可以用DATA_IB表示，与第四相位关联的第二数据信号可以用DATA_QB表示。
在一种具体的实施例中，第一相位为0度、第二相位为90度、第三相位为180度和第四相位为270度。
也就是说，针对第一数据采样信号和第一数据信号在经过分频电路31和采样电路32之后，可以得到四个不同相位的第二数据采样信号和四个不同相位的第二数据信号。其中，四个第二数据采样信号具体为DQS_I信号、DQS_Q信号、DQS_IB信号和DQS_QB信号，而且这四个第二数据采样信号的相位依次为：0度、90度、180度和270度；四个第二数据信号具体为DATA_I信号、DATA_Q信号、DATA_IB信号、DATA_QB信号，而且这四个第二数据信号的相位依次为：0度、90度、180度和270度。换言之，本申请实施例可以实现对第一数据采样信号和第一数据信号的信号分频，且分频后信号对应的四个相位为0度、90度、180度和270度。
在一些实施例中，在图3所示数据采样电路30的基础上，参见图4，数据采样电路30还可以包括使能控制电路34，且使能控制电路34与分频电路31连接；其中，
使能控制电路34，用于接收初始数据采样信号和写使能信号，并对初始数据采样信号与写使能信号进行逻辑运算，得到所述第一数据采样信号。
在本申请实施例中，第一数据采样信号可以包括第一正向数据采样信号和第一互补数据采样信号。也就是说，在一些实施例中，使能控制电路34，具体用于在写使能信号为第一电平状态时，生成第一正向数据采样信号和第一互补数据采样信号。
需要说明的是，在本申请实施例中，第一电平状态为高电平状态，第二电平状态为低电平状态。对于写使能信号而言，写使能信号可以用IWES表示，其是在写入均衡(WriteLeveling，WL)操作之后，内部所需要的写使能信号。在这里，Write Leveling操作可以调整第一数据采样信号与时钟信号的相对位置，使得第一数据采样信号与时钟信号边沿对齐，也即在IWES信号为高电平状态时，为分频电路31提供初始相位状态，进而方便后续准确识别相位信息。
还需要说明的是，在本申请实施例中，对于第一正向数据采样信号和第一互补数据采样信号而言，第一正向数据采样信号和第一互补数据采样信号的相位差为180度。相应地，对于初始数据采样信号而言，初始数据采样信号可以包括正向数据采样信号和互补数据采样信号，而且正向数据采样信号和互补数据采样信号的相位差也为180度。
进一步地，在一些实施例中，参见图4，使能控制电路34可以包括第一与门341和第二与门342；其中，
第一与门341，用于接收正向数据采样信号和写使能信号，并对正向数据采样信号和写使能信号进行与运算，得到第一正向数据采样信号；
第二与门342，用于接收互补数据采样信号和写使能信号，并对互补数据采样信号和写使能信号进行与运算，得到第一互补数据采样信号。
需要说明的是，正向数据采样信号可以用DQS_T表示，互补数据采样信号可以用DQS_B表示。
也就是说，针对初始数据采样信号，可以将其与IWES信号通过第一与门341和第二与门342进行与运算，当IWES信号为高电平状态时，这时候得到的第一数据采样信号(包括第一正向数据采样信号和第一反向数据采样信号)才提供给分频电路31，从而为分频电路31提供了初始状态，以便后续根据前导信息和模式寄存器设置信息能够准确识别出相位信息。
进一步地，在一些实施例中，在图3所示数据采样电路30的基础上，参见图4，选择电路33还可以包括第一选择模块331和第二选择模块332；其中，
第一选择模块331，用于接收前导信息和模式寄存器设置信息，根据前导信息和模式寄存器设置信息分别对若干个第二数据采样信号进行选择处理，得到目标数据采样信号；
第二选择模块332，用于接收前导信息和模式寄存器设置信息，根据前导信息和模式寄存器设置信息分别对若干个第二数据信号进行选择处理，得到目标数据信号。
需要说明的是，第一选择模块331可以用MUX1表示，第二选择模块332可以用MUX2表示。另外，前导信息可以用Preamble Information表示；模式寄存器设置信息可以用MRS信息表示，具体可以是MR53:OP[6:5]。在本申请实施例中，无论是目标数据采样信号还是目标数据信号，均是利用前导信息和模式寄存器设置信息进行两次选择得到的。
进一步地，对于目标数据采样信号而言，在一些实施例中，参见图5，第一选择模块331可以包括第一选择子模块3311和第二选择子模块3312；其中，
第一选择子模块3311，用于接收前导信息，并根据前导信息对若干个第二数据采样信号进行选择，得到相位A、相位B、相位C和相位D依次对应的第二数据采样信号；
第二选择子模块3312，用于接收模式寄存器设置信息，并根据模式寄存器设置信息对相位A、相位B、相位C和相位D依次对应的第二数据采样信号进行选择，将选择的目标相位对应的第二数据采样信号作为目标数据采样信号。
需要说明的是，在图5中，相位A对应的第二数据采样信号可以用DQS_PhaseA表示，相位B对应的第二数据采样信号可以用DQS_PhaseB表示，相位C对应的第二数据采样信号可以用DQS_PhaseC表示，相位D对应的第二数据采样信号可以用DQS_PhaseD表示。具体而言，如图5所示，第一选择子模块3311又可包括四个选择器，分别为第一选择器、第二选择器、第三选择器和第四选择器。其中，第一选择器的输入为DQS_I信号和DQS_IB信号，输出为DQS_PhaseA信号；第二选择器的输入为DQS_Q信号和DQS_QB信号，输出为DQS_PhaseB信号；第三选择器的输入为DQS_IB信号和DQS_I信号，输出为DQS_PhaseC信号；第四选择器的输入为DQS_QB信号和DQS_Q信号，输出为DQS_PhaseD信号。然后将DQS_PhaseA信号、DQS_PhaseB信号、DQS_PhaseC信号、DQS_PhaseD信号输入到第二选择子模块3312之后，结合模式寄存器设置信息最终输出的目标数据采样信号可以用DQS_Loopback表示。
也就是说，在本申请实施例中，首先根据前导信息进行选择，确定出相位A、相位B、相位C和相位D依次对应的第二数据采样信号；然后再根据模式寄存器设置信息进行选择，确定出目标相位，进而得到目标数据采样信号(即目标相位对应的第二数据采样信号)。由此可见，本申请实施例可以解决由于时钟分频器所导致的相位不确定问题，从而能够准确识别出目标相位以及对应的目标数据采样信号。
进一步地，在第一选择子模块3311中，根据前导信息指示的前导模式不同，相位A、相位B、相位C和相位D依次对应的第二数据采样信号也是不同的。在本申请实施例中，前导信息指示的前导模式可以包括第一前导模式、第二前导模式和第三前导模式，下面将针对这三种前导模式下的相位A、相位B、相位C和相位D依次对应的第二数据采样信号分别进行描述。
在一种可能的实施例中，第一选择子模块3311，具体用于当前导信息用于指示第一前导模式时，确定相位A、相位B、相位C和相位D依次对应的第二数据采样信号为：与第三相位关联的第二数据采样信号、与第四相位关联的第二数据采样信号、与第一相位关联的第二数据采样信号、与第二相位关联的第二数据采样信号；或者，
在另一种可能的实施例中，第一选择子模块3311，具体用于当前导信息用于指示第二前导模式时，确定相位A、相位B、相位C和相位D依次对应的第二数据采样信号为：与第三相位关联的第二数据采样信号、与第四相位关联的第二数据采样信号、与第一相位关联的第二数据采样信号、与第二相位关联的第二数据采样信号；或者，
在又一种可能的实施例中，第一选择子模块3311，具体用于当前导信息用于指示第三前导模式时，确定相位A、相位B、相位C和相位D依次对应的第二数据采样信号为：与第一相位关联的第二数据采样信号、与第二相位关联的第二数据采样信号、与第三相位关联的第二数据采样信号、与第四相位关联的第二数据采样信号。
需要说明的是，与第一相位关联的第二数据采样信号可以用DQS_I表示，与第二相位关联的第二数据采样信号可以用DQS_Q表示，与第三相位关联的第二数据采样信号可以用DQS_IB表示，与第四相位关联的第二数据采样信号可以用DQS_QB表示。这样，在不同的前导模式下，相位A、相位B、相位C和相位D与第二数据采样信号之间的相位关系如表1所示。
表1
Figure BDA0003281499870000101
也就是说，根据表1所示的相位关系，当确定出前导信息所指示的前导模式之后，根据所确定的前导模式就可以明确出初始状态，即相位A对应的第二数据采样信号，进而可以确定出相位A、相位B、相位C和相位D依次对应的第二数据采样信号，以便后续结合模式寄存器设置信息就能够准确识别出目标相位以及对应的目标数据采样信号。
还需要说明的是，在第二选择子模块3312中，根据模式寄存器设置信息的取值不同，目标相位也是不同的。在本申请实施例中，模式寄存器设置信息的取值可以包括第一值、第二值、第三值和第四值，下面将针对这四种取值下所得到的目标相位以及对应的目标数据采样信号分别进行描述。
在一种可能的实施例中，第二选择子模块3312，具体用于当模式寄存器设置信息的取值为第一值时，确定目标相位为相位A，将相位A对应的第二数据采样信号作为目标数据采样信号；或者，
在另一种可能的实施例中，第二选择子模块3312，具体用于当模式寄存器设置信息的取值为第二值时，确定目标相位为相位B，将相位B对应的第二数据采样信号作为目标数据采样信号；或者，
在又一种可能的实施例中，第二选择子模块3312，具体用于当模式寄存器设置信息的取值为第三值时，确定目标相位为相位C，将相位C对应的第二数据采样信号作为目标数据采样信号；或者，
在又一种可能的实施例中，第二选择子模块3312，具体用于当模式寄存器设置信息的取值为第四值时，确定目标相位为相位D，将相位D对应的第二数据采样信号作为目标数据采样信号。
需要说明的是，在本申请实施例中，第一值可以为00，第二值可以为01，第三值可以为10，第四值可以为11。这样，在模式寄存器设置信息的取值不同情况下，其取值与目标相位之间的对应关系如表2所示。
表2
Figure BDA0003281499870000111
示例性地，当模式寄存器设置信息的取值为00时，这时候的目标相位为相位A，那么相位A对应的第二数据采样信号即为目标数据采样信号；其中，在前导信息用于指示第一前导模式或者第二前导模式的情况下，目标数据采样信号为与第三相位关联的第二数据采样信号，即DQS_IB信号；在前导信息用于指示第三前导模式的情况下，目标数据采样信号为与第一相位关联的第二数据采样信号，即DQS_I信号。
示例性地，当模式寄存器设置信息的取值为01时，这时候的目标相位为相位B，那么相位B对应的第二数据采样信号即为目标数据采样信号；其中，在前导信息用于指示第一前导模式或者第二前导模式的情况下，目标数据采样信号为与第四相位关联的第二数据采样信号，即DQS_QB信号；在前导信息用于指示第三前导模式的情况下，目标数据采样信号为与第二相位关联的第二数据采样信号，即DQS_Q信号。
示例性地，当模式寄存器设置信息的取值为10时，这时候的目标相位为相位C，那么相位C对应的第二数据采样信号即为目标数据采样信号；其中，在前导信息用于指示第一前导模式或者第二前导模式的情况下，目标数据采样信号为与第一相位关联的第二数据采样信号，即DQS_I信号；在前导信息用于指示第三前导模式的情况下，目标数据采样信号为与第三相位关联的第二数据采样信号，即DQS_IB信号。
示例性地，当模式寄存器设置信息的取值为11时，这时候的目标相位为相位D，那么相位D对应的第二数据采样信号即为目标数据采样信号；其中，在前导信息用于指示第一前导模式或者第二前导模式的情况下，目标数据采样信号为与第二相位关联的第二数据采样信号，即DQS_Q信号；在前导信息用于指示第三前导模式的情况下，目标数据采样信号为与第四相位关联的第二数据采样信号，即DQS_QB信号。
这样，针对若干个第二数据采样信号，当确定出前导信息所指示的前导模式之后，根据所确定的前导模式就可以明确出初始状态，即相位A对应的第二数据采样信号，进而可以确定出相位A、相位B、相位C和相位D依次对应的第二数据采样信号，然后再根据模式寄存器设置信息的取值就可以确定出目标相位，从而得到目标数据采样信号；如此，根据前导信息和模式寄存器设置信息进行目标数据采样信号的选择，不仅解决了由于时钟分频器所导致的相位不确定问题，能够准确识别相位信息，而且还能够快速检测DRAM产品的误码率。
进一步地，对于目标数据信号而言，在一些实施例中，参见图6，第二选择模块332可以包括第三选择子模块3321和第四选择子模块3322；其中，
第三选择子模块3321，用于接收前导信息，并根据前导信息对若干个第二数据信号进行选择，得到相位A、相位B、相位C和相位D依次对应的第二数据信号；
第四选择子模块3322，用于接收模式寄存器设置信息，并根据模式寄存器设置信息对相位A、相位B、相位C和相位D依次对应的第二数据信号进行选择，将选择的目标相位对应的第二数据信号作为目标数据信号。
需要说明的是，在图6中，相位A对应的第二数据信号可以用D_PhaseA表示，相位B对应的第二数据信号可以用D_PhaseB表示，相位C对应的第二数据信号可以用D_PhaseC表示，相位D对应的第二数据信号可以用D_PhaseD表示。具体而言，如图6所示，第三选择子模块3321又可包括四个选择器，分别为第五选择器、第六选择器、第七选择器和第八选择器。其中，第五选择器的输入为DATA_I信号和DATA_IB信号，输出为D_PhaseA信号；第六选择器的输入为DATA_Q信号和DATA_QB信号，输出为D_PhaseB信号；第七选择器的输入为DATA_IB信号和DATA_I信号，输出为D_PhaseC信号；第八选择器的输入为DATA_QB信号和DATA_Q信号，输出为D_PhaseD信号。然后将D_PhaseA信号、D_PhaseB信号、D_PhaseC信号、D_PhaseD信号输入到第四选择子模块3322之后，结合模式寄存器设置信息最终输出的目标数据信号可以用D_Loopback表示。
也就是说，在本申请实施例中，首先根据前导信息进行选择，确定出相位A、相位B、相位C和相位D依次对应的第二数据信号；然后再根据模式寄存器设置信息进行选择，确定出目标相位，进而得到目标数据信号(即目标相位对应的第二数据信号)。由此可见，本申请实施例可以解决由于时钟分频器所导致的相位不确定问题，从而能够准确识别出目标相位以及对应的目标数据信号。
进一步地，在第三选择子模块3321中，根据前导信息指示的前导模式不同，相位A、相位B、相位C和相位D依次对应的第二数据信号也是不同的。在本申请实施例中，前导信息指示的前导模式可以包括第一前导模式、第二前导模式和第三前导模式，下面将针对这三种前导模式下的相位A、相位B、相位C和相位D依次对应的第二数据信号分别进行描述。
在一种可能的实施例中，第三选择子模块3321，具体用于当前导信息用于指示第一前导模式时，确定相位A、相位B、相位C和相位D依次对应的第二数据信号为：与第三相位关联的第二数据信号、与第四相位关联的第二数据信号、与第一相位关联的第二数据信号、与第二相位关联的第二数据信号；或者，
在另一种可能的实施例中，第三选择子模块3321，具体用于当前导信息用于指示第二前导模式时，确定相位A、相位B、相位C和相位D依次对应的第二数据信号为：与第三相位关联的第二数据信号、与第四相位关联的第二数据信号、与第一相位关联的第二数据信号、与第二相位关联的第二数据信号；或者，
在又一种可能的实施例中，第三选择子模块3321，具体用于当前导信息用于指示第三前导模式时，确定相位A、相位B、相位C和相位D依次对应的第二数据信号为：与第一相位关联的第二数据信号、与第二相位关联的第二数据信号、与第三相位关联的第二数据信号、与第四相位关联的第二数据信号。
需要说明的是，与第一相位关联的第二数据信号可以用DATA_I表示，与第二相位关联的第二数据信号可以用DATA_Q表示，与第三相位关联的第二数据信号可以用DATA_IB表示，与第四相位关联的第二数据信号可以用DATA_QB表示。这样，在不同的前导模式下，相位A、相位B、相位C和相位D与第二数据信号之间的相位关系如表3所示。
表3
Figure BDA0003281499870000131
也就是说，根据表3所示的相位关系，当确定出前导信息所指示的前导模式之后，根据所确定的前导模式就可以明确出初始状态，即相位A对应的第二数据信号，进而可以确定出相位A、相位B、相位C和相位D依次对应的第二数据信号，以便后续结合模式寄存器设置信息就能够准确识别出目标相位以及对应的目标数据信号。
还需要说明的是，在第四选择子模块3322中，根据模式寄存器设置信息的取值不同，目标相位也是不同的。在本申请实施例中，模式寄存器设置信息的取值可以包括第一值、第二值、第三值和第四值，下面将针对这四种取值下所得到的目标相位以及对应的目标数据信号分别进行描述。
在一种可能的实施例中，第四选择子模块3322，第四选择子模块，具体用于当模式寄存器设置信息的取值为第一值时，确定目标相位为相位A，将相位A对应的第二数据信号作为目标数据信号；或者，
在另一种可能的实施例中，第四选择子模块3322，具体用于当模式寄存器设置信息的取值为第二值时，确定目标相位为相位B，将相位B对应的第二数据信号作为目标数据信号；或者，
在又一种可能的实施例中，第四选择子模块3322，具体用于当模式寄存器设置信息的取值为第三值时，确定目标相位为相位C，将相位C对应的第二数据信号作为目标数据信号；或者，
在又一种可能的实施例中，第四选择子模块3322，具体用于当模式寄存器设置信息的取值为第四值时，确定目标相位为相位D，将相位D对应的第二数据信号作为目标数据信号。
需要说明的是，在本申请实施例中，第一值可以为00，第二值可以为01，第三值可以为10，第四值可以为11。这样，在模式寄存器设置信息的取值不同情况下，其取值与目标相位之间的对应关系同上述的表2所示。
示例性地，当模式寄存器设置信息的取值为00时，这时候的目标相位为相位A，那么相位A对应的第二数据信号即为目标数据信号；其中，在前导信息用于指示第一前导模式或者第二前导模式的情况下，目标数据信号为与第三相位关联的第二数据信号，即DATA_IB信号；在前导信息用于指示第三前导模式的情况下，目标数据信号为与第一相位关联的第二数据信号，即DATA_I信号。
示例性地，当模式寄存器设置信息的取值为01时，这时候的目标相位为相位B，那么相位B对应的第二数据信号即为目标数据信号；其中，在前导信息用于指示第一前导模式或者第二前导模式的情况下，目标数据信号为与第四相位关联的第二数据信号，即DATA_QB信号；在前导信息用于指示第三前导模式的情况下，目标数据信号为与第二相位关联的第二数据信号，即DATA_Q信号。
示例性地，当模式寄存器设置信息的取值为10时，这时候的目标相位为相位C，那么相位C对应的第二数据信号即为目标数据信号；其中，在前导信息用于指示第一前导模式或者第二前导模式的情况下，目标数据信号为与第一相位关联的第二数据信号，即DATA_I信号；在前导信息用于指示第三前导模式的情况下，目标数据信号为与第三相位关联的第二数据信号，即DATA_IB信号。
示例性地，当模式寄存器设置信息的取值为11时，这时候的目标相位为相位D，那么相位D对应的第二数据信号即为目标数据信号；其中，在前导信息用于指示第一前导模式或者第二前导模式的情况下，目标数据信号为与第二相位关联的第二数据信号，即DATA_Q信号；在前导信息用于指示第三前导模式的情况下，目标数据信号为与第四相位关联的第二数据信号，即DATA_QB信号。
这样，针对若干个第二数据信号，当确定出前导信息所指示的前导模式之后，根据所确定的前导模式就可以明确出初始状态，即相位A对应的第二数据信号，进而可以确定出相位A、相位B、相位C和相位D依次对应的第二数据采样信号，然后再根据模式寄存器设置信息的取值就可以确定出目标相位，从而得到目标数据信号；如此，根据前导信息和模式寄存器设置信息进行目标数据信号的选择，不仅解决了由于时钟分频器所导致的相位不确定问题，能够准确识别相位信息，而且还能够快速检测DRAM产品的误码率。
进一步地，在一些实施例中，对于三种前导模式而言，其具体如下：
第一前导模式为2个时钟周期的前导模式；
第二前导模式为3个时钟周期的前导模式；
第三前导模式为4个时钟周期的前导模式。
在本申请实施例中，在第一前导模式中，这2个时钟周期的前导模式可以包括1个时钟周期的静态信号和1个时钟周期的震荡信号；在第二前导模式中，这3个时钟周期的前导模式可以包括2个时钟周期的静态信号和1个时钟周期的震荡信号；在第三前导模式中，这4个时钟周期的前导模式可以包括2个时钟周期的静态信号和2个时钟周期的震荡信号。
详见图7，其示出了本申请实施例提供的一种在不同前导模式下写使能信号与初始数据采样信号的信号时序示意图。如图7所示，CWL表示写入列地址与数据之间的延迟时间长度；即在发送写命令操作之后，需等待CWL时间后第一个数据才会来临。换句话说，CWL表示在发送写命令操作之后，第一个数据的到达时间。从图7中可以看出，对于第一前导模式，由于其包括1个时钟周期的静态信号和1个时钟周期的震荡信号，即twpre＝2；当写使能信号为高电平状态时，初始数据采样信号才提供给分频电路，意味着为分频电路固定了第一个时钟周期的信号上升沿，即DQS_I信号的位置；那么在第一个数据来临的时候，这时候为DQS_IB信号或者DATA_IB信号；即相位A对应第二数据采样信号为DQS_IB信号，相位A对应的第二数据信号为DATA_IB信号。对于第二前导模式，由于其包括2个时钟周期的静态信号和1个时钟周期的震荡信号，即twpre＝3；当写使能信号为高电平状态时，初始数据采样信号同样才提供给分频电路，那么在第一个数据来临的时候，这时候仍为DQS_IB信号或者DATA_IB信号；即相位A对应第二数据采样信号为DQS_IB信号，相位A对应的第二数据信号为DATA_IB信号。对于第三前导模式，由于其包括2个时钟周期的静态信号和2个时钟周期的震荡信号，即twpre＝4；当写使能信号为高电平状态时，初始数据采样信号同样才提供给分频电路，那么在第一个数据来临的时候，这时候为DQS_I信号或者DATA_I信号；即相位A对应第二数据采样信号为DQS_I信号，相位A对应的第二数据信号为DATA_I信号。
这样，根据图7，不仅可以建立如表1所示的相位A、相位B、相位C和相位D与第二数据采样信号之间的相位关系表，也可以建立如表3所示的相位A、相位B、相位C和相位D与第二数据信号之间的相位关系表，以便后续结合模式寄存器设置信息就能够准确识别出目标相位以及对应的目标数据信号。
示例性地，参见图8，其示出了本申请实施例提供的一种数据采样电路30的信号时序示意图。如图8所示，DQS信号表示第一数据采样信号，DQ信号表示第一数据信号，且DQ信号可以包括D0、D1、D2、D3、D4、D5、D6、D7。另外，DQS信号在经过分频电路31之后得到的与相位关联的四个第二数据采样信号分别为DQS_I信号、DQS_Q信号、DQS_IB信号、DQS_QB信号；DQ信号在经过采样电路32之后得到的与相位关联的四个第二数据信号为：DATA_I信号、DATA_Q信号、DATA_IB信号、DATA_QB信号。
在这里，DQS_I信号、DQS_Q信号、DQS_IB信号、DQS_QB信号的时钟周期变为原DQS信号的时钟周期的2倍，那么对于DATA_I信号而言，其输出为D2和D6；对于DATA_Q信号而言，其输出为D3和D7；对于DATA_IB信号而言，其输出为D0和D4；对于DATA_QB信号而言，其输出为D1和D5。
具体而言，以前导信息指示3个时钟周期的前导模式为例，根据该前导模式就可以明确出初始状态，即相位A对应的第二数据采样信号，在图8中用DQS_PhaseA信号表示，这时候的DQS_PhaseA信号即为DQS_IB信号；进而依次得到相位B对应的第二数据采样信号(用DQS_PhaseB信号表示)即为DQS_QB信号，相位C对应的第二数据采样信号(用DQS_PhaseC信号表示)即为DQS_I信号，相位D对应的第二数据采样信号(用DQS_PhaseD信号表示)即为DQS_Q信号。同理，对于相位A对应的第二数据信号，在图8中用D_PhaseA信号表示，这时候的D_PhaseA信号即为DATA_IB信号；进而依次得到相位B对应的第二数据信号(用D_PhaseB信号表示)即为DATA_QB信号，相位C对应的第二数据信号(用D_PhaseC信号表示)即为DATA_I信号，相位D对应的第二数据信号(用D_PhaseD信号表示)即为DATA_Q信号。也就是说，针对DQS/DQ输入缓冲器输出的DQS信号/DQ信号，在经过图8的信号时序之后可以确定出DQS相位信号/DQ相位信号。在这里，DQS相位信号包括DQS_PhaseA信号、DQS_PhaseB信号、DQS_PhaseC信号、DQS_PhaseD信号，DQ相位信号包括D_PhaseA信号、D_PhaseB信号、D_PhaseC信号、D_PhaseD信号。
进一步地，根据模式寄存器设置信息，就可以从DQS_PhaseA信号、DQS_PhaseB信号、DQS_PhaseC信号、DQS_PhaseD信号中确定出目标数据采样信号，从D_PhaseA信号、D_PhaseB信号、D_PhaseC信号、D_PhaseD信号中确定出目标数据信号。
除此之外，在得到目标数据采样信号和目标数据信号之后，还可以利用目标数据采样信号对目标数据信号进行再次采样，以实现进一步的数据对齐。因此，在一些实施例中，在图4所示数据采样电路30的基础上，参见图9，数据采样电路30还可以包括目标采样器35；其中，
目标采样器35，用于接收目标数据采样信号和目标数据信号，并根据目标数据采样信号对目标数据信号进行采样，得到最终的数据信号和最终的时钟信号。
需要说明的是，在本申请实施例中，目标采样器35可以为一种D型触发器。在这里，D型触发器可以包括输入端(D)、时钟端(CK)、第一输出端和第二输出端。
具体来说，针对D型触发器，输入端(D)用于接收目标数据信号，时钟端(CK)用于接收目标数据采样信号，然后在经过D型触发器的内部采样处理后，第一输出端用于输出最终的数据信号(用LBDQ表示)，第二输出端用于输出最终的时钟信号(用LBDQS表示)。这样，对于DRAM产品而言，将LBDQ信号和LBDQS信号与输入的DQ信号和DQS_T/DQS_B信号进行对比，从而能够快速检测DRAM产品的误码率。
综上可知，本申请实施例提供了一种数据采样电路，该数据采样电路包括分频电路、采样电路和选择电路；其中，分频电路，用于接收第一数据采样信号，并对第一数据采样信号进行分频处理，得到与相位关联的若干个第二数据采样信号；采样电路，用于接收若干个第二数据采样信号和第一数据信号，并根据若干个第二数据采样信号对第一数据信号进行采样处理，得到与相位关联的若干个第二数据信号；选择电路，用于接收前导信息和模式寄存器设置信息，根据前导信息和模式寄存器设置信息分别对若干个第二数据采样信号和若干个第二数据信号进行选择处理，得到目标数据采样信号和目标数据信号。这样，在得到若干个第二数据采样信号和若干个第二数据信号之后，可以根据前导信息和模式寄存器设置信息进行目标相位所对应的信号选择，不仅解决了由于时钟分频器所导致的相位不确定问题，能够准确识别相位信息，而且还能够快速检测DRAM产品的误码率。
在本申请的又一实施例中，参见图10，其示出了本申请实施例提供的一种半导体存储器100的组成结构示意图。如图10所示，半导体存储器100可以包括前述实施例任一项所述的数据采样电路30。
在本申请实施例中，半导体存储器100可以为DRAM芯片。
进一步地，在一些实施例中，DRAM芯片符合DDR5内存规格。
需要说明的是，本申请实施例涉及了一种DDR5 DRAM芯片中的数据采样电路30，而且该数据采样电路30可以实现回环(Loopback)功能，用于快速检测DDR5产品的误码率。
具体而言，在本申请实施例中，由于半导体存储器100中包括有数据采样电路30，这样，在得到若干个第二数据采样信号和若干个第二数据信号之后，可以根据前导信息和模式寄存器设置信息进行目标相位所对应的信号选择，不仅解决了由于时钟分频器所导致的相位不确定问题，能够准确识别相位信息，而且还能够快速检测DRAM产品的误码率。
以上，仅为本申请的较佳实施例而已，并非用于限定本申请的保护范围。
需要说明的是，在本申请中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者装置不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者装置所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括该要素的过程、方法、物品或者装置中还存在另外的相同要素。
上述本申请实施例序号仅仅为了描述，不代表实施例的优劣。
本申请所提供的几个方法实施例中所揭露的方法，在不冲突的情况下可以任意组合，得到新的方法实施例。
本申请所提供的几个产品实施例中所揭露的特征，在不冲突的情况下可以任意组合，得到新的产品实施例。
本申请所提供的几个方法或设备实施例中所揭露的特征，在不冲突的情况下可以任意组合，得到新的方法实施例或设备实施例。
以上，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以权利要求的保护范围为准。

Claims (18)

1.一种数据采样电路，其特征在于，所述数据采样电路包括分频电路、采样电路和选择电路；其中，
所述分频电路，用于接收第一数据采样信号，并对所述第一数据采样信号进行分频处理，得到与相位关联的若干个第二数据采样信号；
所述采样电路，用于接收所述若干个第二数据采样信号和第一数据信号，并根据所述若干个第二数据采样信号对所述第一数据信号进行采样处理，得到与相位关联的若干个第二数据信号；
所述选择电路，用于接收前导信息和模式寄存器设置信息，根据所述前导信息和所述模式寄存器设置信息分别对所述若干个第二数据采样信号和所述若干个第二数据信号进行选择处理，得到目标数据采样信号和目标数据信号。
2.根据权利要求1所述的数据采样电路，其特征在于，
所述若干个第二数据采样信号包括：与第一相位关联的第二数据采样信号、与第二相位关联的第二数据采样信号、与第三相位关联的第二数据采样信号和与第四相位关联的第二数据采样信号；
所述若干个第二数据信号包括：与第一相位关联的第二数据信号、与第二相位关联的第二数据信号、与第三相位关联的第二数据信号和与第四相位关联的第二数据信号。
3.根据权利要求2所述的数据采样电路，其特征在于，
所述第一相位为0度、所述第二相位为90度、所述第三相位为180度和所述第四相位为270度。
4.根据权利要求1所述的数据采样电路，其特征在于，所述数据采样电路还包括使能控制电路，且所述使能控制电路与所述分频电路连接；其中，
所述使能控制电路，用于接收初始数据采样信号和写使能信号，并对所述初始数据采样信号与所述写使能信号进行逻辑运算，得到所述第一数据采样信号。
5.根据权利要求4所述的数据采样电路，其特征在于，所述第一数据采样信号包括第一正向数据采样信号和第一互补数据采样信号；其中，
所述使能控制电路，具体用于在所述写使能信号为第一电平状态时，生成所述第一正向数据采样信号和所述第一互补数据采样信号；其中，所述第一正向数据采样信号和所述第一互补数据采样信号的相位差为180度。
6.根据权利要求5所述的数据采样电路，其特征在于，所述初始数据采样信号包括正向数据采样信号和互补数据采样信号，且所述正向数据采样信号和所述互补数据采样信号的相位差为180度，所述使能控制电路包括第一与门和第二与门；其中，
所述第一与门，用于接收所述正向数据采样信号和所述写使能信号，并对所述正向数据采样信号和所述写使能信号进行与运算，得到所述第一正向数据采样信号；
所述第二与门，用于接收所述互补数据采样信号和所述写使能信号，并对所述互补数据采样信号和所述写使能信号进行与运算，得到所述第一互补数据采样信号。
7.根据权利要求3所述的数据采样电路，其特征在于，所述选择电路包括第一选择模块和第二选择模块；其中，
所述第一选择模块，用于接收所述前导信息和所述模式寄存器设置信息，根据所述前导信息和所述模式寄存器设置信息分别对所述若干个第二数据采样信号进行选择处理，得到所述目标数据采样信号；
所述第二选择模块，用于接收所述前导信息和所述模式寄存器设置信息，根据所述前导信息和所述模式寄存器设置信息分别对所述若干个第二数据信号进行选择处理，得到所述目标数据信号。
8.根据权利要求7所述的数据采样电路，其特征在于，所述第一选择模块包括第一选择子模块和第二选择子模块；其中，
所述第一选择子模块，用于接收所述前导信息，并根据所述前导信息对所述若干个第二数据采样信号进行选择，得到相位A、相位B、相位C和相位D依次对应的第二数据采样信号；
所述第二选择子模块，用于接收所述模式寄存器设置信息，并根据所述模式寄存器设置信息对所述相位A、所述相位B、所述相位C和所述相位D依次对应的第二数据采样信号进行选择，将所述选择的目标相位对应的第二数据采样信号作为所述目标数据采样信号。
9.根据权利要求8所述的数据采样电路，其特征在于，
所述第一选择子模块，具体用于当所述前导信息用于指示第一前导模式时，确定所述相位A、所述相位B、所述相位C和所述相位D依次对应的第二数据采样信号为：所述与第三相位关联的第二数据采样信号、所述与第四相位关联的第二数据采样信号、所述与第一相位关联的第二数据采样信号、所述与第二相位关联的第二数据采样信号；
或者，
所述第一选择子模块，具体用于当所述前导信息用于指示第二前导模式时，确定所述相位A、所述相位B、所述相位C和所述相位D依次对应的第二数据采样信号为：所述与第三相位关联的第二数据采样信号、所述与第四相位关联的第二数据采样信号、所述与第一相位关联的第二数据采样信号、所述与第二相位关联的第二数据采样信号；
或者，
所述第一选择子模块，具体用于当所述前导信息用于指示第三前导模式时，确定所述相位A、所述相位B、所述相位C和所述相位D依次对应的第二数据采样信号为：所述与第一相位关联的第二数据采样信号、所述与第二相位关联的第二数据采样信号、所述与第三相位关联的第二数据采样信号、所述与第四相位关联的第二数据采样信号。
10.根据权利要求9所述的数据采样电路，其特征在于，
所述第二选择子模块，具体用于当所述模式寄存器设置信息的取值为第一值时，确定所述目标相位为所述相位A，将所述相位A对应的第二数据采样信号作为所述目标数据采样信号；
或者，
所述第二选择子模块，具体用于当所述模式寄存器设置信息的取值为第二值时，确定所述目标相位为所述相位B，将所述相位B对应的第二数据采样信号作为所述目标数据采样信号；
或者，
所述第二选择子模块，具体用于当所述模式寄存器设置信息的取值为第三值时，确定所述目标相位为所述相位C，将所述相位C对应的第二数据采样信号作为所述目标数据采样信号；
或者，
所述第二选择子模块，具体用于当所述模式寄存器设置信息的取值为第四值时，确定所述目标相位为所述相位D，将所述相位D对应的第二数据采样信号作为所述目标数据采样信号。
11.根据权利要求7所述的数据采样电路，其特征在于，所述第二选择模块包括第三选择子模块和第四选择子模块；其中，
所述第三选择子模块，用于接收所述前导信息，并根据所述前导信息对所述若干个第二数据信号进行选择，得到相位A、相位B、相位C和相位D依次对应的第二数据信号；
所述第四选择子模块，用于接收所述模式寄存器设置信息，并根据所述模式寄存器设置信息对所述相位A、所述相位B、所述相位C和所述相位D依次对应的第二数据信号进行选择，将所述选择的目标相位对应的第二数据信号作为所述目标数据信号。
12.根据权利要求11所述的数据采样电路，其特征在于，
所述第三选择子模块，具体用于当所述前导信息用于指示第一前导模式时，确定所述相位A、所述相位B、所述相位C和所述相位D依次对应的第二数据信号为：所述与第三相位关联的第二数据信号、所述与第四相位关联的第二数据信号、所述与第一相位关联的第二数据信号、所述与第二相位关联的第二数据信号；
或者，
所述第三选择子模块，具体用于当所述前导信息用于指示第二前导模式时，确定所述相位A、所述相位B、所述相位C和所述相位D依次对应的第二数据信号为：所述与第三相位关联的第二数据信号、所述与第四相位关联的第二数据信号、所述与第一相位关联的第二数据信号、所述与第二相位关联的第二数据信号；
或者，
所述第三选择子模块，具体用于当所述前导信息用于指示第三前导模式时，确定所述相位A、所述相位B、所述相位C和所述相位D依次对应的第二数据信号为：所述与第一相位关联的第二数据信号、所述与第二相位关联的第二数据信号、所述与第三相位关联的第二数据信号、所述与第四相位关联的第二数据信号。
13.根据权利要求12所述的数据采样电路，其特征在于，
所述第四选择子模块，具体用于当所述模式寄存器设置信息的取值为第一值时，确定所述目标相位为所述相位A，将所述相位A对应的第二数据信号作为所述目标数据信号；
或者，
所述第四选择子模块，具体用于当所述模式寄存器设置信息的取值为第二值时，确定所述目标相位为所述相位B，将所述相位B对应的第二数据信号作为所述目标数据信号；
或者，
所述第四选择子模块，具体用于当所述模式寄存器设置信息的取值为第三值时，确定所述目标相位为所述相位C，将所述相位C对应的第二数据信号作为所述目标数据信号；
或者，
所述第四选择子模块，具体用于当所述模式寄存器设置信息的取值为第四值时，确定所述目标相位为所述相位D，将所述相位D对应的第二数据信号作为所述目标数据信号。
14.根据权利要求9、10、12或13所述的数据采样电路，其特征在于，
所述第一前导模式为2个时钟周期的前导模式；
所述第二前导模式为3个时钟周期的前导模式；
所述第三前导模式为4个时钟周期的前导模式。
15.根据权利要求10或者13所述的数据采样电路，其特征在于，
所述第一值为00，所述第二值为01，所述第三值为10，所述第四值为11。
16.一种半导体存储器，其特征在于，包括如权利要求1至15任一项所述的数据采样电路。
17.根据权利要求16所述的半导体存储器，其特征在于，所述半导体存储器为动态随机存取存储器DRAM芯片。
18.根据权利要求17所述的半导体存储器，其特征在于，所述动态随机存取存储器DRAM芯片符合DDR5内存规格。
CN202111133806.4A 2021-09-27 2021-09-27 一种数据采样电路及半导体存储器 Pending CN115881184A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202111133806.4A CN115881184A (zh) 2021-09-27 2021-09-27 一种数据采样电路及半导体存储器
US17/733,030 US11854636B2 (en) 2021-09-27 2022-04-29 Data sampling circuit and semiconductor memory

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111133806.4A CN115881184A (zh) 2021-09-27 2021-09-27 一种数据采样电路及半导体存储器

Publications (1)

Publication Number Publication Date
CN115881184A true CN115881184A (zh) 2023-03-31

Family

ID=85705954

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111133806.4A Pending CN115881184A (zh) 2021-09-27 2021-09-27 一种数据采样电路及半导体存储器

Country Status (2)

Country Link
US (1) US11854636B2 (zh)
CN (1) CN115881184A (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7190754B1 (en) * 2001-12-24 2007-03-13 Rambus Inc. Transceiver with selectable data rate
JP4335730B2 (ja) * 2004-03-31 2009-09-30 Ｎｅｃエレクトロニクス株式会社 デマルチプレクサ装置
KR100594296B1 (ko) * 2004-10-12 2006-06-30 삼성전자주식회사 디지털 텔레비전 수신 장치의 동기신호 검출기 및 그 방법
US7957942B2 (en) * 2008-06-22 2011-06-07 United Electronic Industries, Inc Position and angle digital detection and simulation

Also Published As

Publication number Publication date
US11854636B2 (en) 2023-12-26
US20230101821A1 (en) 2023-03-30

Similar Documents

Publication Publication Date Title
US7751261B2 (en) Method and apparatus for controlling read latency of high-speed DRAM
KR100274731B1 (ko) 전력소비를최소화한동기dram
US6172537B1 (en) Semiconductor device
US6980479B2 (en) Semiconductor device for domain crossing
US8055930B2 (en) Internal clock signal generating circuits including frequency division and phase control and related methods, systems, and devices
US7111185B2 (en) Synchronization device with delay line control circuit to control amount of delay added to input signal and tuning elements to receive signal form delay circuit
US7773435B2 (en) Semiconductor memory devices for controlling latency
US9959918B2 (en) Memory device and system supporting command bus training, and operating method thereof
US7319349B2 (en) Semiconductor integrated circuit
US6952378B2 (en) Method for on-die detection of the system operation frequency in a DRAM to adjust DRAM operations
CN110199353A (zh) 用于在存储器装置中提供不同时钟频率的内部时钟信号的设备和方法
US7898900B2 (en) Latency counter, semiconductor memory device including the same, and data processing system
KR20190112838A (ko) 입력 클록 신호와 다상 클록 신호 간의 위상 관계를 결정하기 위한 장치 및 방법
US6194916B1 (en) Phase comparator circuit for high speed signals in delay locked loop circuit
US7587645B2 (en) Input circuit of semiconductor memory device and test system having the same
US6456560B2 (en) Semiconductor integrated circuit device with test interface circuit for performing test on embedded memory from outside
US6069829A (en) Internal clock multiplication for test time reduction
US20050105376A1 (en) Data output control circuit
JP3945897B2 (ja) 半導体装置
US11398816B2 (en) Apparatuses and methods for adjusting a phase mixer circuit
JP5673842B2 (ja) 半導体装置
CN115881184A (zh) 一种数据采样电路及半导体存储器
US6711091B1 (en) Indication of the system operation frequency to a DRAM during power-up
US8514005B2 (en) Circuit and method for generating multiphase clock signals and corresponding indication signals
CN116230061A (zh) 用于延迟测量初始化的设备及方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination