CN1158693C - 在半导体制作过程中通过氘以形成多晶硅层的方法 - Google Patents
在半导体制作过程中通过氘以形成多晶硅层的方法 Download PDFInfo
- Publication number
- CN1158693C CN1158693C CNB011326743A CN01132674A CN1158693C CN 1158693 C CN1158693 C CN 1158693C CN B011326743 A CNB011326743 A CN B011326743A CN 01132674 A CN01132674 A CN 01132674A CN 1158693 C CN1158693 C CN 1158693C
- Authority
- CN
- China
- Prior art keywords
- deuterium
- polysilicon layer
- layer
- polysilicon
- gate oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明揭露一种在半导体制作过程中通过氘以形成多晶硅层的方法。首先,提供半导体衬底,其中半导体衬底上具有介电层。然后,分解包含氯与氘的硅烷以形成多晶硅层在介电层上。
Description
发明领域
本发明是有关于一种半导体元件的制造方法,特别是有关于一种在半导体制作过程中通过氘以形成多晶硅层的方法。
发明背景
在半导体元件之中,典型MOS结构为形成栅极结构在栅极氧化薄膜上。此时,形成栅极结构的导体像是多晶硅、多晶金属硅化等等。多晶硅为一薄膜,广泛应用在半导体的制造。多晶硅典型地应用在集成电路如栅极结构、内连线及电容器上。然而,多晶硅受限于强烈高电阻力。在掺杂多晶硅薄膜上形成多晶金属硅化薄膜,多晶金属硅化薄膜乃经由低电阻金属硅化物所组成,且可代替多晶硅使用。减少栅极及内连线的电阻,可产生较快的集成电路及较慢能量消耗的集成电路。
参照图1A,首先,提供半导体衬底100。然后,在半导体衬底100上形成栅极氧化层102。栅极氧化层102可为二氧化硅层,通过热氧化法或化学气相沉积法形成,例如增强型等离子化学气相淀积法,常压化学气相沉积法与低压化学气相沉积法。然后,在栅极氧化层102上形成多晶硅层104,多晶硅层104利用硅烷(SiH4)气体为反应气体,通过低压化学气相沉积法形成。因此,在栅极氧化层102与栅极多晶硅104间界面,总有许多悬浮键在硅-氢键结中以氢收尾。
一般通过硅烷的高温分解(例如热分解)沉积多晶硅,分解温度在580-650℃之间。主要沉积的技术为低压化学气相沉积法。沉积的反应方程式为:
参照图1B显示分子结构图,悬浮键发生在栅极氧化层102与多晶硅层104之间。在栅极氧化层与多晶硅层表面的硅-氢键将造成不好的电性结果。
参照图1C,此图为延续图1A中经过部分蚀刻与形成间隙壁的MOS结构图,其中依序形成半导体衬底100、栅极氧化层102与多晶硅层104。在多晶硅层104侧壁形成间隙壁106,以多晶硅层104及间隙壁106为掩模,植入离子到半导体衬底100内以形成源极/漏极区108。在多晶硅层104上通入电压,即完成MOS晶体管截面剖视图。而由于图1B所提出的问题,使用硅烷(SiH4)气体为反应气体,造成介于栅极氧化层102与栅极多晶硅层104的栅极氧化层表面之间的不稳定。在栅极多晶硅层104上加入电压(V)109,在栅极氧化层的表面会累积大量的电荷。因为表面的不稳定,以致于栅极氧化层102下方的通道区域不容易产生,造成资料延迟现象。
发现大部分硅-氢键的总数具有较弱的键结力且相互无关连但是互相成比例。因此,通过减少硅-氢键键结的总数在栅极氧化层整个区域,可获得具有明显高电性可靠性的栅极氧化层。
基于上述的这些原因,极欲寻求一种在半导体制作过程中使用氘以形成多晶硅层的方法,以获得在氧化层与多晶硅层之间较佳的稳定性。
发明内容
鉴于上述的发明背景中,传统的金属氧化半导体晶体管制作过程所产生的诸多缺点,在本发明中提供一种在半导体制作过程中使用氘以形成多晶硅层的方法,可以增加传统制作过程中表面稳定性的问题。
本发明的主要目的是提供一种在半导体制作过程中使用氘以形成多晶硅层的方法,可以增加栅极氧化层表面的稳定性。
本发明的另一目的是提供一种在半导体制作过程中使用氘以形成多晶硅层的方法,可以在半导体结构中得到较佳电性结果。
根据上述的目的,本发明揭露形成一种在半导体制作过程中使用氘以形成多晶硅层的方法。首先,提供半导体衬底,其中半导体衬底上具有介电层。然后,分解包含氯与氘的硅烷以形成多晶硅层在介电层上。
本发明的目的及诸多优点通过以下较佳具体实施例的详细说明,并参照附图,将使本发明更加清楚。
附图说明
图1A是为现有技术中金属氧化物半导体结构的截面剖视图;
图1B是使用SiH4的来源气体在栅极氧化层表面键结的分子结构图;
图1C是在栅极氧化层上加入电压的金属氧化半导体晶体管的侧面剖视图;
图2A为本发明一最佳实施例,关于一种在半导体制作过程中使用氘以形成多晶硅层的截面剖视图;
图2B是使用SiD2Cl2或SiDCl3的来源气体与栅极氧化层表面键结的分子结构图;
图2C是在栅极氧化层上加入电压的金属氧化半导体晶体管的截面剖视图。
具体实施方式
本发明的半导体设计可被广泛地应用到许多半导体设计中,并且可利用许多不同的半导体材料制作,当本发明以一较佳实施例来说明本发明方法时,习知此领域的人士应有的认知是许多的步骤可以改变,材料及杂质也可替换,这些一般的替换无疑地亦不脱离本发明的精神及范畴。
其次,本发明用示意图详细描述如下,在详述本发明实施例时,表示半导体结构的剖面图在半导体制作过程中会不依一般比例作局部放大以利说明,然不应以此作为有限定的认知。此外,在实际的制作中,应包含长度、宽度及深度的三维空间尺寸。
参照图2A,首先,提供半导体衬底200,例如为硅衬底。然后,在半导体衬底200上形成栅极氧化层202,其栅极氧化层202的厚度大约为100~300埃。栅极氧化层202可为二氧化硅层,通过热氧化法或化学气相沉积法形成,例如增强型等离子化学气相淀积法,常压化学气相沉积法与低压化学气相沉积法。然后,在栅极氧化层202上形成栅极多晶硅层204,其中栅极多晶硅层204的厚度大约为2000~3000埃。栅极多晶硅层204利用包含氯与氘的硅烷为反应气体,通过低压化学气相沉积法形成,温度大约为600~800℃。在最佳实施例中,多晶硅层使用具有较佳性质结构SiD2Cl2或SiDCl3为反应气体。由于使用SiD2Cl2或SiDCl3气体为反应气体,造成介于栅极氧化层202与栅极多晶硅层204的栅极氧化层表面之间的稳定。
举例来说,在含氘状态下,通过化学气相沉积法形成多晶硅层204,将通过氘相似物替代传统氢反应物。通过低压化学气相沉积法成长多晶硅层204,并通过SiD2Cl2或SiDCl3为反应气体。通过低压化学气相沉积法成长多晶硅层204的制作过程,实行***温度大约为600~800℃,***压力大约为100~500torr,使用大约为0~500sccm SiD2Cl2或0~500sccmSiDCl3的来源气体。沉积反应方程式为:
或
参照图2B显示分子结构图,悬浮键发生在栅极氧化层202与多晶硅层204之间。在栅极氧化层与栅极多晶硅层表面的硅-氘键将得到较好的电性。特别是,在栅极氧化层202的表面,形成硅-氘键比硅-氢键稳定。因此,当加入电压至多晶硅层204时,将不会有电荷累积在栅极氧化层202与栅极多晶硅204界面间,可以在硅-氘键结中以氘收尾。因此,使用氘原子在栅极多晶硅204中以稳定表面的结构是非常有用的。
参照图2C,此图为延续图2A中经过部分蚀刻与形成间隙壁的MOS结构图,其中依序形成半导体衬底200、栅极氧化层202与多晶硅层204。在多晶硅层204侧壁形成间隙壁206,以多晶硅层204及间隙壁206为掩模,植入离子到半导体衬底200内以形成源极/漏极区208。在多晶硅层204上通入电压(V),即完成MOS晶体管截面剖视图。由于图2B所提出的问题,因使用SiD2Cl2或SiDCl3气体为反应气体,以致于介于栅极氧化层202与栅极多晶硅层204的栅极氧化层表面之间的稳定。在栅极多晶硅层204的顶端加入电压209,在栅极氧化层的表面不会累积大量的电荷。因为表面的稳定,以致于栅极氧化层202下方的通道区域很容易产生。
根据本发明方法所提供一种在半导体制作过程中使用氘以形成多晶硅层的方法,具有下述之优点:
1、提供一种在半导体制作过程中使用氘以形成多晶硅层的方法,可以增加栅极氧化层表面的稳定性。
2、提供一种在半导体制作过程中使用氘以形成多晶硅层的方法,可以在半导体结构中获得较佳电性结果。
以上所述仅为本发明的实施例而已,并非用以限定本发明之申请专利范围;凡其它未脱离本发明所揭示之精神下所完成之等效改变或修饰,均应包含在权利要求范围内的。
Claims (10)
1、一种在半导体制作过程中形成多晶硅的方法,该方法至少包含:
提供具有介电层的半导体衬底;以及
分解包含氯与氘的硅烷以形成多晶硅层在该介电层上。
2、根据权利要求1所述的方法,其中所述的介电层在该介电层与该多晶硅层之间包含硅-氘键。
3、根据权利要求1所述的方法,其中上述的包含氯与氘的硅烷至少包含SiD2Cl2。
4、根据权利要求1所述的方法,其中上述的包含氯与氘的硅烷至少包含SiDCl3。
5、根据权利要求1所述的方法,其中上述的多晶硅层是采用低压化学气相沉积法形成。
6、一种在半导体制作过程中利用氘以形成多晶硅的方法,该方法至少包含:
提供具有二氧化硅层的半导体衬底;以及
分解包含氯与氘的硅烷气体以形成多晶硅层在该二氧化硅层上。
7、根据权利要求6所述的方法,其中所述的氧化层在该氧化层与该多晶硅层之间包含硅-氘键。
8、根据权利要求6所述的方法,其中上述的包含氯与氘的硅烷至少包含SiD2Cl2。
9、根据权利要求6所述的方法,其中上述的包含氯与氘的硅烷至少包含SiDCl3。
10、根据权利要求6所述的方法,其中上述的多晶硅层是采用低压化学气相沉积法形成。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB011326743A CN1158693C (zh) | 2001-09-06 | 2001-09-06 | 在半导体制作过程中通过氘以形成多晶硅层的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB011326743A CN1158693C (zh) | 2001-09-06 | 2001-09-06 | 在半导体制作过程中通过氘以形成多晶硅层的方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1404105A CN1404105A (zh) | 2003-03-19 |
CN1158693C true CN1158693C (zh) | 2004-07-21 |
Family
ID=4671508
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB011326743A Expired - Fee Related CN1158693C (zh) | 2001-09-06 | 2001-09-06 | 在半导体制作过程中通过氘以形成多晶硅层的方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN1158693C (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102376573B (zh) * | 2010-08-10 | 2013-08-14 | 中芯国际集成电路制造(上海)有限公司 | Nmos晶体管及其形成方法 |
CN106884203A (zh) * | 2015-12-15 | 2017-06-23 | 上海新昇半导体科技有限公司 | 单晶硅锭及晶圆的形成方法 |
-
2001
- 2001-09-06 CN CNB011326743A patent/CN1158693C/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
CN1404105A (zh) | 2003-03-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1173389C (zh) | 一种金属氧化物半导体器件及其制造方法 | |
CN1199248C (zh) | 在半导体晶片中制造器件的增强淀积控制 | |
CN100578808C (zh) | 薄膜半导体器件、其制造工艺以及液晶显示器 | |
CN1179402C (zh) | 半导体器件制作工艺 | |
WO2005104206A1 (en) | Method of controlling the uniformity of pecvd-deposited thin films | |
JPH11121453A (ja) | 半導体装置を形成する方法 | |
CN1431715A (zh) | 半导体器件及其制造方法 | |
CN1237587C (zh) | 硅锗/绝缘体上外延硅互补金属氧化物半导体及其制造方法 | |
CN1158693C (zh) | 在半导体制作过程中通过氘以形成多晶硅层的方法 | |
CN1851883A (zh) | 形成具有倾角导电层的方法 | |
CN1747135A (zh) | 改善栅极多晶硅层电阻值的方法 | |
CN1700418A (zh) | 利用双镶嵌工艺来制造t型多晶硅栅极的方法 | |
CN1225021C (zh) | 应用于金属铁电氧化物和硅单管单元存储器的具有钛缓冲层的高-k栅氧化物 | |
CN1700419A (zh) | 利用双镶嵌工艺来形成t型多晶硅栅极的方法 | |
CN1199249C (zh) | 注氧隔离技术制备全介质隔离的硅量子线的方法 | |
KR100523658B1 (ko) | 구리 확산 장벽 제조 방법 | |
CN1725472A (zh) | 半导体器件的制造方法 | |
CN1700422A (zh) | 改善金属硅化物工艺产生桥连现象的清洗方法 | |
CN2699480Y (zh) | 具有多重栅极及应变的沟道层的晶体管 | |
CN1448995A (zh) | 在具有金属图案的半导体基底形成堆叠式介电层的方法 | |
CN1521838A (zh) | 闪存的制造方法 | |
JP2004158685A (ja) | 多結晶シリコン薄膜およびその製法 | |
CN1416154A (zh) | 一种多层膜结构的半导体栅工艺处理方法 | |
TWI386512B (zh) | 薄膜電晶體用之黏著層 | |
CN1612306A (zh) | 处理包含含氧氮化硅介质层的半导体器件的方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20040721 Termination date: 20190906 |