CN115868024A - 发光元件、制造其的方法以及包括其的显示装置 - Google Patents

发光元件、制造其的方法以及包括其的显示装置 Download PDF

Info

Publication number
CN115868024A
CN115868024A CN202180050184.0A CN202180050184A CN115868024A CN 115868024 A CN115868024 A CN 115868024A CN 202180050184 A CN202180050184 A CN 202180050184A CN 115868024 A CN115868024 A CN 115868024A
Authority
CN
China
Prior art keywords
layer
electrode
light emitting
semiconductor layer
emitting element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180050184.0A
Other languages
English (en)
Inventor
车炯来
金东旭
张圣爱
咸智贤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN115868024A publication Critical patent/CN115868024A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/0008—Devices characterised by their operation having p-n or hi-lo junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0025—Processes relating to coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)

Abstract

一种发光元件可以包括：第一端部和第二端部，在发光元件的长度方向上定位；第一电极，与第一端部对应；第一半导体层，设置在第一电极上；活性层，设置在第一半导体层上；第二半导体层，设置在活性层上；以及第二电极，设置在第二半导体层上并且与第二端部对应。第二电极可以包括设置在第一半导体层上的第一层和设置在第一层上的第二层。第一半导体层可以包括掺杂有p型掺杂剂的p型半导体层。第二半导体层可以包括掺杂有n型掺杂剂的n型半导体层。第一电极可以与第一半导体层欧姆接触。第二电极可以与第二半导体层欧姆接触。

Description

发光元件、制造其的方法以及包括其的显示装置
技术领域
发明涉及一种发光元件、制造该发光元件的方法以及包括该发光元件的显示装置。
背景技术
随着对信息显示器的兴趣和对使用便携式信息媒介的需求增大，显示装置的研究和商业化正在积极进行。
发明内容
技术问题
发明的实施例提供了一种发光元件及制造其的方法，在发光元件中在其两个端部中的每个处形成欧姆电极，并且发光元件的从欧姆电极暴露的一个表面具有恒定的表面粗糙度，使得两个端部具有均匀的特性。
在公开的实施例中，显示装置包括上述发光元件。
技术方案
在实施例中，发光元件可以包括：第一端部和第二端部，在发光元件的长度方向上设置；第一电极，与第一端部对应；第一半导体层，设置在第一电极上；活性层，设置在第一半导体层上；第二半导体层，设置在活性层上；以及第二电极，设置在第二半导体层上并且与第二端部对应。第二电极可以包括设置在第一半导体层上的第一层和设置在第一层上的第二层。
在实施例中，第一半导体层可以包括掺杂有p型掺杂剂的p型半导体层，第二半导体层可以包括掺杂有n型掺杂剂的n型半导体层。
在实施例中，第一电极可以与第一半导体层欧姆接触，并且第二电极可以与第二半导体层欧姆接触。
在实施例中，第一半导体层可以包括掺杂有p型掺杂剂的p型半导体层，并且第二半导体层可以包括掺杂有n型掺杂剂的n型半导体层。
在实施例中，第一电极可以与第一半导体层欧姆接触，并且第二电极可以与第二半导体层欧姆接触。
在实施例中，第一层和第二层可以包括透明导电材料。
在实施例中，第一层可以包括透明金属，并且第二层可以包括透明导电氧化物。
在实施例中，第二层的外表面可以包括具有整体均匀周期性的不平坦图案。
在实施例中，第二层的外表面可以包括具有整体不均匀形状的不平坦图案。
在实施例中，发光元件可以包括：绝缘膜，围绕第一电极、第一半导体层、活性层、第二半导体层和第二电极中的每个的外周表面。在实施例中，绝缘膜的与第二端部对应的区域的厚度可以在长度方向上向上逐渐减小。
在实施例中，绝缘膜的与第二端部对应的一个区域可以具有与绝缘膜的与第一端部对应的区域不同的形状。
在实施例中，绝缘膜可以围绕第二电极的外周表面的一部分，以使第二电极的至少一部分暴露。
在一个示例性实施例中，第一电极的下表面可以基本上是平坦的并且在长度方向上与第二电极的上表面平行。
上述发光元件可以通过制造发光元件的方法来制造，所述方法包括以下步骤：提供第一基底；形成可以包括在第一基底的第一表面上堆叠的第一电极、第一半导体层、活性层、第二半导体层和第二电极的发光堆叠件；在第二电极上形成缓冲层；在缓冲层上形成粘合层，并且在粘合层上布置第二基底以将第一基底与第二基底接合；翻转第一基底，使得第一基底的第二表面面向上，第一基底的第一表面和第二表面彼此相对；使用激光剥离方法去除第一基底以使第一电极暴露；在竖直方向上蚀刻发光堆叠件以形成发光堆叠图案并且使缓冲层的区域暴露；在发光堆叠图案的表面上和缓冲层的区域上形成绝缘材料层；在竖直方向上蚀刻绝缘材料层以形成围绕发光堆叠图案的表面的绝缘层；以及使用化学剥离方法将被绝缘层围绕的发光堆叠图案与第二基底分离，以形成至少一个发光元件。
在实施例中，至少一个发光元件可以包括在发光元件的长度方向上设置的第二电极、第二半导体层、活性层、第一半导体层和第一电极。
在实施例中，第一半导体层可以包括掺杂有n型掺杂剂的n型半导体层，并且第二半导体层可以包括掺杂有p型掺杂剂的p型半导体层。
在实施例中，第一电极可以包括设置在第一半导体层上的第一层和设置在第一层上的第二层，并且第一层和第二层可以包括透明导电材料。第一层可以包括透明金属，并且第二层可以包括透明导电氧化物。
在实施例中，缓冲层可以是包括无机材料的无机绝缘膜。
在实施例中，形成发光堆叠件可以包括以下步骤：在第一基底上形成第一电极；在第一电极上形成第一半导体层；在第一半导体层上形成活性层；在活性层上形成第二半导体层；以及在第二半导体层上形成第二电极。
在实施例中，形成发光堆叠图案可以包括以下步骤：在暴露的第一电极上形成掩模；在掩模上形成至少一个精细图案；蚀刻掩模以形成与至少一个精细图案对应的至少一个掩模图案；竖直蚀刻除与至少一个掩模图案对应的一个区域之外的剩余区域以形成凹槽；以及去除至少一个掩模图案。
根据实施例的显示装置可以包括：第一像素电极和第二像素电极，在基底上在第一方向上彼此间隔开并且在不同于第一方向的第二方向上延伸；以及发光元件，设置在第一像素电极与第二像素电极之间，并且在发光元件的长度方向上均包括第一端部和第二端部。
在实施例中，发光元件中的每个可以包括：第一电极，与第一端部对应；第一半导体层，设置在第一电极上；活性层，设置在第一半导体层上；第二半导体层，设置在活性层上；以及第二电极，与第二端部对应并且包括设置在第二半导体层上的第一层和设置在第一层上的第二层。
在实施例中，在剖视图中，第一端部和第二端部中的每个可以与第一像素电极和第二像素电极中的一个叠置。
在一个示例性实施例中，第一层和第二层可以包括透明导电材料。
在实施例中，显示装置还可以包括：第一接触电极，设置在第一像素电极和发光元件中的每个的第一端部上；以及第二接触电极，设置在第二像素电极和发光元件中的每个的第二端部上。第一接触电极可以电连接到第一像素电极，并且第二接触电极可以电连接到第二像素电极。
有益效果
在发光元件、制造发光元件的方法以及包括发光元件的显示装置中，由于使用激光剥离方法将与n型半导体层欧姆接触的第一电极与生长基底(第一基底)分离，并且使用化学剥离方法将与p型半导体层欧姆接触的第二电极与支撑基底(第二基底)分离，因此第一电极的分离表面和第二电极的分离表面可以具有恒定的表面粗糙度。因此，可以制造两个端部具有均匀特性的发光元件。
另外，第一接触电极的与每个发光元件的第一电极接触的接触面积可以同第二接触电极的与对应的发光元件的第二电极接触的接触面积基本上相同或相似。因此，可以使由于每个发光元件的两个端部处的不均匀的接触面积引起的缺陷最小化，从而改善对应的发光元件的可靠性。
根据本发明的一个示例性实施例的效果不限于上述内容，并且更多的各种效果包括在本说明书中。
附图说明
图1是示出根据发明的实施例的发光元件的示意性透视图。
图2至图4b是示出根据各种实施例的图1的发光元件的剖视图。
图5至图20是顺序地示出制造图1和图2的发光元件的方法的剖视图。
图21示出了根据发明的实施例的显示装置。图21是使用图1和图2中所示的发光元件作为光源的显示装置的示意性平面图。
图22是示出根据实施例的包括在图21中所示的一个像素中的组件之间的电连接关系的电路图。
图23是示出图21中所示的像素中的一个像素的示意性平面图。
图24是沿着图23的线I-I'截取的剖视图。
图25是图24的部分EA1的示意性放大剖视图。
图26是图25的部分EA2的示意性放大剖视图。
图27是图25的部分EA3的示意性放大剖视图。
图28是沿着图23的线II-II'截取的剖视图。
图29是沿着图23的线III-III'截取的剖视图
图30是示出根据发明的实施例的像素的示意性平面图。
图31是沿着图30的线IV-IV'截取的剖视图。
图32是与图30的线IV-IV'对应的剖视图，其示出了根据实施例实现的图31的堤图案。
图33是与图30的线IV-IV'对应的剖视图，其示出了根据实施例实现的图31的第一接触电极和第二接触电极。
具体实施方式
虽然发明对各种修改和替代实施例是开放的，但是将在附图中通过示例的方式描述和示出发明的具体实施例。然而，应理解的是，并不意图将发明限制于所公开的特定实施例，相反，发明将覆盖落入发明的精神和范围内的所有修改、等同物和替代物。
在整个附图中，同样的附图标记表示同样的元件。在附图中，为了清楚起见，可以夸大结构的尺寸。尽管这里使用术语“第一”、“第二”等来描述各种元件，但是这些元件不应受这些术语的限制。这些术语仅用于将一个元件与另一元件区分开的目的。例如，在不脱离发明的范围的情况下，第一元件可以被称为第二元件，并且类似地，第二元件也可以被称为第一元件。除非另有说明，否则单一形式的表述意味着包括多个元件。
将理解的是，当在本说明书中使用术语“包含”和/或其变型或者“包括”和/或其变型时，说明存在所陈述的特征、整体、步骤、操作、元件、组件和/或其组合，但是不排除存在或添加一个或更多个其它特征、整体、步骤、操作、元件、组件和/或其组合。另外，当层、膜、区域或板被称为“在”另一层、另一膜、另一区域或另一板“上”或“下面”时，它可以“直接”或“间接”在所述另一层、所述另一膜、所述另一区域或所述另一板上，或者也可以存在一个或更多个居间层。此外，在发明中，当层、膜、区域、板等的部件形成在另一部件上时，形成该部件的方向不仅限于上方向，并且包括侧向方向或下方向。相反，将理解的是，当诸如层、膜、区域或板的元件被称为“在”另一元件“之下”时，它可以直接在所述另一元件之下，或者也可以存在居间元件。
在申请中，当描述元件(诸如第一元件)“可操作地或通信地与”另一元件(诸如第二元件)“结合”/“可操作地或通信地结合到”另一元件(诸如第二元件)”、“电连接”或“连接”到另一元件(诸如第二元件)时，该元件可以直接连接到所述另一元件，或者可以通过又一元件(例如，第三元件)连接到所述另一元件。相反，当描述元件(例如，第一元件)“直接连接”或“直接结合”到另一元件(例如，第二元件)时，意味着在所述元件与所述另一元件之间不存在居间元件(例如，第三元件)。
在说明书和权利要求书中，短语“……中的至少一个(种/者)”出于其含义和解释的目的意图包括“选自……的组中的至少一个(种/者)”的含义。例如，“A和B中的至少一个(种/者)”可以被理解为意味着“A、B或者A和B”。在说明书和权利要求书中，如本领域普通技术人员所理解的，与突然或急剧变化相反，“逐渐”意味着变化将以中等速度发生。
除非另有定义，否则这里使用的所有术语(包括技术术语和科学术语)具有与本公开所属领域的普通技术人员通常理解的含义相同的含义。还将理解的是，术语(诸如在常用词典中定义的术语)应该被解释为具有与它们在相关领域的背景下的含义一致的含义，并且将不以理想化或过于形式化的意义来解释，除非在这里明确地如此定义。
在下文中，将参照附图详细描述发明的实施例和本领域技术人员容易理解发明的内容所需的其它主题。在以下描述中，单数形式“一”、“一个(种/者)”和“所述(该)”意图也包括复数形式，除非上下文另外清楚地指出。
图1是示出根据发明的实施例的发光元件的示意性透视图，并且图2至图4b是示出根据实施例的图1的发光元件的剖视图。
在发明的实施例中，发光元件的类型和/或形状不限于图1至图4b中所示的实施例。
参照图1至图4b，发光元件LD可以包括第一半导体层11、第二半导体层13和置于第一半导体层11与第二半导体层13之间的活性层12。发光元件LD可以包括第一电极16和第二电极15。
在实施例中，发光元件LD可以实现为其中第二电极15、第二半导体层13、活性层12、第一半导体层11和第一电极16顺序地堆叠的发光堆叠图案10。
发光元件LD可以以在一个方向上延伸的形状设置。当假设发光元件LD的延伸方向是其长度的方向时，发光元件LD可以在延伸方向上包括第一端部EP1(或下端部)和第二端部EP2(或上端部)。第一半导体层11和第二半导体层13中的一个半导体层可以设置在发光元件LD的第一端部EP1(或下端部)处，并且第一半导体层11和第二半导体层13中的另一半导体层可以设置在发光元件LD的第二端部EP2(或上端部)处。在实施例中，第二半导体层13可以设置在发光元件LD的第一端部EP1(或下端部)处，并且第一半导体层11可以设置在发光元件LD的第二端部EP2(或上端部)处。
发光元件LD可以以各种形状设置。作为示例，发光元件LD可以具有在其长度L的方向上是长的(即，具有大于一的长宽比)的棒形状、条形状或柱形状。在发明的实施例中，发光元件LD在其长度的方向上的长度L可以大于其直径D(或剖面的宽度)。发光元件LD可以包括例如以达到具有在从纳米级至微米级的范围的直径D和/或长度L的程度的非常小的尺寸制造的发光二极管(LED)。
发光元件LD的直径D可以在约0.5μm至约500μm的范围内，并且其长度L可以在约1μm至约10μm的范围内。然而，发光元件LD的直径D和长度L不限于此，可以改变发光元件LD的尺寸使得发光元件LD满足应用发光元件LD的照明装置或自发光显示装置的要求(或设计条件)。
第二半导体层13可以包括例如至少一个p型半导体层。作为示例，第二半导体层13可以包括p型半导体层，该p型半导体层包括选自InAlGaN、GaN、AlGaN、InGaN、AlN和InN中的至少一种半导体材料并且掺杂有诸如镁(Mg)的第二导电类型掺杂剂(或p型掺杂剂)。然而，构成第二半导体层13的材料不限于此，并且第二半导体层13可以由各种材料制成。在发明的实施例中，第二半导体层13可以包括掺杂有第二导电掺杂剂(或p型掺杂剂)的氮化镓(GaN)半导体材料。第二半导体层13可以包括在发光元件LD的长度的方向上与活性层12接触的上表面13b和与第二电极15接触的下表面13a。
活性层12可以设置在第二半导体层13上，并且可以形成为具有单量子阱结构或多量子阱结构。作为示例，当活性层12形成为具有多量子阱结构时，在活性层12中，势垒层(未示出)、应变增强层和阱层可以重复并且周期性地堆叠为一个单元。应变增强层可以具有比势垒层小的晶格常数，以进一步增强应变(例如，施加到阱层的压缩应力)。然而，活性层12的结构不限于上述实施例。
活性层12可以发射具有400nm至900nm的波长的光，并且可以具有双异质结构。在发明的实施例中，掺杂有导电掺杂剂的包层(未示出)可以在发光元件LD的长度L的方向上形成在活性层12的上部和/或下部上。作为示例，包层可以形成为AlGaN层或InAlGaN层。根据实施例，可以使用诸如AlGaN或InAlGaN的材料来形成活性层12，另外，各种材料可以构成活性层12。活性层12可以包括与第二半导体层13接触的第一表面12a和与第一半导体层11接触的第二表面12b。
当具有特定电压或更高电压的电场被施加到发光元件LD的两个端部时，电子-空穴对复合，因此，发光元件LD发光。通过使用这种原理控制发光元件LD的光发射，可以使用发光元件LD作为包括显示装置的像素的各种发光装置的光源(或发光源)。
第一半导体层11可以设置在活性层12的第二表面12b上，并且可以包括与第二半导体层13不同类型的半导体层。作为示例，第一半导体层11可以包括至少一个n型半导体层。例如，第一半导体层11可以是n型半导体层，该n型半导体层包括选自InAlGaN、GaN、AlGaN、InGaN、AlN和InN中的任何一种半导体材料并且掺杂有诸如硅(Si)、锗(Ge)或锡(Sn)的第一导电类型掺杂剂(或n型掺杂剂)。然而，构成第一半导体层11的材料不限于此，并且第一半导体层11可以由各种材料制成。在发明的实施例中，第一半导体层11可以包括掺杂有第一导电掺杂剂(或n型掺杂剂)的氮化镓(GaN)半导体材料。第一半导体层11可以包括在发光元件LD的长度L的方向上与活性层12的第二表面12b接触的下表面11a和与第一电极16接触的上表面11b。
在发明的实施例中，第二半导体层13和第一半导体层11可以在发光元件LD的长度L的方向上具有不同的厚度。作为示例，第一半导体层11可以在发光元件LD的长度L的方向上具有比第二半导体层13的厚度相对大的厚度。因此，发光元件LD的活性层12可以定位为比第一半导体层11的上表面11b靠近第二半导体层13的下表面13a。
第一半导体层11和第二半导体层13中的每个被示出为形成为一个层，但是实施例不限于此。在发明的实施例中，根据活性层12的材料，第一半导体层11和第二半导体层13中的每个还可以包括至少一个层，例如，包层和/或拉伸应变势垒减小(TSBR)层。TSBR层可以是设置在具有不同晶格结构的半导体层之间以用作用于减小晶格常数差的缓冲件的应变减小层。TSBR层可以形成为包括p-GaInP、p-AlInP或p-AlGaInP的p型半导体层，但是实施例不限于此。
第二电极15可以与第二半导体层13的下表面13a接触。第二电极15可以是电连接到第二半导体层13的欧姆接触电极。第二电极15可以包括具有特定水平或更高水平的透射率(或透光率)的导电材料。作为示例，第二电极15可以由铬(Cr)、钛(Ti)、铝(Al)、金(Au)、镍(Ni)、氧化铟锡(ITO)、氧化铟锌(IZO)、氧化铟锡锌(ITZO)及其氧化物或合金中的一种或混合物制成。第二电极15可以是基本上透明的。因此，在发光元件LD的活性层12中产生的光可以穿过第二电极15以从发光元件LD向外发射。第二电极15可以包括与第二半导体层13接触的上表面15b和在发光元件LD的长度L的方向上暴露于外部的下表面15a。在实施例中，第二电极15的下表面15a可以是发光元件LD的第一端部EP1(或下端部)。
第一电极16可以设置在第一半导体层11上，并且可以与第一半导体层11的上表面11b接触。在实施例中，第一电极16可以包括第一层16a和第二层16b。作为示例，第一电极16可以包括位于发光元件LD的长度L的方向上的第二层16b和第一层16a。
第二层16b可以是与第一半导体层11的上表面11b直接接触的欧姆接触电极。第二层16b可以包括具有特定水平或更高水平的透射率(或透光率)的导电材料。作为示例，第二层16b可以包括选自被描述为第二电极15的结构材料的材料中的透明导电氧化物。根据实施例，第二层16b可以由铟(In)、钛(Ti)、铬(Cr)、镍(Ni)等以薄膜形式制成。第二层16b可以包括在发光元件LD的长度L的方向上与第一半导体层11接触的下表面16b_1和与第一层16a接触的上表面16b_2。
第一层16a可以与第二层16b的上表面16b_2直接接触。第一层16a可以由具有特定水平或更高水平的透射率(或透光率)的透明导电材料制成。作为示例，第一层16a可以包括氧化铟锡(ITO)、氧化铟锌(IZO)、氧化铟锡锌(ITZO)、掺氟氧化锡(FTO)、掺氟氧化锌等。根据实施例，第一层16a可以包括薄膜形式的金属。在这种情况下，金属可以包括金(Au)等。第一层16a可以包括与第二层16b接触的下表面16a_1和在发光元件LD的长度L的方向上暴露于外部的上表面16a_2。在实施例中，第一层16a的上表面16a_2可以是发光元件LD的第二端部EP2(或上端部)。
第一层16a的上表面16a_2可以具有整体均匀的表面(例如，平滑的表面)。然而，实施例不限于此，并且根据实施例，如图4a中所示，第一层16a的上表面16a_2可以具有包括具有整体均匀(或规则)周期性的不平坦图案的表面粗糙度。另外，根据另一实施例，如图4b中所示，第一层16a的上表面16a_2可以具有包括具有整体不均匀(或不规则)形状的不平坦图案的表面粗糙度。如上所述，当第一层16a的上表面16a_2包括具有均匀(或规则)周期性的不平坦图案或具有不均匀(或不规则)形状的不平坦图案时，从活性层12发射的光可以被漫反射，使得可以进一步改善光的提取效率。
在图1至图4b中，为了方便起见，第一层16a和第二层16b被示出为在发光元件LD的长度L的方向上具有相同的厚度，但是实施例不限于此。根据实施例，第二层16b可以在发光元件LD的长度L的方向上比第一层16a厚。如上所述，由于第二层16b对应于与第一半导体层11直接接触的欧姆接触电极，因此第二层16b可以以薄膜的形式沉积而用于与第一半导体层11平滑地欧姆接触。第二层16b可以被设计为在发光元件LD的长度L的方向上比第一层16a薄，但是实施例不限于此。
在实施例中，发光堆叠图案10可以设置和/或形成为具有与发光元件LD的形状对应的形状。例如，当发光元件LD设置和/或形成为具有圆柱形状时，发光堆叠图案10也可以设置和/或形成为具有圆柱形状。当发光堆叠图案10具有圆柱形状时，第二电极15、第二半导体层13、活性层12、第一半导体层11和第一电极16中的每个可以具有圆柱形状。
在发光元件LD的长度L的方向上，电连接到第二半导体层13的第二电极15可以设置在发光元件LD的第一端部EP1(或下端部)处，并且电连接到第一半导体层11的第一电极16可以设置在发光元件LD的第二端部EP2(或上端部)处。发光元件LD可以包括位于发光元件LD的两个端部EP1和EP2处并且暴露于外部的第二电极15的下表面15a和第一电极16的第一层16a的上表面16a_2。第二电极15的下表面15a和第一层16a的上表面16a_2可以是暴露于外部以与外部导电材料(例如，接触电极)接触并且电连接到接触电极的表面(例如，外表面)。
当发光堆叠图案10设置和/或形成为具有与发光元件LD的形状对应的形状时，发光堆叠图案10可以具有与发光元件LD的长度L基本上相似或相同的长度。
在发明的实施例中，发光元件LD还可以包括绝缘膜14。然而，根据实施例，也可以省略绝缘膜14，并且绝缘膜14也可以设置为仅覆盖发光堆叠图案10的一部分。
绝缘膜14可以防止当活性层12与除第一半导体层11和第二半导体层13之外的导电材料接触时可能发生的电短路。另外，绝缘膜14可以使发光元件LD的表面缺陷最小化，从而改善发光元件LD的寿命和发光效率。此外，当多个发光元件LD紧密地设置时，绝缘膜14可以防止发光元件LD之间可能发生的不期望的短路。当可以防止活性层12与外部导电材料短路时，不限制是否设置绝缘膜14。
绝缘膜14可以包括透明绝缘材料。例如，绝缘膜14可以包括选自由氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氧化铝(AlOx)、氧化钛(TiOx)、氧化铪(HfOx)、氧化钛锶(SrTiOx)、氧化钴(CoxOy)、氧化镁(MgO)、氧化锌(ZnO)、氧化钌(RuOx)、氧化镍(NiO)、氧化钨(WOx)、氧化钽(TaOx)、氧化钆(GdOx)、氧化锆(ZrOx)、氧化镓(GaOx)、氧化钒(VxOy)、ZnO:Al、ZnO:B、InxOy:H、氧化铌(NbxOy)、氟化镁(MgFx)、氟化铝(AlFx)、新型铝基聚合物膜(aluconepolymer film)、氮化钛(TiN)、氮化钽(TaN)、氮化铝(AlNx)、氮化镓(GaN)、氮化钨(WN)、氮化铪(HfN)、氮化铌(NbN)、氮化钆(GdN)、氮化锆(ZrN)和氮化钒(VN)组成的组中的至少一种绝缘材料。然而，实施例不限于此，并且可以使用具有绝缘性质的各种材料作为绝缘膜14的材料。
绝缘膜14可以以单层膜的形式或以包括至少两层膜的多层膜的形式设置。
绝缘膜14可以形成和/或设置在发光堆叠图案10的外周表面(或表面)上，以围绕活性层12的外周表面。另外，绝缘膜14还可以围绕第二电极15、第二半导体层13、第一半导体层11和第一电极16中的每个的外周表面。为了方便起见，图1示出了其中绝缘膜14的一部分被去除并且包括在发光元件LD中的第二电极15、第二半导体层13、活性层12、第一半导体层11和第一电极16可以被绝缘膜14围绕的状态。在实施例中，绝缘膜14可以完全围绕第二电极15的外周表面和第一电极16的外周表面中的每个，但是实施例不限于此。根据实施例，绝缘膜14可以围绕第二电极15的外周表面的仅一部分和/或第一电极16的外周表面的仅一部分。
绝缘膜14可以包括在与发光元件LD的长度L的方向交叉的方向上与第二电极15的下表面15a平行的下表面14a、在长度L的方向上与下表面14a相对的上表面14b以及围绕发光堆叠图案10的外周表面的侧表面14c。绝缘膜14的下表面14a、绝缘膜14的上表面14b以及绝缘膜14的侧表面14c可以彼此连续地连接。这里，绝缘膜14的上表面14b可以被定义为包括绝缘膜14的上周的虚拟表面，并且绝缘膜14的下表面14a可以被定义为包括绝缘膜14的下周的虚拟表面。
绝缘膜14的下表面14a可以与第二电极15的下表面15a位于同一表面(或同一线)上，并且绝缘膜14的上表面14b可以与第一电极16的第一层16a的上表面16a_2位于同一表面(或同一线)上。绝缘膜14的下表面14a和第二电极15的下表面15a不必一定位于同一表面(或同一线)上，并且可以根据实施例位于不同的表面(或不同的线)上。类似地，绝缘膜14的上表面14b和第一层16a的上表面16a_2不必一定位于同一表面(或同一线)上，并且可以根据实施例位于不同的表面(或不同的线)上。作为示例，如图3中所示，绝缘膜14的上表面14b可以与第一层16a的上表面16a_2位于不同的表面(或不同的线)上，以使第一层16a的一部分(例如，其侧表面)暴露于外部。绝缘膜14可以围绕第一电极16的外周表面的一部分以使第一电极16的一部分暴露。当第一层16a的一部分未被绝缘膜14覆盖并且暴露于外部时，可以增大导电材料(例如，接触电极(未示出))与第一层16a之间的接触面积。因此，接触电极和第一层16a可以更稳定地电连接和/或物理连接。
绝缘膜14可以通过在发光堆叠图案10的外周表面(或表面)上形成绝缘材料层(未示出)，随后通过蚀刻工艺去除绝缘材料层的一部分来形成。上述蚀刻工艺可以是作为各向异性蚀刻方法的干蚀刻方法。由于这种蚀刻工艺，绝缘膜14的侧表面14c的与上表面14b接触的部分可以设置为具有特定曲率半径的形状或具有特定梯度的形状。在绝缘膜14的与第二端部EP2(或上端部)对应的此区域中，绝缘膜14的侧表面14c的厚度d可以在发光元件LD的长度L的方向上向上逐渐减小。绝缘膜14的与第二端部EP2对应的区域可以具有与对应于第一端部EP1(下端部)的、设置为不具有曲率或梯度的区域不同的形状。
在发光元件LD的长度L的方向上顺序地堆叠的第二电极15、第二半导体层13、活性层12、第一半导体层11和第一电极16可以具有不同的厚度，但是实施例不限于此。
可以在用于外延生长的基底(未示出)上生长并且制造发光元件LD。
使用物理方法将生长在基底上的发光元件与基底分离。发光元件LD的分离表面可以不是恒定的，并且可以根据其区域具有不同的表面粗糙度。
在实施例中，术语“恒定”可以意味着某物的尺寸、形状、范围和时间是一致的或基本上一致的，但是实施例不限于此。术语“恒定”还可以意味着对象的表面始终是平坦的、均匀的、平滑的或平的。术语“恒定”还可以意味着对象的表面是大致或平均平坦的、均匀的、平滑的或平的。然而，术语“恒定”的定义在本公开中不限于此。
当使用物理方法使基底和在其上生长的发光元件分离时，发光元件的与基底分离的一个表面不具有大致或平均恒定的表面粗糙度，并且每个区域可以具有不同的表面粗糙度。作为示例，在通过在发光元件与基底之间施加物理力或撞击来使发光元件与基底分离的物理分离方法的情况下，作用在基底和发光元件上的应力可以根据施加的力的强度(或大小)和位置而不同，因此，发光元件的与基底分离的一个表面的至少一个区域可以具有台阶差。由于上述台阶差，与所述一个表面的剩余区域不同，发光元件的所述一个表面的至少一个区域不是恒定的，例如，具有粗糙或不平坦的形状或者非恒定(或不均匀)的表面粗糙度。发光元件的所述一个表面的至少一个区域的表面粗糙度可以与发光元件的所述一个表面的剩余区域的表面粗糙度不同，使得发光元件的所述一个表面可以具有不均匀的各种形状(或表面)。在这种情况下，发光元件的与基底分离的一个表面和发光元件的与所述一个表面相对的另一表面可以具有不同的表面粗糙度。当发光元件LD的所述一个表面和其另一表面具有不同的表面粗糙度时，当发光元件LD与接触电极接触时可能产生接触缺陷。
在根据本公开的实施例的发光元件LD中，为了减轻或避免这种不平坦和不均匀的表面，可以使用激光剥离(LLO)方法和/或化学剥离(CLO)方法使发光元件LD分离，从而使发光元件LD的第一端部EP1(或下端部)和第二端部EP2(或上端部)具有大致(或平均)恒定的表面粗糙度。这将参照图5至图20在下面进行描述。
发光元件LD可以用作各种显示装置的发光源(或光源)。发光元件LD可以通过表面处理工艺制造。例如，当将多个发光元件LD在可流动的溶液(或溶剂)中混合并且供应到每个像素区域(例如，每个像素的发射区域或每个子像素的发射区域)时，可以对发光元件LD进行表面处理以使发光元件LD均匀地喷洒而不在溶液中不均匀地聚集。
包括发光元件LD的发光单元(或发光装置)可以用于诸如显示装置的需要光源的各种类型的电子装置中。例如，当多个发光元件LD设置在显示面板的每个像素的像素区域中时，发光元件LD可以用作每个像素的光源。然而，发光元件LD的应用领域不限于上述示例。例如，发光元件LD可以用于诸如照明装置的需要光源的其它类型的电子装置中。
图5至图20是顺序地示出制造图1和图2的发光元件的方法的剖视图。
参照图1、图2和图5，制备被构造为支撑发光元件LD的第一基底1。
第一基底1可以是GaAs、GaP或InP基底。第一基底1可以是用于外延生长的晶圆(或生长基底)。第一基底1可以包括在其表面上包括GaAs层的ZnO基底。此外，还可以应用在其表面上包括GaAs层的Ge基底和在Si晶圆上包括GaAs层的Si基底，且缓冲层置于Ge基底与Si基底之间。
对于第一基底1，可以使用市售的单晶基底。当满足用于制造发光元件LD的选择性并且平滑地执行外延生长时，第一基底1的材料不限于此。
第一基底1的将要对其上执行外延生长的表面可以是平坦的。第一基底1的尺寸和直径可以根据应用第一基底1的产品而变化，并且第一基底1可以以能够减少由于外延生长而因堆叠结构引起的翘曲的形式制造。第一基底1的形状不限于圆形形状，而可以是诸如矩形形状的多边形形状。
在第一基底1的第一表面SF1(或上表面)上形成牺牲层3。在制造发光元件LD的工艺中，牺牲层3可以位于发光元件LD与第一基底1之间，以使发光元件LD和第一基底1物理地分离。在这种情况下，如图5中所示，与第一基底1的第一表面SF1相对的第二表面SF2(或后表面)可以在第一基底1的厚度方向DR3(在下文中，称为“第三方向”)上面向下。
牺牲层3可以具有各种类型的结构，并且可以具有单层结构或多层结构。牺牲层3可以是在发光元件LD的最终制造工艺中被去除的层。当去除牺牲层3时，位于牺牲层3上和下方的层可以分离。
牺牲层3可以由GaAs、AlAs或AlGaAs制成。
参照图1、图2、图5和图6，在牺牲层3上形成第一电极16。
具体地，在牺牲层3上形成第一层16a，并且在第一层16a上形成第二层16b。
第一层16a可以包括选自氧化铟锡(ITO)、氧化铟锌(IZO)、氧化铟锡锌(ITZO)、掺氟氧化锡(FTO)和掺氟氧化锌中的至少一种。根据实施例，第一层16a可以包括薄膜形式的金属。第一层16a可以改善通过下面将要描述的工艺形成的第一半导体层11与接触电极(未示出)之间的接触可靠性。当去除第一基底1时，第一层16a可以防止第二层16b被照射的激光暴露于外部。由于第一层16a由透明导电氧化物制成并且与第一半导体层11欧姆接触，因此可以进一步改善发光元件LD的电特性和发光效率。上述第一层16a可以是透光导电层。
第二层16b可以由诸如铟(In)、钛(Ti)、铬(Cr)或镍(Ni)的具有特定水平或更高水平的透射率的导电材料制成。根据实施例，第二层16b可以由透明导电氧化物制成。第二层16b可以是设置在第一半导体层11与第一层16a之间并且与第一半导体层11直接欧姆接触的欧姆接触层。
在实施例中，第一层16a和第二层16b可以包括不同的材料。
包括上述第一层16a和第二层16b的第一电极16可以是欧姆接触电极。作为示例，第一电极16可以与第一半导体层11欧姆接触。然而，实施例不限于此，并且根据实施例，第一电极16可以是肖特基接触电极。
可以通过溅射方法等在牺牲层3上沉积第一电极16。在牺牲层3上顺序地形成第一层16a和第二层16b的方法不限于此，并且可以应用其它典型的沉积方法等。
参照图1、图2以及图5至图7，在第一电极16上形成第一半导体层11。
可以通过外延生长形成第一半导体层11，并且通过金属有机化学气相沉积(MOCVD)方法、分子束外延(MBE)方法、气相外延(VPE)方法、液相外延(LPE)方法等形成第一半导体层11。根据实施例，可以在第一半导体层11与第一电极16之间进一步形成用于改善结晶度的诸如未掺杂半导体层的附加半导体层或缓冲层。
第一半导体层11可以包括III族(Ga、Al或In)-V族(P或As)半导体材料，并且可以包括掺杂有诸如Si、Ge或Sn的第一导电类型掺杂剂(n型掺杂剂)的半导体层。例如，第一半导体层11可以包括选自掺杂有Si的GaP、GaAs、GaInP和AlGaInP中的至少一种半导体材料。第一半导体层11可以包括至少一个n型半导体层。
在实施例中，第一半导体层11可以包括掺杂有第一导电类型掺杂剂(或n型掺杂剂)的氮化镓(GaN)半导体材料。当第一半导体层11包括氮化镓半导体材料时，第一半导体层11可以包括N面极性区域和Ga面极性区域。根据实施例，第一半导体层11可以具有其中N原子布置在顶层(暴露的表面)上的N面极性或其中Ga原子布置在顶层(暴露的表面)上的Ga面极性。
参照图1、图2以及图5至图8，在第一半导体层11上形成活性层12。活性层12是电子和空穴在其中复合的区域。当电子和空穴复合以跃迁到低能级时，活性层12可以发射具有与其对应的波长的光。活性层12可以形成在第一半导体层11上，并且可以形成在单量子阱结构或多量子阱结构中。可以根据发光元件LD的位置改变活性层12的位置。
活性层12可以包括选自GaInP、AlGaInP、GaAs、AlGaAs、InGaAs、InGaAsP、InP和InAs中的至少一种材料。活性层12可以发射具有400nm至900nm的波长的光。活性层12可以具有双异质结构。根据实施例，可以在活性层12的第一表面12a和/或第二表面12b上进一步形成掺杂有导电掺杂剂的包层(未示出)。根据另一实施例，可以在活性层12的第一表面12a上进一步形成TSBR层。
参照图1、图2以及图5至图9，在活性层12上形成第二半导体层13。第二半导体层13可以包括与第一半导体层11不同类型的半导体层。第二半导体层13可以包括III族(Ga、Al或In)-V族(P或As)半导体材料，并且可以包括掺杂有诸如Mg的第二导电类型掺杂剂(或p型掺杂剂)的半导体层。例如，第二半导体层13可以包括选自掺杂有Mg的GaP、GaAs、GaInP和AlGaInP中的至少一种半导体材料。也就是说，第二半导体层13可以包括p型半导体层。
参照图1、图2以及图5至图10，在第二半导体层13上形成第二电极15。第二电极15可以由铬(Cr)、钛(Ti)、铝(Al)、金(Au)、镍(Ni)、氧化铟锡(ITO)、氧化铟锌(IZO)、氧化铟锡锌(ITZO)及其氧化物或合金中的一种或混合物制成。在实施例中，为了使在活性层12中产生并且从发光元件LD向外发射的光的损失最小化并且改善向第二半导体层13的电流扩散，第二电极15可以由诸如氧化铟锡(ITO)的透明导电氧化物制成。
第二电极15可以是欧姆接触电极。作为示例，第二电极15可以与第二半导体层13欧姆接触。然而，实施例不限于此，并且根据实施例，第二电极15可以是肖特基接触电极。
可以通过溅射方法在第二半导体层13上沉积第二电极15。然而，由于可能在包括氮化物基半导体的发光元件LD中通过等离子体形成氮空位，因此通过溅射方法沉积的第二电极15的欧姆接触特性可能劣化。因此，考虑到氧量和沉积温度，可以通过电子束蒸发方法在第二半导体层13上直接沉积第二电极15，从而改善第二电极15的透射率。然而，在第二半导体层13上形成第二电极15的方法不限于此，并且可以应用其它典型的沉积方法等。
第二电极15可以在发光元件LD的长度L的方向上具有与第一电极16相同的厚度，但是实施例不限于此。根据实施例，第二电极15可以在第三方向DR3上具有与第一电极16的厚度不同的厚度。考虑到其中当形成对应的电极时执行沉积工艺的腔室中的氧量、沉积温度和/或沉积时间，可以在使从活性层12发射的光的损失最小化的范围内确定第一电极16和第二电极15中的每个的厚度。
堆叠在第一基底1上的第一电极16、第一半导体层11、活性层12、第二半导体层13和第二电极15可以构成发光堆叠件10'。
参照图1、图2以及图5至图11，在第二电极15上形成缓冲层19。缓冲层19可以是包括无机材料的无机绝缘膜。作为示例，缓冲层19可以是由氧化硅(SiOx)制成的无机绝缘膜。
参照图1、图2以及图5至图12，在缓冲层19上形成用于接合到第二基底2的粘合层20(或接合金属)，在粘合层20上设置第二基底2，随后，将第一基底1和第二基底2彼此接合。
第二基底2可以是在执行一系列工艺的同时支撑发光堆叠件10'的支撑基底。第二基底2可以包括诸如玻璃基底的刚性基底。
第二基底2可以包括彼此相对的第一表面SF1和第二表面SF2。第二基底2的第一表面SF1可以与粘合层20(或接合金属)接触，并且第二基底2的第二表面SF2可以被暴露。
参照图1、图2和图5至图13，为了去除第一基底1，翻转第一基底1使得第一基底1的第一表面SF1面向下并且第一基底1的第二表面SF2面向上。因此，第二基底2的第二表面SF2可以在第三方向DR3上面向下。在这种情况下，发光堆叠件10'可以包括堆叠在第二基底2的第一表面SF1上的第二电极15、第二半导体层13、活性层12、第一半导体层11和第一电极16。
随后，通过使用激光的激光剥离(LLO)方法将第一基底1与发光堆叠件10'分离。当激光照射到第一基底1上时，牺牲层3和发光堆叠件10'可以物理地分离。例如，当照射激光时，牺牲层3可以失去粘合功能。随着第一基底1被去除，第一电极16的第一层16a可以暴露于外部。
在通过LLO方法去除第一基底1之后，第一电极16的暴露于外部的第一层16a可以具有恒定的表面粗糙度。例如，第一电极16的第一层16a的暴露于外部的整个区域可以大致(平均)具有恒定的表面粗糙度。由于通过经由LLO方法去除牺牲层3而不在第一基底1与第一电极16之间施加物理力或冲击来使第一基底1与第一电极16分离，因此第一层16a的上表面16a_1可以大致(平均)具有恒定的表面粗糙度。
参照图1、图2以及图5至图14，在第一电极16上形成掩模层30。掩模层30可以包括绝缘层(未示出)和金属层(未示出)。绝缘层可以形成在第一电极16的第一层16a上。绝缘层可以用作用于连续蚀刻发光堆叠件10'的掩模。绝缘层可以由氧化物或氮化物制成，并且可以包括例如氧化硅(SiOx)、氮化硅(SiNx)等。金属层可以包括诸如铬(Cr)的金属，但是实施例不限于此。
参照图1、图2以及图5至图15，可以在掩模层30上形成一个或更多个精细图案FP。精细图案FP可以通过聚合物层形成。可以通过在掩模层30上形成聚合物层并且在聚合物层上形成纳米级至微米级间隔的图案来形成精细图案FP。可以通过诸如光刻法、电子束光刻法或纳米压印光刻(NIL)法的方法使掩模层30上的聚合物层图案化，从而形成纳米级至微米级的间隔的精细图案FP。
参照图1、图2以及图5至图16，使用精细图案FP作为掩模来使掩模层30图案化以形成掩模图案30'。掩模图案30'可以形成为具有与精细图案FP对应的形状。上述掩模图案30'可以用作用于通过蚀刻发光堆叠件10'来形成发光堆叠图案10的蚀刻掩模。可以通过典型的湿蚀刻方法或干蚀刻方法去除精细图案FP，但是实施例不限于此。可以通过典型的去除方法去除精细图案FP。
参照图1、图2以及图5至图17，执行使用掩模图案30'作为蚀刻掩模的蚀刻工艺，以在竖直方向上(例如，在第三方向DR3上)以纳米级至微米级间隔蚀刻发光堆叠件10'，从而形成发光堆叠图案10。
在上述蚀刻工艺中，可以蚀刻发光堆叠件10'的不与掩模图案30'对应的区域，以形成使缓冲层19的区域A暴露的凹槽HM。可以不蚀刻发光堆叠件10'的与掩模图案30'对应的区域。
凹槽HM从每个发光堆叠图案10的第一层16a的上表面16a_2在第三方向DR3上凹陷到缓冲层19的区域A。
可以使用诸如反应离子蚀刻(RIE)法、反应离子束蚀刻(RIBE)法或电感耦合等离子体反应离子蚀刻(ICP-RIE)法的干蚀刻方法作为形成多个发光堆叠图案10的蚀刻方法。与湿蚀刻方法不同，干蚀刻方法允许单向蚀刻，因此适合于形成发光堆叠图案10。在湿蚀刻方法中，执行各向同性蚀刻，因此，在所有方向上进行蚀刻。然而，与湿蚀刻方法不同，在干蚀刻方法中，可以主要在深度方向上执行蚀刻以形成凹槽HM，使得凹槽HM可以具有将要以期望的图案形成的尺寸、距离等。根据实施例，可以通过干蚀刻和湿蚀刻的组合来执行发光堆叠图案10的蚀刻。例如，在通过干蚀刻在深度方向上执行蚀刻之后，可以通过是各向同性蚀刻的湿蚀刻将被蚀刻了的侧壁置于与表面垂直的平坦表面上。
在实施例中，发光堆叠图案10中的每个可以具有在纳米级至微米级的范围内的尺寸。
在执行上述蚀刻工艺之后，可以通过典型的湿蚀刻或干蚀刻方法去除在发光堆叠图案10上剩余的残留物(例如，掩模图案30')，但是实施例不限于此。作为示例，可以通过典型的去除方法去除掩模图案30'。
参照图1、图2以及图5至图18，在发光堆叠图案10和缓冲层19的区域A上形成绝缘材料层14'。绝缘材料层14'可以包括上绝缘材料层、侧绝缘材料层和下绝缘材料层。上绝缘材料层可以完全覆盖发光堆叠图案10中的每个的上表面。这里，发光堆叠图案10中的每个的上表面可以是第一层16a的上表面16a_2。也就是说，上绝缘材料层可以完全覆盖发光堆叠图案10中的每个的第一层16a的上表面16a_2。侧绝缘材料层可以完全覆盖发光堆叠图案10中的每个的侧表面。下绝缘材料层可以完全覆盖缓冲层19的被凹槽HM暴露的区域A。
上绝缘材料层、侧绝缘材料层和下绝缘材料层可以在发光堆叠图案10上彼此连续连接。
作为形成绝缘材料层14'的方法，可以使用在位于第二基底2上的发光堆叠图案10上施用绝缘材料的方法，但是实施例不限于此。绝缘材料层14'可以包括透明绝缘材料。例如，绝缘材料层14'可以包括选自由氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氧化铝(AlOx)、氧化钛(TiOx)、氧化铪(HfOx)、氧化钛锶(SrTiOx)、氧化钴(CoxOy)、氧化镁(MgO)、氧化锌(ZnO)、氧化钌(RuOx)、氧化镍(NiO)、氧化钨(WOx)、氧化钽(TaOx)、氧化钆(GdOx)、氧化锆(ZrOx)、氧化镓(GaOx)、氧化钒(VxOy)、ZnO:Al、ZnO:B、InxOy:H、氧化铌(NbxOy)、氟化镁(MgFx)、氟化铝(AlFx)、新型铝基聚合物膜、氮化钛(TiN)、氮化钽(TaN)、氮化铝(AlNx)、氮化镓(GaN)、氮化钨(WN)、氮化铪(HfN)、氮化铌(NbN)、氮化钆(GdN)、氮化锆(ZrN)和氮化钒(VN)组成的组中的至少一种绝缘材料。
作为示例，当绝缘材料层14'包括氧化铝(AlOx)时，可以通过原子层沉积(ALD)法形成绝缘材料层14'。绝缘材料层14'可以具有30nm至150nm的厚度，但是实施例不限于此。
参照图1、图2和图5至图19，可以执行蚀刻工艺以去除绝缘材料层14'的部分，从而形成绝缘膜14。上述蚀刻工艺可以是干蚀刻方法。
通过上述蚀刻工艺，可以去除上绝缘材料层和下绝缘材料层，因此，可以最终形成仅包括覆盖发光堆叠图案10中的每个的侧表面的侧绝缘材料层的绝缘膜14。与绝缘材料层14'的其它区域相比，绝缘材料层14'的上绝缘材料层的边缘可以被过蚀刻。通过过蚀刻，绝缘膜14的侧表面14c的与上表面14b接触的部分可以设置为具有特定曲率半径的形状或具有特定倾斜度的形状。绝缘膜14的侧表面14c的区域(与上表面14b接触的区域)可以设置为厚度d在第三方向DR3上向上逐渐减小的形状。绝缘膜14的侧表面14c的另一区域(与下表面14a接触的区域)可以设置在发光堆叠图案10中的每个在第三方向DR3上的下侧处，因此可以在上述蚀刻工艺中不被过蚀刻。因此，绝缘膜14的侧表面14c的另一区域(与下表面14a接触的区域)可以不设置为具有特定曲率半径的形状，并且可以设置为具有特定厚度d的形状。因此，绝缘膜14的侧表面14c的一个区域(与上表面14b接触的区域)和另一区域(与下表面14a接触的区域)可以以不同的形状设置。
通过上述蚀刻工艺，可以去除上绝缘材料层以使第一层16a的上表面16a_2暴露。绝缘膜14的上表面14b可以与第一层16a的上表面16a_2设置和/或形成在同一表面(或同一线)上。另外，通过上述蚀刻工艺，可以去除下绝缘材料层以使缓冲层19的区域暴露。
通过上述蚀刻工艺，可以最终形成包括发光堆叠图案10和围绕发光堆叠图案10中的每个的外周(或表面)的绝缘膜14的多个发光元件LD。第一层16a的暴露的上表面16a_2可以成为发光元件LD中的每个的第二端部EP2(或上表面)。
参照图1至图20，去除缓冲层19以使发光元件LD与第二基底2分离。缓冲层19可以通过诸如氢氟酸(HF)的蚀刻溶液溶解。如图20中所示，可以通过CLO方法使发光元件LD与第二基底2分离。随着发光元件LD与第二基底2分离，发光元件LD中的每个的第二电极15的下表面15a可以暴露于外部。第二电极15的暴露的下表面15a可以成为发光元件LD的每个的第一端部EP1(或下表面)。
与第二基底2分离并且通过CLO方法暴露的第二电极15的下表面15a可以大致(平均)具有恒定的表面粗糙度。第二电极15的下表面15a的暴露于外部的整个区域可以大致(或平均)具有恒定的表面粗糙度。由于第二基底2与第二电极15通过经由CLO方法溶解缓冲层19而分离，而不在第二基底2与第二电极15之间施加物理力或冲击，因此第二电极15的下表面15a可以具有大致(平均)恒定的表面粗糙度。
通过上述制造工艺最终制造的发光元件LD中的每个可以在发光元件LD中的每个的长度L的方向上的第一端部EP1和第二端部EP2中的每个处大致(平均)具有恒定的表面粗糙度。作为示例，第二电极15的与每个发光元件LD的第一端部EP1对应的下表面15a和第一层16a的与对应的发光元件LD的第二端部EP2对应的上表面16a_2可以具有平坦表面，并且下表面15a和上表面16a_2彼此平行。
由于生长基底(即，第一基底1)和第一层16a的上表面16a_2通过LLO方法分离，并且支撑基底(即，第二基底2)和第二电极15的下表面15a通过CLO方法分离，因此在每个发光元件LD中，与对应的基底分离的表面(第二电极15的下表面15a和第一层16a的上表面16a_2)可以具有平坦表面。因此，在每个发光元件LD中，第二电极15的下表面15a和与下表面15a接触的接触电极(未示出)之间的有效接触面积可以与第一层16a的上表面16a_2和与上表面16a_2接触的另一接触电极(未示出)之间的有效接触面积基本上相同或相似。因此，发光元件LD中的每个的第一端部EP1的接触电阻可以与发光元件LD中的每个的第二端部EP2的接触电阻相同或相似。从每个发光元件LD发射的光的强度(或量)可以是均匀的。因此，发光元件LD可以具有均匀的发光效率。
图21示出了根据发明的实施例的显示装置，具体地，图21是使用图1和图2中所示的发光元件作为光源的显示装置的示意性平面图。
在图21中，为了方便起见，基于其中显示图像的显示区域DA示意性地示出了显示装置的结构。
参照图1、图2和图21，根据发明的实施例的显示装置可以包括基底SUB、设置在基底SUB上并且均包括至少一个发光元件LD的多个像素PXL、设置在基底SUB上并且驱动像素PXL的驱动器以及将像素PXL与驱动器连接的线部分。
当显示装置是其中显示表面应用于其至少一个表面的电子装置(诸如智能电话、电视、平板个人计算机(PC)、移动电话、图像电话、电子书阅读器、台式PC、膝上型PC、上网本计算机、工作站、服务器、个人数字助理(PDA)、便携式多媒体播放器(PMP)、MP3播放器、医疗装置、相机或可穿戴装置)时，可以应用发明。
显示装置可以根据驱动发光元件LD的方法分类为无源矩阵型显示装置和有源矩阵型显示装置。作为示例，当显示装置实现为有源矩阵型时，像素PXL中的每个可以包括控制被供应到发光元件LD的电流的量的驱动晶体管、将数据信号传输到驱动晶体管的开关晶体管等。
显示装置可以以各种形状(例如，具有两对彼此平行的边的矩形板形状)设置，但是实施例不限于此。当显示装置以矩形板形状设置时，在两对边之中，一对边可以设置为比另一对边长。为了方便起见，示出了显示装置呈具有一对长边和一对短边的矩形形状的情况。长边的延伸方向表示为第二方向DR2，短边的延伸方向表示为第一方向DR1，并且与长边和短边的延伸方向垂直的方向表示为第三方向DR3。在以矩形板形状设置的显示装置中，一条长边与一条短边接触(或相交)处的拐角可以具有圆滑的形状，但是实施例不限于此。
基底SUB可以包括显示区域DA和非显示区域NDA。
显示区域DA可以是其中设置显示图像的像素PXL的区域。非显示区域NDA可以是其中设置用于驱动像素PXL的驱动器以及用于将像素PXL与驱动器连接的线部分的一部分的区域。为了方便起见，在图21中仅示出了一个像素PXL，但是多个像素PXL可以基本上设置在基底SUB的显示区域DA中。
非显示区域NDA可以设置在显示区域DA的至少一侧上。非显示区域NDA可以围绕显示区域DA的***(或边缘)。连接到像素PXL的线部分和连接到该线部分并且被构造为驱动像素PXL的驱动器可以设置在非显示区域NDA中。
线部分可以将驱动器与像素PXL电连接。线部分可以向每个像素PXL提供信号，并且可以是连接到信号线(例如，扫描线、数据线和发射控制线)的扇出线部分。另外，线部分可以是连接到与每个像素PXL连接的信号线(例如，控制线和感测线)的扇出线部分，以实时补偿每个像素PXL的电特性的变化。
基底SUB可以包括透明绝缘材料以透射光。基底SUB可以是刚性基底或柔性基底。
基底SUB的一个区域可以设置为显示区域DA，因此，像素PXL可以设置在其中。基底SUB的剩余区域可以设置为非显示区域NDA。作为示例，基底SUB可以包括包含其中设置像素PXL的像素区域的显示区域DA，并且包括设置在显示区域DA周围(或与显示区域DA相邻地设置)的非显示区域NDA。
像素PXL可以均设置在基底SUB的显示区域DA中。在发明的实施例中，像素PXL可以以stripe布置结构或pentile布置结构布置在显示区域DA中，但是实施例不限于此。
每个像素PXL可以包括由对应的扫描信号和数据信号驱动的至少一个发光元件LD。发光元件LD可以具有在纳米级至微米级的范围的小尺寸，并且可以与邻近其设置的发光元件并联连接，但是实施例不限于此。发光元件LD可以构成每个像素PXL的光源。
每个像素PXL可以包括至少一个光源(例如，由特定信号(例如，扫描信号和数据信号)和/或特定电源(例如，第一驱动电源和第二驱动电源)驱动的图1中所示的发光元件LD)。然而，在发明的实施例中，可用作每个像素PXL的光源的发光元件LD的类型不限于此。
驱动器可以通过线部分向每个像素PXL提供特定信号和特定电源，从而控制像素PXL的驱动。驱动器可以包括扫描驱动器、发射驱动器、数据驱动器和时序控制器。
图22是示出根据实施例的包括在图21中所示的一个像素中的组件之间的电连接关系的电路图。
图22示出了根据一个实施例的包括在适用于有源型显示装置的像素PXL中的组件之间的电连接关系。然而，包括在发明的实施例适用的像素PXL中的组件的类型不限于此。
在图22中，不仅将包括在图21中所示的像素中的每个中的组件统称为像素PXL，而且将其中设置组件的区域统称为像素PXL。
参照图1、图2、图21和图22，像素PXL可以包括产生具有与数据信号对应的照度的光的发光单元EMU。像素PXL还可以可选地包括用于驱动发光单元EMU的像素电路PXC。
根据实施例，发光单元EMU可以包括彼此并联连接在被施加第一驱动电源VDD的电压的第一电源线PL1与被施加第二驱动电源VSS的电压的第二电源线PL2之间的多个发光元件LD。例如，发光单元EMU可以包括通过像素电路PXC和第一电源线PL1连接到第一驱动电源VDD的第一像素电极EL1(或“第一对准电极”)、通过第二电源线PL2连接到第二驱动电源VSS的第二像素电极EL2(或“第二对准电极”)以及在第一像素电极EL1与第二像素电极EL2之间在相同方向上彼此并联连接的多个发光元件LD。在发明的实施例中，第一像素电极EL1可以是阳极，第二像素电极EL2可以是阴极。
包括在发光单元EMU中的发光元件LD中的每个可以包括通过第一像素电极EL1连接到第一驱动电源VDD的一个端部和通过第二像素电极EL2连接到第二驱动电源VSS的另一端部。第一驱动电源VDD和第二驱动电源VSS可以具有不同的电位。作为示例，第一驱动电源VDD可以设定为高电位电源，并且第二驱动电源VSS可以设定为低电位电源。在像素PXL的发射时段期间，可以将第一驱动电源VDD与第二驱动电源VSS之间的电位差设定为大于或等于发光元件LD的阈值电压。
如上所述，在被供应具有不同电位的电压的第一像素电极EL1与第二像素电极EL2之间在相同的方向(例如，正方向)上彼此并联连接的发光元件LD中的每个可以构成每个有效光源。有效光源可以聚集以构成像素PXL的发光单元EMU。
发光单元EMU的发光元件LD可以发射具有与通过对应的像素电路PXC供应的驱动电流对应的照度的光。例如，在每个帧周期期间，像素电路PXC可以将与对应帧数据的灰度值对应的驱动电流供应到发光单元EMU。被供应到发光单元EMU的驱动电流可以被划分以在每个发光元件LD中流动。因此，当每个发光元件LD发射与在其中流动的电流对应的照度的光时，发光单元EMU可以发射与驱动电流对应的照度的光。
示出了其中发光元件LD的两个端部在相同的方向上连接在第一驱动电源VDD与第二驱动电源VSS之间的实施例，但是实施例不限于此。根据实施例，除构成有效光源的发光元件LD之外，发光单元EMU还可以包括至少一个无效光源(例如，反向发光元件LDr)。反向发光元件LDr可以与构成有效光源的发光元件LD并联连接在第一像素电极EL1和第二像素电极EL2之间，并且可以在与发光元件LD相反的方向上连接在第一像素电极EL1与第二像素电极EL2之间。即使在第一像素电极EL1与第二像素电极EL2之间施加特定驱动电压(例如，正向驱动电压)，反向发光元件LDr也保持去激活状态，因此，电流基本上不在反向发光元件LDr中流动。
像素电路PXC可以连接到对应的像素PXL的扫描线Si和数据线Dj。作为示例，当像素PXL设置在显示区域DA的第i行第j列(其中，i是自然数且j是自然数)中时，像素PXL的像素电路PXC可以连接到显示区域DA的第i扫描线Si和第j数据线Dj。另外，像素电路PXC可以连接到显示区域DA的第i控制线CLi和第j感测线SENj。
上述像素电路PXC可以包括第一晶体管T1至第三晶体管T3和存储电容器Cst。
第一晶体管(驱动晶体管)T1的第一端子可以连接到第一驱动电源VDD，并且其第二端子可以电连接到发光元件LD中的每个的第一像素电极EL1。第一晶体管T1的栅电极可以连接到第一节点N1。第一晶体管T1可以响应于第一节点N1的电压来控制被供应到发光元件LD的驱动电流的量。
第二晶体管(开关晶体管)T2的第一端子可以连接到第j数据线Dj，并且其第二端子可以连接到第一节点N1。这里，第二晶体管T2的第一端子和第二端子可以是不同的端子，例如，当第一端子是源电极时，第二端子可以是漏电极。第二晶体管T2的栅电极可以连接到第i扫描线Si。
当从第i扫描线Si供应具有可以使第二晶体管T2导通的电压的扫描信号时，第二晶体管T2导通，从而将第j数据线Dj与第一节点N1电连接。对应帧的数据信号被供应到第j数据线Dj，因此，该数据信号被传输到第一节点N1。被传输到第一节点N1的数据信号被充在存储电容器Cst中。
第三晶体管T3可以连接在第一晶体管T1与第j感测线SENj之间。例如，第三晶体管T3的第一端子可以连接到与第一像素电极EL1连接的第一晶体管T1的第一端子(例如，源电极)，并且第三晶体管T3的第二端子可以连接到第j感测线SENj。第三晶体管T3的栅电极可以连接到第i控制线CLi。在特定感测时段期间，第三晶体管T3通过具有被供应到第i控制线CLi的栅极导通电压的控制信号导通，从而将第j感测线SENj与第一晶体管T1电连接。
感测时段可以是用于提取设置在显示区域DA中的像素PXL中的每个的特性信息(例如，第一晶体管T1的阈值电压等)的时段。
存储电容器Cst的一个电极可以连接到第一驱动电源VDD，并且其另一个电极可以连接到第一节点N1。存储电容器Cst可以充有与被供应到第一节点N1的数据信号对应的电压，并且可以保持充电电压直到被供应下一帧的数据信号。
图22示出了其中第一晶体管T1至第三晶体管T3全部是n型晶体管的实施例，但是实施例不限于此。例如，上述第一晶体管T1至第三晶体管T3中的至少一个可以改变为p型晶体管。另外，虽然图22示出了其中发光单元EMU连接在像素电路PXC与第二驱动电源VSS之间的实施例，但是发光单元EMU可以连接在第一驱动电源VDD与像素电路PXC之间。
像素电路PXC的结构可以不同地改变和实现。作为示例，像素电路PXC还可以另外包括其它电路元件，诸如用于使第一节点N1初始化的晶体管元件和/或用于控制发光元件LD的发射时间的晶体管元件中的至少一个晶体管元件以及用于使第一节点N1的电压升压的升压电容器。
图22示出了其中构成发光单元EMU的发光元件LD全部并联连接的实施例，但是实施例不限于此。根据实施例，发光单元EMU可以包括包含彼此并联连接的多个发光元件LD的至少一个串联级。发光单元EMU也可以具有串并联混合结构。
适用于实施例的像素PXL的结构不限于图22中所示的实施例，并且像素PXL可以具有各种结构。例如，每个像素PXL可以设置在无源发光显示装置内部。可以省略像素电路PXC，并且包括在发光单元EMU中的发光元件LD的两个端部可以直接连接到第i扫描线Si、第j数据线Dj、连接到第一驱动电源VDD的第一电源线PL1、连接到第二驱动电源VSS的第二电源线PL2和/或特定控制线。
图23是示出图21中所示的像素中的一个像素的示意性平面图。
在图23中，为了方便起见，省略了晶体管和电连接到晶体管的信号线的图示。
在发明的实施例中，为了便于描述，横向方向(或水平方向)可以是第一方向DR1，纵向方向(或竖直方向)可以是第二方向DR2，并且基底SUB在剖面中的厚度方向可以是第三方向DR3。第一方向至第三方向DR1、DR2和DR3可以均指它们各自的方向。
参照图23，每个像素PXL可以形成在设置在基底SUB中的像素区域PXA中。像素区域PXA可以包括发射区域EMA和***区域。在实施例中，***区域可以包括不发射光的非发射区域。
根据实施例，每个像素PXL可以包括位于***区域中的堤BNK。
堤BNK可以是限定对应的像素PXL和相邻的像素PXL中的每个的像素区域PXA或发射区域(或者使对应的像素PXL和相邻的像素PXL中的每个的像素区域PXA或发射区域分隔开)的结构，并且可以是例如像素限定膜。在实施例中，在向每个像素PXL供应发光元件LD的工艺中，堤BNK可以是限定应向其供应发光元件LD的每个发射区域EMA的像素限定膜或坝结构。作为示例，每个像素PXL的发射区域EMA可以被堤BNK分隔开，因此，可以将包括期望的量和/或类型的发光元件LD的混合溶液(例如，墨)供应(或引入)到发射区域EMA。
堤BNK可以包括至少一种光阻挡材料和/或反射材料，以防止光(或光线)在每个像素PXL与相邻的像素PXL之间泄漏的光泄漏缺陷。根据实施例，堤BNK可以包括透明物质(或材料)。透明材料可以包括例如聚酰胺类树脂、聚酰亚胺类树脂等，但是实施例不限于此。根据另一实施例，反射材料层可以单独设置和/或形成在堤BNK上，以进一步改善从每个像素PXL发射的光的效率。
堤BNK可以包括使位于对应的像素PXL的像素区域PXA中的堤BNK下面的组件暴露的一个或多个开口。作为示例，堤BNK可以包括使位于对应的像素PXL的像素区域PXA中的堤BNK下面的组件暴露的第一开口OP1和第二开口OP2。根据实施例，每个像素PXL的发射区域EMA与堤BNK的第二开口OP2可以彼此对应。
在像素区域PXA中，堤BNK的第一开口OP1可以定位为与第二开口OP2间隔开，并且可以与像素区域PXA的一侧(例如，上侧或下侧)相邻地定位。作为示例，堤BNK的第一开口OP1可以与像素区域PXA的上侧相邻地定位。
每个像素PXL可以包括在第一方向DR1上彼此间隔开的第一像素电极EL1和第二像素电极EL2。第一像素电极EL1可以与参照图22描述的第一像素电极EL1对应，并且第二像素电极EL2可以与参照图22描述的第二像素电极EL2对应。
在制造显示装置的工艺中，在像素区域PXA中供应发光元件LD并且使发光元件LD对准之后，第一像素电极EL1可以在第一开口OP1中与另一电极(例如，对在第二方向DR2上相邻的相邻像素PXL中的每个设置的第一电极(未示出))分离。堤BNK的第一开口OP1可以被设置用于使第一像素电极EL1分离的工艺。
第一像素电极EL1可以通过第一接触孔CH1电连接到参照图22描述的第一晶体管T1，并且第二像素电极EL2可以通过第二接触孔CH2电连接到参照图22描述的第二驱动电源VSS(或第二电源线PL2)。
第一像素电极EL1和第二像素电极EL2可以具有包括反射电极和导电覆盖层的多层结构。另外，反射电极可以具有单层结构或多层结构。作为示例，反射电极可以包括至少一个不透明金属层，并且可以可选地进一步包括设置在不透明金属层上和/或下方的至少一个透明导电层。
每个像素PXL可以包括多个发光元件LD。根据实施例，每个像素PXL还可以包括参照图22描述的反向发光元件LDr。
发光元件LD可以设置在第一像素电极EL1与第二像素电极EL2之间。发光元件LD中的每个可以包括在其长度L的方向上位于两个端部处的第一端部EP1(或一个端部)和第二端部EP2(或另一端部)。在实施例中，与p型半导体层欧姆接触的第二电极15可以位于第一端部EP1处，并且与n型半导体层欧姆接触的第一电极16可以位于第二端部EP2处。这里，p型半导体层可以是参照图1描述的第二半导体层13，并且n型半导体层可以是参照图1描述的第一半导体层11。发光元件LD可以在第一像素电极EL1与第二像素电极EL2之间彼此并联连接。发光元件LD中的每个可以具有与参照图1和图2描述的发光元件LD相同的组件。
在实施例中，发光元件LD中的每个的第一端部EP1可以不直接设置在第一像素电极EL1上，而是可以通过至少一个接触电极(例如，第一接触电极CNE1)电连接到第一像素电极EL1。另外，发光元件LD中的每个的第二端部EP2可以不直接设置在第二像素电极EL2上，而是可以通过至少另一接触电极(例如，第二接触电极CNE2)电连接到第二像素电极EL2。
发光元件LD中的每个可以是使用具有无机晶体结构的材料的具有微小尺寸(例如，在纳米级至微米级的范围的小尺寸)的发光二极管。
可以在每个像素PXL的发射区域EMA中对准和/或设置至少两个至数十个发光元件LD，但是发光元件LD的数量不限于此。根据实施例，布置和/或设置在发射区域EMA中的发光元件LD的数量可以不同地改变。
发光元件LD中的每个可以发射彩色光和/或白光中的任何一种。发光元件LD中的每个可以在第一像素电极EL1与第二像素电极EL2之间对准，使得其延伸方向(或长度L的方向)与第一方向DR1平行。发光元件LD可以以分散在溶液中的形式提供，并且可以被引入(或供应)到每个像素PXL的发射区域EMA。
可以通过喷墨印刷法、狭缝涂覆法或各种其它方法将发光元件LD引入(或供应)到每个像素PXL的发射区域EMA。作为示例，发光元件LD可以混合到挥发性溶剂中并且通过喷墨印刷法或狭缝涂覆法引入(或供应)到发射区域EMA。在这种情况下，当对应的对准信号被施加到第一像素电极EL1和第二像素电极EL2时，可以在第一像素电极EL1与第二像素电极EL2之间形成电场。因此，发光元件LD可以在第一像素电极EL1与第二像素电极EL2之间对准。在使发光元件LD对准之后，通过使溶剂挥发或经由其它方法去除溶剂，可以使发光元件LD在第一像素电极EL1与第二像素电极EL2之间稳定地对准。
根据实施例，每个像素PXL可以包括第一接触电极CNE1和第二接触电极CNE2。
第一接触电极CNE1可以设置和/或形成在发光元件LD中的每个的第一端部EP1处以及第一像素电极EL1的与其对应的区域中，从而将发光元件LD中的每个的第一端部EP1物理连接和/或电连接到第一像素电极EL1。第一接触电极CNE1可以设置和/或形成在第一像素电极EL1上以与第一像素电极EL1叠置。第一接触电极CNE1可以在平面图中具有在第二方向DR2上延伸的条状形状，但是实施例不限于此。根据实施例，第一接触电极CNE1的形状可以在第一接触电极CNE1电连接到发光元件LD中的每个并且稳定地连接到发光元件LD中的每个的范围内进行各种改变。另外，考虑到与设置在第一接触电极CNE1下面的第一像素电极EL1的连接关系，第一接触电极CNE1的形状可以不同地改变。
第二接触电极CNE2可以设置和/或形成在发光元件LD中的每个的第二端部EP2上以及第二像素电极EL2的与其对应的区域上，从而将发光元件LD中的每个的第二端部EP2物理连接和/或电连接到第二像素电极EL2。第二接触电极CNE2可以设置和/或形成在第二像素电极EL2上以与第二像素电极EL2叠置。第二接触电极CNE2可以在平面图中具有在第二方向DR2上延伸的条状形状，但是实施例不限于此。根据实施例，第二接触电极CNE2的形状可以在第二接触电极CNE2电连接到发光元件LD中的每个并且稳定地连接到发光元件LD中的每个的范围内进行各种改变。另外，考虑到与设置在第二接触电极CNE2下面的第二像素电极EL2的连接关系，第二接触电极CNE2的形状可以不同地改变。
在下文中，将参照图24至图29描述根据上述实施例的每个像素PXL的堆叠结构。
图24是沿着图23的线I-I'截取的剖视图。图25是图24的部分EA1的示意性放大剖视图。图26是图25的部分EA2的示意性放大剖视图。图27是图25的部分EA3的示意性放大剖视图。图28是沿着图23的线II-II'截取的剖视图。图29是沿着图23的线III-III'截取的剖视图。
在图24至图29中，像素PXL被简化并且以每个电极被示出为单层膜电极并且每个绝缘层仅被示出为单层膜绝缘层的这样的方式示出，但是实施例不限于此。
参照图23至图29，像素PXL可以包括基底SUB、像素电路层PCL和显示元件层DPL。
基底SUB可以包括透明绝缘材料以透射光。基底SUB可以是刚性基底或柔性基底。
刚性基底可以是例如有机基底、石英基底、玻璃陶瓷基底和结晶玻璃基底中的一种。
柔性基底可以是包括聚合物有机材料的膜基底和塑料基底中的一种。例如，柔性基底可以包括选自聚苯乙烯、聚乙烯醇、聚甲基丙烯酸甲酯、聚醚砜、聚丙烯酸酯、聚醚酰亚胺、聚萘二甲酸乙二醇酯、聚对苯二甲酸乙二醇酯、聚苯硫醚、聚芳酯、聚酰亚胺、聚碳酸酯、三乙酸纤维素和乙酸丙酸纤维素中的至少一种。
像素电路层PCL可以包括缓冲层BFL、至少一个晶体管T、至少一个存储电容器Cst和钝化层PSV。
缓冲层BFL可以防止杂质扩散到像素电路(见图22的“PXC”)中包括的晶体管T中。缓冲层BFL可以是包括无机材料的无机绝缘膜。缓冲层BFL可以包括选自氮化硅(SiNx)、氧化硅(SiOx)、氮氧化硅(SiOxNy)和诸如氧化铝(AlOx)的金属氧化物中的至少一种。缓冲层BFL可以设置为单层膜，但也可以设置为包括至少两层膜的多层膜。当缓冲层BFL设置为多层膜时，各层可以由相同的材料制成，或者可以由不同的材料制成。可以根据基底SUB的材料和工艺条件省略缓冲层BFL。
晶体管T可以包括用于控制发光元件LD的驱动电流的驱动晶体管Tdr以及电连接到驱动晶体管Tdr的开关晶体管Tsw。然而，实施例不限于此，除驱动晶体管Tdr和开关晶体管Tsw之外，像素电路PXC还可以包括执行其它功能的电路元件。驱动晶体管Tdr可以是参照图22描述的第一晶体管T1，并且开关晶体管Tsw可以是参照图22描述的第二晶体管T2。在以下实施例中，驱动晶体管Tdr和开关晶体管Tsw将被统称为晶体管T。
驱动晶体管Tdr和开关晶体管Tsw中的每个可以包括半导体图案SCL、栅电极GE、第一端子ET1和第二端子ET2。第一端子ET1可以是源电极和漏电极中的任何一个电极，并且第二端子ET2可以是另一电极。
半导体图案SCL可以设置和/或形成在缓冲层BFL上。半导体图案SCL可以包括与第一端子ET1接触的第一接触区域和与第二端子ET2接触的第二接触区域。第一接触区域与第二接触区域之间的区域可以是沟道区。沟道区可以与对应的晶体管T的栅电极GE叠置。半导体图案SCL可以是由多晶硅、非晶硅、氧化物半导体等制成的半导体图案。沟道区可以是例如未掺杂有杂质的半导体图案，并且可以是本征半导体。第一接触区域和第二接触区域可以是掺杂有杂质的半导体图案。
栅电极GE可以设置和/或形成在栅极绝缘层GI上以与半导体图案SCL的沟道区对应。栅电极GE可以设置在栅极绝缘层GI上以与半导体图案SCL的沟道区叠置。栅电极GE可以具有由选自由铜(Cu)、钼(Mo)、钨(W)、铝钕(AlNd)、钛(Ti)、铝(Al)、银(Ag)及其合金或其混合物组成的组中的一种制成的单层膜结构，或者可以具有包括诸如钼(Mo)、钛(Ti)、铜(Cu)、铝(Al)或银(Ag)的低电阻材料的双层膜或多层膜结构以减小线电阻。
栅极绝缘层GI可以是包括无机材料的无机绝缘膜。作为示例，栅极绝缘层GI可以包括选自氮化硅(SiNx)、氧化硅(SiOx)、氮氧化硅(SiOxNy)和诸如氧化铝(AlOx)的金属氧化物中的至少一种。然而，栅极绝缘层GI的材料不限于上述实施例。根据实施例，栅极绝缘层GI可以形成为包括有机材料的有机绝缘膜。栅极绝缘层GI可以设置为单层膜，但是也可以设置为包括至少两层膜的多层膜。
第一端子ET1和第二端子ET2可以均设置和/或形成在第二层间绝缘层ILD2上，并且可以通过穿过栅极绝缘层GI以及第一层间绝缘层ILD1和第二层间绝缘层ILD2的接触孔与半导体图案SCL的第一接触区域和第二接触区域接触。作为示例，第一端子ET1可以与半导体图案SCL的第一接触区域接触，并且第二端子ET2可以与半导体图案SCL的第二接触区域接触。第一端子ET1和第二端子ET2中的每个可以包括与栅电极GE相同的材料，或者可以包括选自被描述为栅电极GE的结构材料的材料中的至少一种材料。
第一层间绝缘层ILD1可以包括与栅电极GE相同的材料，或者可以包括选自被描述为栅电极GE的结构材料的材料中的至少一种。
第二层间绝缘层ILD2可以设置和/或形成在第一层间绝缘层ILD1上。第二层间绝缘层ILD2可以是包括无机材料的无机绝缘膜或包括有机材料的有机绝缘膜。根据实施例，第二层间绝缘层ILD2可以包括与第一层间绝缘层ILD1相同的材料，但是实施例不限于此。第二层间绝缘层ILD2可以设置为单层膜，但是也可以设置为包括至少两层膜的多层膜。
在上述实施例中，已经描述了晶体管T的第一端子ET1和第二端子ET2是通过穿过栅极绝缘层GI以及第一层间绝缘层ILD1和第二层间绝缘层ILD2的接触孔电连接到半导体图案SCL的单独电极，但是实施例不限于此。根据实施例，晶体管T的第一端子ET1可以是与对应的半导体图案SCL的沟道区相邻的第一接触区域，并且晶体管T的第二端子ET2可以是与对应的半导体图案SCL的沟道区相邻的第二接触区域。晶体管T的第二端子ET2可以通过诸如桥电极等的单独的连接装置电连接到对应的像素PXL的发光元件LD。
在发明的实施例中，晶体管T可以形成为低温多晶硅薄膜晶体管，但是实施例不限于此。根据实施例，晶体管T可以形成为氧化物半导体薄膜晶体管。此外，在上述实施例中，已经作为示例描述了晶体管T是具有顶栅结构的薄膜晶体管的情况，但是实施例不限于此。晶体管T的结构可以不同地改变。
存储电容器Cst可以包括设置在栅极绝缘层GI上的下电极LE和设置在第一层间绝缘层ILD1上以与下电极LE叠置的上电极UE。
下电极LE可以与驱动晶体管Tdr的栅电极GE设置在同一层，并且可以包括与栅电极GE相同的材料。下电极LE可以与驱动晶体管Tdr的栅电极GE一体地设置。下电极LE可以被认为是驱动晶体管Tdr的栅电极GE的一个区域。根据实施例，下电极LE可以设置为与驱动晶体管Tdr的栅电极GE分离(或不与驱动晶体管Tdr的栅电极GE成一体)的组件。在这种情况下，驱动晶体管Tdr的下电极LE和栅电极GE可以通过单独的连接装置电连接。
上电极UE可以与下电极LE叠置并且可以覆盖下电极LE。可以通过增大上电极UE与下电极LE的叠置面积来增大存储电容器Cst的电容。上电极UE可以电连接到第一电源线(见图22的“PL1”)。存储电容器Cst可以被第二层间绝缘层ILD2覆盖。
像素电路层PCL可以包括设置和/或形成在第二层间绝缘层ILD2上的驱动电压线DVL。驱动电压线DVL可以是与参照图22描述的第二电源线PL2相同的组件。因此，第二驱动电源VSS的电压可以被施加到驱动电压线DVL。像素电路层PCL还可以包括连接到第一驱动电源VDD的第一电源线PL1。尽管未在附图中直接示出，但是第一电源线PL1可以与驱动电压线DVL设置在同一层，或者与驱动电压线DVL设置在不同的层。在上述实施例中，已经描述了驱动电压线DVL与晶体管T的第一端子ET1和第二端子ET2设置在同一层，但是实施例不限于此。根据实施例，驱动电压线DVL可以与设置在像素电路层PCL中的导电层中的任何一个导电层设置在同一层。驱动电压线DVL在像素电路层PCL中的位置可以不同地改变。
第一电源线PL1和驱动电压线DVL中的每个可以包括导电材料(物质)。作为示例，第一电源线PL1和驱动电压线DVL中的每条可以具有由选自由铜(Cu)、钼(Mo)、钨(W)、铝钕(AlNd)、钛(Ti)、铝(Al)、银(Ag)及其合金或其混合物组成的组中的一种制成的单层膜结构，或者可以具有包括诸如钼(Mo)、钛(Ti)、铜(Cu)、铝(Al)或银(Ag)的低电阻材料的双层膜或多层膜结构以减小线电阻。作为示例，第一电源线PL1和驱动电压线DVL中的每条可以形成为其中钛(Ti)和铜(Cu)顺序地堆叠的双层膜。
第一电源线PL1可以电连接到显示元件层DPL的一些组件(例如，第一像素电极EL1)，并且驱动电压线DVL可以电连接到显示元件层DPL的其它组件(例如，第二像素电极EL2)。
钝化层PSV可以设置和/或形成在晶体管T和驱动电压线DVL上。
钝化层PSV可以以有机绝缘膜、无机绝缘膜或无机绝缘膜和有机绝缘膜堆叠的形式提供。无机绝缘膜可以包括例如选自氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)和诸如氧化铝(AlOx)的金属氧化物中的至少一种。有机绝缘膜可以包括例如选自丙烯酸类树脂(聚丙烯酸酯类树脂)、环氧类树脂、酚醛类树脂、聚酰胺类树脂、聚酰亚胺类树脂、不饱和聚酯类树脂、聚苯醚类树脂、聚苯硫醚类树脂和苯并环丁烯树脂中的至少一种。
钝化层PSV可以包括使驱动晶体管Tdr的第二端子DE暴露的第一接触孔CH1和使驱动电压线DVL暴露的第二接触孔CH2。
显示元件层DPL可以设置在钝化层PSV上。
显示元件层DPL可以包括堤BNK、第一像素电极EL1和第二像素电极EL2、发光元件LD、第一接触电极CNE1和第二接触电极CNE2以及第一绝缘层INS1至第三绝缘层INS3。
堤BNK可以设置和/或形成在第一绝缘层INS1上，并且可以限定对应的像素PXL的发射区域EMA(或使对应的像素PXL的发射区域EMA分隔开)。堤BNK可以包括第一开口OP1和与第一开口OP1间隔开的第二开口OP2。堤BNK的第二开口OP2可以与像素PXL中的每个的发射区域EMA对应。
第一像素电极EL1和第二像素电极EL2可以在第一方向DR1上彼此间隔开地设置。第一像素电极EL1的端部可以位于堤BNK的第一开口OP1中。在制造显示装置的工艺中，在对应的像素PXL的像素区域PXA中供应发光元件LD并且使发光元件LD对准之后，第一像素电极EL1可以在第一开口OP1中与另一电极(例如，对在平面图中在第二方向DR2上相邻的相邻像素PXL中的每个提供的第一像素电极(未示出))分离。堤BNK的第一开口OP1可以被设置用于使第一像素电极EL1分离的工艺。
在上述实施例中，已经描述了仅第一像素电极EL1与另一电极在堤BNK的第一开口OP1中分离，但是实施例不限于此。根据实施例，第二像素电极EL2可以在第一开口OP1中与另一电极(例如，对在第二方向DR2上相邻的相邻像素PXL提供的第二像素电极(未示出))分离。在这种情况下，堤BNK的第一开口OP1可以被设置用于使第一像素电极EL1与第二像素电极EL2分离的工艺。
第一像素电极EL1和第二像素电极EL2中的每个可以由具有特定反射率的材料制成，以使从发光元件LD中的每个发射的光在显示装置的图像显示方向(例如，正方向)上行进。作为示例，第一像素电极EL1和第二像素电极EL2中的每个可以由具有特定反射率的导电物质(或材料)制成。导电物质(或材料)可以包括有利于使从发光元件LD发射的光在显示装置的图像显示方向上反射的不透明金属。不透明金属可以包括例如诸如银(Ag)、镁(Mg)、铝(Al)、铂(Pt)、钯(Pd)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、钛(Ti)或其合金的金属。根据实施例，第一像素电极EL1和第二像素电极EL2中的每个可以包括透明导电物质(或材料)。透明导电物质(或材料)可以包括诸如氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)、氧化铟镓锌(IGZO)或氧化铟锡锌(ITZO)的导电材料或者诸如聚(3,4-乙撑二氧噻吩)(PEDOT)的导电聚合物。当第一像素电极EL1和第二像素电极EL2包括透明导电物质(或材料)时，可以添加由不透明金属制成的单独的导电层，以使从发光元件LD发射的光在显示装置的图像显示方向上反射。然而，第一像素电极EL1和第二像素电极EL2的材料不限于上述材料。
此外，第一像素电极EL1和第二像素电极EL2中的每个可以设置和/或形成为单层膜，但是实施例不限于此。根据实施例，第一像素电极EL1和第二像素电极EL2中的每个可以设置和/或形成为其中选自金属、合金、导电氧化物和导电聚合物中的至少两种材料堆叠的多层膜。为了使当信号(或电压)被传输到发光元件LD中的每个的两个端部EP1和EP2时由于信号延迟引起的失真最小化，第一像素电极EL1和第二像素电极EL2中的每个可以形成为包括至少两层膜的多层膜。作为示例，第一像素电极EL1和第二像素电极EL2中的每个可以形成为其中氧化铟锡(ITO)、银(Ag)和ITO堆叠的多层膜。
第一像素电极EL1可以通过钝化层PSV的第一接触孔CH1电连接到像素电路层PCL的驱动晶体管Tdr，并且第二像素电极EL2可以通过钝化层PSV的第二接触孔CH2电连接到像素电路层PCL的驱动电压线DVL。第一像素电极EL1和第二像素电极EL2可以用作用于使每个像素PXL中的发光元件LD对准的对准电极。另外，第一像素电极EL1和第二像素电极EL2可以用作用于在使发光元件LD对准之后驱动发光元件LD的驱动电极。
第一绝缘层INS1可以设置和/或形成在第一像素电极EL1和第二像素电极EL2上。
第一绝缘层INS1可以包括由无机材料制成的无机绝缘膜或由有机材料制成的有机绝缘膜。第一绝缘层INS1可以形成为有利于保护发光元件LD免受像素电路层PCL影响的无机绝缘膜。作为示例，第一绝缘层INS1可以包括选自氮化硅(SiNx)、氧化硅(SiOx)、氮氧化硅(SiOxNy)和诸如氧化铝(AlOx)的金属氧化物中的至少一种，但是实施例不限于此。根据实施例，第一绝缘层INS1可以形成为有利于使发光元件LD的支撑表面平坦化的有机绝缘膜。
第一绝缘层INS1可以设置和/或形成在钝化层PSV上以完全覆盖第一像素电极EL1和第二像素电极EL2。在第一绝缘层INS1上供应发光元件LD并且使发光元件LD对准之后，如图24、图25和图28中所示，可以使第一绝缘层INS1部分地开口以使第一像素电极EL1和第二像素电极EL2中的每个的一个区域暴露。在供应发光元件LD并且使发光元件LD对准之后，第一绝缘层INS1可以以仅局部设置在发光元件LD下方的单独图案的形式被图案化。第一绝缘层INS1可以覆盖除第一像素电极EL1和第二像素电极EL2中的每个的一个区域之外的剩余区域。根据实施例，可以省略第一绝缘层INS1。
堤BNK可以设置和/或形成在第一绝缘层INS1上。堤BNK形成在其它像素PXL之间，以围绕每个像素PXL的发射区域EMA，并且可以构成使像素PXL的发射区域EMA分隔开的像素限定层。在将发光元件LD供应到发射区域EMA的工艺中，堤BNK可以是执行控制以防止发光元件LD混合在其中的的溶液流入相邻的像素PXL的发射区域EMA或将特定量的溶液供应到每个发射区域EMA的坝结构。
可以在其中形成第一绝缘层INS1的每个像素PXL的发射区域EMA中供应发光元件LD并且使发光元件LD对准。作为示例，可以通过喷墨法等将发光元件LD供应(或引入)到发射区域EMA。发光元件LD可以通过被施加到第一像素电极EL1和第二像素电极EL2中的每个的特定对准信号(或对准电压)而在第一像素电极EL1与第二像素电极EL2之间对准。
发光元件LD中的每个可以在与第一方向DR1平行的长度L的方向上包括第一端部EP1和第二端部EP2。发光元件LD中的每个可以包括发光堆叠图案10和围绕其外周表面(或表面)的绝缘膜14。发光堆叠图案10可以包括在发光元件LD中的每个的与第一方向DR1平行的长度L的方向上堆叠的第二电极15、第二半导体层13、活性层12、第一半导体层11和第一电极16。在实施例中，第一半导体层11可以包括掺杂有n型掺杂剂的n型半导体层，并且第二半导体层13可以包括掺杂有p型掺杂剂的p型半导体层。
与第二半导体层13欧姆接触的第二电极15可以设置在每个发光元件LD的第一端部EP1处，并且与第一半导体层11欧姆接触的第一电极16可以设置在每个发光元件LD的第二端部EP2处。
第二绝缘层INS2可以设置和/或形成在发光元件LD上。第二绝缘层INS2可以设置和/或形成在于第一像素电极EL1与第二像素电极EL2之间对准的发光元件LD上，从而部分地覆盖发光元件LD中的每个的外周表面(或表面)，并且使发光元件LD中的每个的第一端部EP1和第二端部EP2暴露于外部。
第二绝缘层INS2可以形成为单层膜或多层膜，并且可以包括包含至少一种无机材料的无机绝缘膜或包含至少一种有机材料的有机绝缘膜。第二绝缘层INS2可以包括有利于保护发光元件LD中的每个的活性层12免受外部氧、湿气等影响的无机绝缘膜。然而，实施例不限于此。根据应用了发光元件LD的显示装置的设计条件，第二绝缘层INS2可以形成为包括有机材料的有机绝缘膜。在像素PXL中的每个的像素区域PXA中完成发光元件LD的对准之后，可以在发光元件LD上形成第二绝缘层INS2，以防止发光元件LD偏离发光元件LD对准的位置。
当在形成第二绝缘层INS2之前在第一绝缘层INS1与发光元件LD之间存在空的间隙(或空间)时，可以在形成第二绝缘层INS2的工艺中用第二绝缘层INS2填充空的间隙。在这种情况下，第二绝缘层INS2可以形成为有利于填充第一绝缘层INS1与发光元件LD之间的空的间隙的有机绝缘膜。
第一接触电极CNE1可以设置和/或形成在第一像素电极EL1上，以将第一像素电极EL1与发光元件LD的第一端部EP1和第二端部EP2中的一个端部(例如，第一端部EP1)稳定地电连接和/或物理连接。
第一接触电极CNE1可以设置和/或形成在第一像素电极EL1和发光元件LD中的每个的第一端部EP1上。第一接触电极CNE1可以设置为在第一像素电极EL1的未被第一绝缘层INS1覆盖的区域上与第一像素电极EL1接触。根据实施例，当导电覆盖层(未示出)设置在第一像素电极EL1上时，第一接触电极CNE1可以设置在导电覆盖层上以通过导电覆盖层连接到第一像素电极EL1。上述导电覆盖层可以保护第一像素电极EL1免受在制造显示装置的工艺中产生的缺陷等的影响，并且同时可以进一步增强第一像素电极EL1与像素电路层PCL之间的粘附性。导电覆盖层可以包括诸如氧化铟锌(IZO)的透明导电物质(或材料)。
第一接触电极CNE1可以设置在发光元件LD中的每个的第一端部EP1处，以与发光元件LD中的每个的与第一像素电极EL1相邻的第一端部EP1接触。第一接触电极CNE1可以设置为覆盖发光元件LD中的每个的第一端部EP1和与其对应的第一像素电极EL1的至少一个区域。
第二接触电极CNE2可以设置和/或形成在第二像素电极EL2上，以将第二像素电极EL2与发光元件LD的第一端部EP1和第二端部EP2中的一个端部(例如，第二端部EP2)稳定地电连接和/或物理连接。
第二接触电极CNE2可以设置和/或形成在第二像素电极EL2和发光元件LD中的每个的第二端部EP2上。第二接触电极CNE2可以设置为在第二像素电极EL2的未被第一绝缘层INS1覆盖的区域上与第二像素电极EL2接触。根据实施例，当导电覆盖层设置在第二像素电极EL2上时，第二接触电极CNE2可以设置在导电覆盖层上以通过导电覆盖层连接到第二像素电极EL2。
第二接触电极CNE2可以设置在发光元件LD中的每个的第二端部EP2处，以与发光元件LD中的每个的与第二像素电极EL2相邻的第二端部EP2接触。第二接触电极CNE2可以设置为覆盖发光元件LD中的每个的第二端部EP2和与其对应的第二像素电极EL2的至少一个区域。
第一接触电极CNE1和第二接触电极CNE2可以由各种透明导电材料制成，以使从发光元件LD中的每个发射并且被第一像素电极EL1和第二像素电极EL2反射的光在显示装置的图像显示方向上无损耗地行进。作为示例，第一接触电极CNE1和第二接触电极CNE2可以包括选自诸如氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)、氧化铟镓锌(IGZO)和氧化铟锡锌(ITZO)的各种透明导电物质(材料)中的至少一种，并且可以是基本上透明或半透明的以满足期望的透光率(或透射率)。然而，第一接触电极CNE1和第二接触电极CNE2的材料不限于上述实施例。根据实施例，第一接触电极CNE1和第二接触电极CNE2可以由各种不透明导电物质(或材料)制成。第一接触电极CNE1和第二接触电极CNE2可以形成为单层膜或多层膜。
第一接触电极CNE1和第二接触电极CNE2可以设置为在第一方向DR1上彼此间隔开。作为示例，第一接触电极CNE1和第二接触电极CNE2可以设置为在发光元件LD上的第二绝缘层INS2上彼此间隔开特定间隔。
第一接触电极CNE1和第二接触电极CNE2可以设置在同一层。在这种情况下，第一接触电极CNE1和第二接触电极CNE2可以通过同一工艺使用相同的导电材料形成，但是实施例不限于此。根据实施例，第一接触电极CNE1和第二接触电极CNE2可以通过不同的工艺形成并且设置在不同的层。这将在下面参照图33进行描述。
第三绝缘层INS3可以设置和/或形成在第一接触电极CNE1和第二接触电极CNE2上。第三绝缘层INS3可以是包括无机材料的无机绝缘膜或包括有机材料的有机绝缘膜。作为示例，第三绝缘层INS3可以具有其中至少一个无机绝缘膜和至少一个有机绝缘膜交替地堆叠的结构。第三绝缘层INS3可以完全覆盖显示元件层DPL，以防止外部的水或湿气被引入到包括发光元件LD的显示元件层DPL中。
根据实施例，除第三绝缘层INS3之外，显示元件层DPL还可以可选地包括光学层。作为示例，显示元件层DPL还可以包括颜色转换层，颜色转换层包括将从发光元件LD发射的光转换为特定颜色的光的颜色转换颗粒。
根据另一实施例，至少一个外涂层(例如，使显示元件层DPL的上表面平坦化的层)可以进一步设置在第三绝缘层INS3上。
每个发光元件LD的发光堆叠图案10可以包括在对应的发光元件LD的长度L的方向上顺序地堆叠的第二电极15、第二半导体层13、活性层12、第一半导体层11和第一电极16。在实施例中，第一电极16可以包括位于第一半导体层11上的第二层16b和位于第二层16b上的第一层16a。第一层16a和第二层16b可以由具有特定透射率的透明导电材料制成。
第一层16a可以是与第二接触电极CNE2直接接触的组件，并且可以是透光导电层。第二层16b可以是与第一半导体层11直接接触的组件，并且可以是欧姆接触层。根据实施例，第一层16a和第二层16b可以由相同的欧姆材料或不同的欧姆材料制成。在一个实施例中，第一层16a和第二层16b可以由不同的欧姆材料制成。
位于每个发光元件LD的第一端部EP1处的第二电极15可以与第一接触电极CNE1直接接触。第二电极15与第一接触电极CNE1之间的接触表面CNF1(在下文中，称为“第一接触表面”)可以是每个发光元件LD的第一端部EP1。位于每个发光元件LD的第二端部EP2处的第一电极16的第一层16a可以与第二接触电极CNE2直接接触。第一层16a与第二接触电极CNE2之间的接触表面CNF2(在下文中，称为“第二接触表面”)可以是每个发光元件LD的第二端部EP2。
第一接触表面CNF1和第二接触表面CNF2可以具有基本上相同或相似的面积(或尺寸)。在实施例中，第一接触表面CNF1可以与第二电极15的下表面15a相同，并且第二接触表面CNF2可以与第一层16的上表面16a_2相同。
当制造每个发光元件LD时，可以通过LLO方法将第一层16a的上表面16a_2与生长基底(即，第一基底(见图5的“1”))分离，并且可以通过CLO方法将第二电极15的下表面15a与支撑基底(即，第二基底(见图13的“2”))分离。
由于通过LLO方法和CLO方法而不是物理分离方法使上表面16a_2和下表面15a与对应的基底分离，因此第一层16a的上表面16a_2和第二电极15的下表面15a中的每个可以大致(或平均)具有恒定的表面粗糙度。如图26和图27中所示，第一层16a的上表面16a_2和第二电极15的下表面15a可以具有平坦表面。第一层16a的上表面16a_2与第二接触电极CNE2之间的第二接触表面CNF2的面积可以同第二电极15的下表面15a与第一接触电极CNE1之间的第一接触表面CNF1的面积相同或相似。当第一接触表面CNF1的面积与第二接触表面CNF2的面积相同或相似时，第一接触表面CNF1的接触电阻与第二接触表面CNF2的接触电阻可以相同或相似。当第一接触表面CNF1的面积与第二接触表面CNF2的面积不同时，第一接触表面CNF1的接触电阻与第二接触表面CNF2的接触电阻可以不同。电流的扩散方向在每个发光元件LD的第一端部EP1和第二端部EP2处可能是不均匀的。当电流的扩散方向不均匀时，每个发光元件LD的活性层12中的电流流动可能不均匀，并且电流扩散的效率也可能减小。因此，在使用发光元件LD作为光源的显示装置的每个像素PXL中，整体照度和驱动电压特性可能劣化。
在发明的实施例中，通过LLO方法和CLO方法而不是物理分离方法，位于每个发光元件LD的第二端部EP2处的第一层16a的上表面16a_2和位于对应的发光元件LD的第一端部EP1处的第二电极15的下表面15a可以具有平坦表面，因此，第一接触表面CNF1的面积与第二接触表面CNF2的面积可以相同或相似。因此，对应的发光元件LD的第一端部EP1和第二端部EP2可以具有相同或相似的接触电阻。
根据上述实施例，与第二半导体层13欧姆接触的第二电极15可以设置在每个发光元件LD的第一端部EP1处，并且与第一半导体层11欧姆接触的第一电极16可以设置在每个发光元件LD的第二端部EP2处。因此，对应的发光元件LD的第一端部EP1和第二端部EP2的特性可以是均匀的。由于每个发光元件LD的两个端部EP1和EP2的特性是均匀的，因此发光元件LD可以具有均匀的发光效率。因此，发光元件LD在其中对准的每个像素PXL的照度和与对应的像素PXL相邻的相邻像素PXL的照度可以是均匀的。因此，包括像素PXL的显示装置可以遍及整个区域具有均匀的照度。
图30是示出根据发明的另一实施例的像素的示意性平面图。图31是沿着图30的线IV-IV'截取的剖视图。图32是与图30的线IV-IV'对应的剖视图，其示出了根据另一实施例实现的图31的堤图案。图33是与图30的线IV-IV'对应的剖视图，其示出了根据另一实施例实现的图31的第一接触电极和第二接触电极。
除堤图案BNKP设置在钝化层PSV与第一像素电极EL1和第二像素电极EL2中的每个之间之外，图30至图33中所示的像素PXL可以具有与图23至图29中所示的像素的构造基本上相同或相似的构造。
因此，关于图30至图33的像素，为避免冗余描述，将主要描述与上述实施例的差异。
参照图30至图33，支撑构件(或图案)可以位于第一像素电极EL1和第二像素电极EL2中的每个与钝化层PSV之间。作为示例，如图31至图33中所示，堤图案BNKP可以位于第一像素电极EL1和第二像素电极EL2中的每个与钝化层PSV之间。
堤图案BNKP可以位于每个像素PXL中的像素区域PXA的光从其发射的发射区域EMA中。为了在显示装置的图像显示方向上引导从发光元件LD发射的光，堤图案BNKP可以是支撑第一像素电极EL1和第二像素电极EL2中的每个以改变第一像素电极EL1和第二像素电极EL2中的每个的表面轮廓(或形状)的支撑构件。
堤图案BNKP可以在对应的像素PXL的发射区域EMA中设置在钝化层PSV与第一像素电极EL1和第二像素电极EL2之间。
堤图案BNKP可以是包括无机材料的无机绝缘膜或包括有机材料的有机绝缘膜。根据实施例，堤图案BNKP可以包括单个有机绝缘膜和/或单个无机绝缘膜，但是实施例不限于此。根据实施例，堤图案BNKP可以以其中至少一个有机绝缘膜和至少一个无机绝缘膜堆叠的多层膜的形式设置。然而，堤图案BNKP的材料不限于上述实施例，并且根据实施例，堤图案BNKP可以包括导电材料。
堤图案BNKP可以呈具有梯形形状的剖面，其宽度在第三方向DR3上从钝化层PSV的一个表面(例如，上表面)向上逐渐减小，但是实施例不限于此。根据实施例，如图32中所示，堤图案BNKP可以具有包括呈半椭圆形状或半圆形状(或半球形状)的剖面的弯曲表面，其宽度在第三方向DR3上从钝化层PSV的一个表面向上逐渐减小。当在剖面中观看时，堤图案BNKP的形状不限于上述实施例，并且可以在能够改善从发光元件LD中的每个发射的光的效率的范围内不同地改变。
第一像素电极EL1和第二像素电极EL2中的每个可以设置和/或形成在对应的堤图案BNKP上。当在剖面中观看时，第一像素电极EL1和第二像素电极EL2中的每个可以具有与设置在其下面的堤图案BNKP的形状对应的表面轮廓。因此，从发光元件LD发射的光可以被第一像素电极EL1和第二像素电极EL2中的每个反射，以进一步在显示装置的图像显示方向上行进。堤图案BNKP以及第一像素电极EL1和第二像素电极EL2中的每个可以用作反射构件，以通过在期望的方向上引导从发光元件LD发射的光来改善显示装置的光效率。因此，可以进一步改善发光元件LD的发光效率。
第一接触电极CNE1和第二接触电极CNE2可以设置为在平面图中在第一方向DR1上彼此间隔开。作为示例，第一接触电极CNE1和第二接触电极CNE2可以在发光元件LD上的第二绝缘层INS2上设置为彼此间隔开特定间隔。第一接触电极CNE1和第二接触电极CNE2可以设置在同一层，并且可以通过同一工艺形成。然而，实施例不限于此，并且根据实施例，第一接触电极CNE1和第二接触电极CNE2可以设置在不同的层，并且可以通过不同的工艺形成。如图33中所示，附加绝缘层AUINS可以设置和/或形成在第一接触电极CNE1与第二接触电极CNE2之间。附加绝缘层AUINS可以设置在第一接触电极CNE1上，以防止第一接触电极CNE1暴露于外部，从而防止第一接触电极CNE1的腐蚀。附加绝缘层AUINS可以包括由无机材料制成的无机绝缘膜或由有机材料制成的有机绝缘膜。作为示例，附加绝缘层AUINS可以包括选自氮化硅(SiNx)、氧化硅(SiOx)、氮氧化硅(SiOxNy)和诸如氧化铝(AlOx)的金属氧化物中的至少一种，但是实施例不限于此。另外，附加绝缘层AUINS可以形成为单层膜或多层膜。
第三绝缘层INS3可以设置和/或形成在第一接触电极CNE1和第二接触电极CNE2上。第三绝缘层INS3可以是包括无机材料的无机绝缘膜或包括有机材料的有机绝缘膜。作为示例，第三绝缘层INS3可以具有其中至少一个无机绝缘层和至少一个有机绝缘层交替地堆叠的结构。第三绝缘层INS3可以完全覆盖显示元件层DPL，以防止外部的水或湿气被引入到包括发光元件LD的显示元件层DPL中。根据实施例，至少一个外涂层(例如，使显示元件层DPL的上表面平坦化的层)可以进一步设置在第三绝缘层INS3上。
尽管已经描述了发明的实施例，但是理解的是，发明不应限于这些实施例，而是本领域普通技术人员在如要求保护的发明的精神和范围内可以不同地改变和修改。
因此，发明的技术范围不限于这里描述的实施例，而是应由权利要求确定。

Claims (23)

1.一种发光元件，所述发光元件包括：
第一端部和第二端部，在所述发光元件的长度方向上设置；
第一电极，与所述第一端部对应；
第一半导体层，设置在所述第一电极上；
活性层，设置在所述第一半导体层上；
第二半导体层，设置在所述活性层上；以及
第二电极，设置在所述第二半导体层上并且与所述第二端部对应，
其中，所述第二电极包括位于所述第一半导体层上的第一层和位于所述第一层上的第二层，
所述第一半导体层包括掺杂有p型掺杂剂的p型半导体层，
所述第二半导体层包括掺杂有n型掺杂剂的n型半导体层，
所述第一电极与所述第一半导体层欧姆接触，并且
所述第二电极与所述第二半导体层欧姆接触。
2.根据权利要求1所述的发光元件，其中，所述第一层和所述第二层包括透明导电材料。
3.根据权利要求2所述的发光元件，其中，所述第一层包括透明金属，并且
所述第二层包括透明导电氧化物。
4.根据权利要求3所述的发光元件，其中，所述第二层的外表面包括具有整体均匀周期性的不平坦图案。
5.根据权利要求3所述的发光元件，其中，所述第二层的外表面包括具有整体不均匀形状的不平坦图案。
6.根据权利要求1所述的发光元件，所述发光元件还包括：绝缘膜，围绕所述第一电极、所述第一半导体层、所述活性层、所述第二半导体层和所述第二电极中的每个的外周表面。
7.根据权利要求6所述的发光元件，其中，所述绝缘膜的与所述第二端部对应的一个区域的厚度在所述长度方向上向上逐渐减小。
8.根据权利要求7所述的发光元件，其中，所述绝缘膜的与所述第二端部对应的所述一个区域具有与所述绝缘膜的与所述第一端部对应的一个区域的形状不同的形状。
9.根据权利要求6所述的发光元件，其中，所述绝缘膜围绕所述第二电极的所述外周表面的一部分，以使所述第二电极的至少一部分暴露。
10.根据权利要求1所述的发光元件，其中，所述第一电极的下表面基本上是平坦的并且在所述长度方向上与所述第二电极的上表面平行。
11.一种制造发光元件的方法，所述方法包括以下步骤：
提供第一基底；
形成包括在所述第一基底的第一表面上顺序地堆叠的第一电极、第一半导体层、活性层、第二半导体层和第二电极的发光堆叠件；
在所述第二电极上形成缓冲层；
在所述缓冲层上形成粘合层，并且在所述粘合层上布置第二基底以将所述第一基底与所述第二基底接合；
翻转所述第一基底，使得所述第一基底的与所述第一表面相对的第二表面面向上，随后使用激光剥离方法去除所述第一基底以使所述第一电极暴露；
在竖直方向上蚀刻所述发光堆叠件以形成发光堆叠图案并且使所述缓冲层的区域暴露；
在所述发光堆叠图案的表面上和所述缓冲层的所述区域上形成绝缘材料层，并且在所述竖直方向上蚀刻所述绝缘材料层以形成围绕所述发光堆叠图案的所述表面的绝缘层；以及
使用化学剥离方法将由所述绝缘层围绕的所述发光堆叠图案与所述第二基底分离，以形成至少一个发光元件，
其中，所述至少一个发光元件包括在所述至少一个发光元件的长度方向上设置的所述第二电极、所述第二半导体层、所述活性层、所述第一半导体层和所述第一电极，
所述第一半导体层包括掺杂有n型掺杂剂的n型半导体层，并且
所述第二半导体层包括掺杂有p型掺杂剂的p型半导体层。
12.根据权利要求11所述的方法，其中，所述第一电极与所述第一半导体层欧姆接触，并且
所述第二电极与所述第二半导体层欧姆接触。
13.根据权利要求12所述的方法，其中，所述至少一个发光元件包括在所述长度方向上定位的第一端部和第二端部，
所述第二电极位于所述第一端部处，并且
所述第一电极位于所述第二端部处。
14.根据权利要求13所述的方法，其中，所述第一电极包括设置在所述第一半导体层上的第一层和设置在所述第一层上的第二层，并且
所述第一层和所述第二层包括透明导电材料。
15.根据权利要求14所述的方法，其中，所述第一层包括透明金属，并且
所述第二层包括透明导电氧化物。
16.根据权利要求11所述的方法，其中，所述绝缘层的与所述第一电极的外周表面对应的一个区域的厚度在所述长度方向上向上逐渐减小。
17.根据权利要求11所述的方法，其中，所述缓冲层是包括无机材料的无机绝缘膜。
18.根据权利要求11所述的方法，其中，形成所述发光堆叠件包括以下步骤：
在所述第一基底上形成所述第一电极；
在所述第一电极上形成所述第一半导体层；
在所述第一半导体层上形成所述活性层；
在所述活性层上形成所述第二半导体层；以及
在所述第二半导体层上形成所述第二电极。
19.根据权利要求11所述的方法，其中，形成所述发光堆叠图案包括以下步骤：
在所述暴露的第一电极上形成掩模；
在所述掩模上形成至少一个精细图案；
蚀刻所述掩模以形成与所述至少一个精细图案对应的至少一个掩模图案；
竖直蚀刻除与所述至少一个掩模图案对应的区域之外的剩余区域以形成凹槽；以及
去除所述至少一个掩模图案。
20.根据权利要求11所述的方法，其中，所述第一电极的下表面基本上是平坦的并且在所述长度方向上与所述第二电极的上表面平行。
21.一种显示装置，所述显示装置包括：
第一像素电极和第二像素电极，在基底上在第一方向上彼此间隔开并且在不同于所述第一方向的第二方向上延伸；以及
多个发光元件，设置在所述第一像素电极与所述第二像素电极之间，并且在所述发光元件的长度方向上均包括第一端部和第二端部，
其中，所述发光元件中的每个包括：第一电极，与所述第一端部对应；第一半导体层，设置在所述第一电极上；活性层，设置在所述第一半导体层上；第二半导体层，设置在所述活性层上；以及第二电极，与所述第二端部对应并且包括设置在所述第二半导体层上的第一层和设置在所述第一层上的第二层，
当在剖面中观看时，所述第一端部和所述第二端部中的每个定位为与所述第一像素电极和所述第二像素电极中的一个像素电极叠置，并且
所述第一层和所述第二层包括透明导电材料。
22.根据权利要求21所述的显示装置，其中，所述第一半导体层包括掺杂有p型掺杂剂的p型半导体层，
所述第二半导体层包括掺杂有n型掺杂剂的n型半导体层，
所述第一电极与所述第一半导体层欧姆接触，并且
所述第二电极与所述第二半导体层欧姆接触。
23.根据权利要求22所述的显示装置，所述显示装置还包括：
第一接触电极，位于所述第一像素电极和所述发光元件中的每个的所述第一端部上；以及
第二接触电极，位于所述第二像素电极和所述发光元件中的每个的所述第二端部上，
其中，所述第一接触电极电连接到所述第一像素电极，并且
所述第二接触电极电连接到所述第二像素电极。
CN202180050184.0A 2020-08-31 2021-08-23 发光元件、制造其的方法以及包括其的显示装置 Pending CN115868024A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR10-2020-0110403 2020-08-31
KR1020200110403A KR20220030424A (ko) 2020-08-31 2020-08-31 발광 소자, 그의 제조 방법, 및 이를 포함한 표시 장치
PCT/KR2021/011230 WO2022045709A1 (ko) 2020-08-31 2021-08-23 발광 소자, 그의 제조 방법, 및 이를 포함한 표시 장치

Publications (1)

Publication Number Publication Date
CN115868024A true CN115868024A (zh) 2023-03-28

Family

ID=80353541

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180050184.0A Pending CN115868024A (zh) 2020-08-31 2021-08-23 发光元件、制造其的方法以及包括其的显示装置

Country Status (4)

Country Link
US (1) US11973066B2 (zh)
KR (1) KR20220030424A (zh)
CN (1) CN115868024A (zh)
WO (1) WO2022045709A1 (zh)

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6913985B2 (en) 2003-06-20 2005-07-05 Oki Data Corporation Method of manufacturing a semiconductor device
JP4488702B2 (ja) 2003-07-30 2010-06-23 株式会社沖データ 半導体装置の製造方法
KR101198357B1 (ko) 2010-12-27 2012-11-08 한국기계연구원 발광다이오드 및 이의 제조방법
US9012939B2 (en) 2011-08-02 2015-04-21 Kabushiki Kaisha Toshiba N-type gallium-nitride layer having multiple conductive intervening layers
EP2763195A3 (en) * 2013-01-30 2016-04-06 LG Innotek Co., Ltd. Light emitting device
KR101436123B1 (ko) 2013-07-09 2014-11-03 피에스아이 주식회사 초소형 led를 포함하는 디스플레이 및 이의 제조방법
KR101787435B1 (ko) 2016-02-29 2017-10-19 피에스아이 주식회사 나노 로드 제조방법
KR102502608B1 (ko) * 2018-06-11 2023-02-22 삼성디스플레이 주식회사 발광 소자, 그 제조방법 및 발광 소자를 포함하는 표시 장치
KR102608987B1 (ko) * 2018-09-07 2023-12-05 삼성디스플레이 주식회사 발광 소자, 그의 제조 방법, 및 발광 소자를 구비한 표시 장치
KR20200088934A (ko) 2019-01-15 2020-07-24 삼성디스플레이 주식회사 발광 소자 및 이를 포함하는 표시 장치

Also Published As

Publication number Publication date
US11973066B2 (en) 2024-04-30
KR20220030424A (ko) 2022-03-11
WO2022045709A1 (ko) 2022-03-03
US20220068892A1 (en) 2022-03-03

Similar Documents

Publication Publication Date Title
KR20200102615A (ko) 발광 소자 및 이를 구비한 표시 장치
US20230005898A1 (en) Pixel and display device including the same
US11932023B2 (en) Reservoir of light emitting elements, printing apparatus including the same, and manufacturing method of display device using the same
US20220158054A1 (en) Display device
US20230187583A1 (en) Pixel, display device including the same, and method of fabricating the display device
CN115868024A (zh) 发光元件、制造其的方法以及包括其的显示装置
CN114335049A (zh) 显示装置
US11961945B2 (en) Light emitting element, method of manufacturing the same, and display device including the light emitting element
US20220069164A1 (en) Light-emitting element, method of manufacturing light-emitting element, and display device including light-emitting element
US20240038956A1 (en) Pixel and display device including the same
US20220115363A1 (en) Display device and method of manufacturing the same
US20220367433A1 (en) Display device and method of fabricating the same
EP4333057A1 (en) Display device and method of fabricating the same
US11961844B2 (en) Pixel and display device including the same
US20230361247A1 (en) Pixel, display device including the same, and method of manufacturing display device
EP4109569A1 (en) Light-emitting element and display device including same
EP4207322A1 (en) Display device and method of fabricating the same
US20240072103A1 (en) Display device and method of fabricating the same
EP4258353A1 (en) Pixel, display device having the same, and method of fabricating the display device
US20240065017A1 (en) Light emitting element, method of manufacturing the same, and display device comprising the light emitting element
CN115803888A (zh) 显示装置和用于该显示装置的制造方法
KR20230146186A (ko) 화소 및 이를 포함한 표시 장치
KR20230043296A (ko) 표시 장치 및 발광 소자의 제조 방법
CN115642168A (zh) 显示设备及其制造方法
CN115812252A (zh) 显示装置及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination