CN115863439A - Ldmos器件及其制作方法 - Google Patents
Ldmos器件及其制作方法 Download PDFInfo
- Publication number
- CN115863439A CN115863439A CN202310175384.XA CN202310175384A CN115863439A CN 115863439 A CN115863439 A CN 115863439A CN 202310175384 A CN202310175384 A CN 202310175384A CN 115863439 A CN115863439 A CN 115863439A
- Authority
- CN
- China
- Prior art keywords
- layer
- field plate
- region
- ldmos device
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 37
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 69
- 239000000758 substrate Substances 0.000 claims abstract description 50
- 229920005591 polysilicon Polymers 0.000 claims abstract description 47
- 238000002425 crystallisation Methods 0.000 claims abstract description 41
- 230000008025 crystallization Effects 0.000 claims abstract description 41
- AIOWANYIHSOXQY-UHFFFAOYSA-N cobalt silicon Chemical compound [Si].[Co] AIOWANYIHSOXQY-UHFFFAOYSA-N 0.000 claims abstract description 8
- 239000010410 layer Substances 0.000 claims description 233
- 239000011229 interlayer Substances 0.000 claims description 32
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 9
- 239000002184 metal Substances 0.000 claims description 9
- 229910052751 metal Inorganic materials 0.000 claims description 9
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 9
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 7
- 238000000034 method Methods 0.000 abstract description 34
- 230000008569 process Effects 0.000 abstract description 29
- 238000005530 etching Methods 0.000 abstract description 10
- 238000001259 photo etching Methods 0.000 abstract description 7
- 239000003990 capacitor Substances 0.000 abstract description 6
- 239000003989 dielectric material Substances 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 230000015556 catabolic process Effects 0.000 description 4
- 230000005669 field effect Effects 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 229910044991 metal oxide Inorganic materials 0.000 description 4
- 150000004706 metal oxides Chemical class 0.000 description 4
- 239000002210 silicon-based material Substances 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 229910017052 cobalt Inorganic materials 0.000 description 3
- 239000010941 cobalt Substances 0.000 description 3
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 238000005240 physical vapour deposition Methods 0.000 description 3
- 229910021332 silicide Inorganic materials 0.000 description 3
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 229910000040 hydrogen fluoride Inorganic materials 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229910019044 CoSix Inorganic materials 0.000 description 1
- 241000293849 Cordylanthus Species 0.000 description 1
- 238000004026 adhesive bonding Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910052736 halogen Inorganic materials 0.000 description 1
- 150000002367 halogens Chemical class 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明涉及一种LDMOS器件及其制作方法。LDMOS器件包括基底、栅氧化层、多晶硅栅以及场板结构。其中，基底具有源区、漏区、沟道区以及漂移区。栅氧化层设置在基底上。多晶硅栅设置在栅氧化层上。场板结构设置在栅氧化层上。场板结构包括依次层叠设置的场板介质层、多晶硅层以及第一晶化层，场板介质层位于栅氧化层和多晶硅层之间，第一晶化层的材料为钴硅化合物。上述LDMOS器件形成多晶硅层以及第一晶化层作为上极板，形成场板电容，使漂移区进行耗尽，可以获得较低的Rsp以及Qgd。场板结构可以采用柱状的接触孔，能够大幅降低接触孔光刻、蚀刻的工艺难度，场板结构的横向尺寸也可以做得更大，从而能够增加场板的电容。
Description
技术领域
本发明涉及半导体器件技术领域，特别是涉及一种LDMOS器件及其制作方法。
背景技术
DMOS（双扩散金属氧化物半导体场效应管）器件是BCD电路中的核心器件，为了更好地与IC成熟制程进行工艺集成，一般采用LDMOS（横向双扩散金属氧化物半导体场效应管）。目前，各种结构的LDMOS器件被不断开发出来，以达到提高其性能、降低成本、提高密度等目的。
DMOS（双扩散金属氧化物半导体场效应管）器件是BCD电路中的核心器件，为了更好地与IC成熟制程进行工艺集成，一般采用LDMOS（横向双扩散金属氧化物半导体场效应管）。目前，各种结构的LDMOS器件被不断开发出来，以达到提高其性能、降低成本、提高密度等目的。
其中，场板结构是LDMOS器件的核心所在。为了达到耐压的要求，传统LDMOS器件普遍采用热生长的氧化层作为场板，具体是先定义出热生长氧化层的区域，然后进行热生长。这种方式的好处包括：1.热氧化层的质量较好，可靠性有保障；2.会自然生长出“鸟嘴”，在场板的边界平缓过渡，从而使得该区域的电场强度可以平缓分布。
然而，热生长的氧化层会对硅表面进行消耗，使得场板下方不是“平面”，这会导致器件的比导通电阻 Rsp较大、栅漏电荷Qgd较大。
如图1所示，另外一种最新的、主要应用于低压情况下的场板结构是接触孔场板（CFP），其采用大块板状的接触孔作为场板电容的上极板，该结构比导通电阻 Rsp以及栅漏电荷Qgd优势明显。然而，该结构需要长条板状接触孔，器件制作时需要同时制作柱状接触孔和长条板状接触孔，工艺难度较大，并且同样因为长条板状接触孔，场板面积无法制作得很大，使得场板电容不能做大，限制了器件在高压情况下的应用。
发明内容
基于此，有必要提供一种LDMOS器件及其制作方法，以降低器件的比导通电阻Rsp、栅漏电荷Qgd，降低器件生产的工艺难度。
本发明的其中一个目的是提供一种LDMOS器件，方案如下：
一种LDMOS器件，包括：
基底，具有源区、漏区、沟道区以及漂移区，所述沟道区包围所述源区，所述漂移区包围所述漏区；
栅氧化层，设置在所述基底上；
多晶硅栅，设置在所述栅氧化层上，且位于所述源区和所述漏区之间；以及
场板结构，设置在所述栅氧化层上，且与所述漏区位置对应，所述场板结构包括依次层叠设置的场板介质层、多晶硅层以及第一晶化层，所述场板介质层位于所述栅氧化层和所述多晶硅层之间，所述第一晶化层的材料为钴硅化合物。
在其中一个实施例中，所述第一晶化层的阻值为5 ohm/Sqr ~8 ohm/Sqr。
在其中一个实施例中，所述场板介质层的厚度为600Å~1500Å。
在其中一个实施例中，所述多晶硅层的厚度为300Å~1000Å。
在其中一个实施例中，所述第一晶化层的厚度为200Å~400Å。
在其中一个实施例中，所述场板介质层包括层叠设置的第一硅氧化层、氮化硅层以及第二硅氧化层。
在其中一个实施例中，所述LDMOS器件还包括：
层间介质层，所述层间介质层覆盖所述栅氧化层、所述多晶硅栅以及所述场板结构。
在其中一个实施例中，所述LDMOS器件还包括：
场板接触孔，所述场板接触孔为自所述层间介质层远离所述基底的一端延伸至所述第一晶化层的柱状结构。
在其中一个实施例中，所述LDMOS器件还包括：
金属层，所述金属层设置在所述层间介质层远离所述基底的一侧，并与所述场板接触孔连接。
本发明的其中一个目的是提供一种LDMOS器件的制作方法，方案如下：
一种LDMOS器件的制作方法，包括以下步骤：
提供基底，所述基底具有源区、漏区、沟道区以及漂移区，所述沟道区包围所述源区，所述漂移区包围所述漏区；
在所述基底上制作栅氧化层；
在所述栅氧化层上制作多晶硅栅，所述多晶硅栅位于所述源区和所述漏区之间；
制作场板结构，包括在所述栅氧化层上制作场板介质层、在所述场板介质层上制作多晶硅层以及在所述多晶硅层上制作第一晶化层，所述第一晶化层的材料为钴硅化合物，所述场板结构与所述漏区位置对应。
在其中一个实施例中，所述场板介质层通过化学气相沉积工艺制作。
在其中一个实施例中，所述多晶硅层通过炉管工艺制作。
与传统方案相比，上述LDMOS器件及其制作方法具有以下有益效果：
上述LDMOS器件及其制作方法形成多晶硅层以及第一晶化层作为上极板，第一晶化层采用低阻值材料钴硅化合物，形成场板电容，使漂移区进行耗尽，因为寄生的G（gate）与D（drain）的电容值较低，可以获得较低的比导通电阻 Rsp以及栅漏电荷Qgd。相比采用大块板状的接触孔场板，上述LDMOS器件的场板结构可以采用柱状的接触孔，能够大幅降低接触孔光刻、蚀刻的工艺难度，此外，场板结构的横向尺寸也可以做得更大，从而能够增加场板的电容，并且增加了进一步增大场板横向尺寸的可能性，如此LDMOS器件的源漏击穿电压BV可以进一步提高。
附图说明
图1为一种传统的LDMOS器件的结构示意图；
图2为本发明一实施例的LDMOS器件的结构示意图；
图3为图1所示LDMOS器件的版图；
图4为图2所示LDMOS器件的版图。
附图标记说明：
100、LDMOS器件；110、基底；111、源区；112、漏区；113、沟道区；114、漂移区；120、栅氧化层；130、多晶硅栅；140、场板结构；141、场板介质层；142、多晶硅层；143、第一晶化层；151、场板接触孔；152、源极接触孔；153、漏极接触孔；154、栅极接触孔；160、金属层；170、第二晶化层；180、第三晶化层；190、第四晶化层。
具体实施方式
为了便于理解本发明，下面将对本发明进行更全面的描述。但是，本发明可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本发明的公开内容的理解更加透彻全面。
需要说明的是，当元件被称为“设置于”另一个元件，它可以直接在另一个元件上或者也可以存在居中的元件。当一个元件被认为是“连接”另一个元件，它可以是直接连接到另一个元件或者可能同时存在居中元件。本文所使用的术语“垂直的”、“水平的”、“左”、“右”以及类似的表述只是为了说明的目的，并不表示是唯一的实施方式。
在本发明的描述中，需要理解的是，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。
除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。本文所使用的术语“和／或”包括一个或多个相关的所列项目的任意的和所有的组合。
请参考图2所示，本发明一实施例的LDMOS器件100包括基底110、栅氧化层120、多晶硅栅130以及场板结构140。
其中，基底110具有源区111、漏区112、沟道区113以及漂移区114。沟道区113包围源区111，漂移区114包围漏区112。栅氧化层120设置在基底110上。多晶硅栅130设置在栅氧化层120上，且位于源区111和漏区112之间。场板结构140设置在栅氧化层120上，且与漏区112位置对应。
特别地，场板结构140包括依次层叠设置的场板介质层141、多晶硅层142以及第一晶化层143，场板介质层141位于栅氧化层120和多晶硅层142之间，第一晶化层143的材料为钴硅化合物（CoSix）。
上述LDMOS器件100形成多晶硅层142以及第一晶化层143作为上极板，第一晶化层143采用低阻值材料钴硅化合物，形成场板电容，使漂移区114进行耗尽，因为寄生的G（gate）与D（drain）的电容值较低，可以获得较低的比导通电阻 Rsp以及栅漏电荷Qgd。相比采用大块板状的接触孔场板，上述LDMOS器件100的场板结构140可以采用柱状的接触孔，能够大幅降低接触孔光刻、蚀刻的工艺难度，此外，场板结构140的横向尺寸也可以做得更大，从而能够增加场板的电容，并且增加了进一步增大场板横向尺寸的可能性，如此LDMOS器件100的源漏击穿电压BV可以进一步提高。
在其中一个示例中，第一晶化层143的阻值为5 ohm/Sqr ~8 ohm/Sqr，具体例如为5 ohm/Sqr、5.5 ohm/Sqr、6 ohm/Sqr、6.5 ohm/Sqr、7 ohm/Sqr、7.5 ohm/Sqr等。
在其中一个示例中，场板介质层141包括层叠设置的第一硅氧化层、氮化硅层以及第二硅氧化层。
在其中一个示例中，场板介质层141通过化学气相沉积工艺制作。
与传统的热氧化层场板相比，上述示例的LDMOS器件100中场板介质层141通过物理气相沉积工艺或化学气相沉积工艺制作，避免对基底110表面进行消耗，实现了场板的“平面化”，能够降低器件的比导通电阻 Rsp。此外，减少了两层垫氧化层和垫氮化硅层共三道热生长的、时间较长的炉管制程，时间成本和机台成本都可以得到降低。
在其中一个示例中，场板介质层141的厚度为600Å~1500Å，具体例如为600Å、700Å、800Å、900Å、1000Å、1200Å、1400Å等。
在其中一个示例中，多晶硅层142的厚度为300Å~1000Å，具体例如为300Å、400Å、500Å、600Å、700Å、800Å、900Å等。
在其中一个示例中，第一晶化层143的厚度为200Å~400Å，具体例如为200Å、250Å、300Å、350Å、400Å等。
在其中一个示例中，LDMOS器件100还包括层间介质层（图中未示出）。层间介质层覆盖栅氧化层120、多晶硅栅130以及场板结构140。
在其中一个示例中，层间介质层的厚度为3000Å~8000Å，具体例如为3000Å、5000Å、6000Å、7000Å、8000Å等。
进一步地，LDMOS器件100还包括场板接触孔151，场板接触孔151贯穿层间介质层至第一晶化层143。LDMOS器件100还包括金属层160，金属层160设置在层间介质层远离基底110的一侧，并与场板接触孔151连接。
场板接触孔151的数量有多个。场板接触孔151为自层间介质层远离基底110的一端延伸至第一晶化层143的柱状结构。场板接触孔151的横截面例如可以为多边形、圆形等。在一个具体的示例中，场板接触孔151的横截面为正方形。
相较于接触孔场板形成大块板状的接触孔的方式，“细条”状的接触孔可以降低制作工艺的难度。
可以理解，LDMOS器件100还包括形成于层间介质层中的源极接触孔152、漏极接触孔153以及栅极接触孔154。
在其中一个示例中，LDMOS器件100还包括第二晶化层170。第二晶化层170设置在层间介质层和基底110的源区111之间。进一步地，源极接触孔152自层间介质层远离基底110的一端延伸至第二晶化层170。
在其中一个示例中，第二晶化层170的厚度为1500Å~3000Å，具体例如为1500Å、1800Å、2000Å、2300Å、2600Å、2900Å、3000Å等。
在其中一个示例中，LDMOS器件100还包括第三晶化层180。第三晶化层180设置在层间介质层和基底110的漏区112之间。进一步地，漏极接触孔153自层间介质层远离基底110的一端延伸至第三晶化层180。
在其中一个示例中，LDMOS器件100还包括第四晶化层190。第四晶化层190设置在层间介质层和多晶硅栅130之间。进一步地，栅极接触孔154自层间介质层远离基底110的一端延伸至第四晶化层190。
上述第一晶化层143、第二晶化层170、第三晶化层180以及第四晶化层190可以在同一工序中制作形成，其材料为钴硅化合物（CoSix）。
进一步地，本发明还提供上述任一示例的LDMOS器件100的制作方法，包括以下步骤：
步骤S1，提供基底110，基底110具有源区111、漏区112、沟道区113以及漂移区114。沟道区113包围源区111，漂移区114包围漏区112。
步骤S2，在基底110上制作栅氧化层120。
步骤S3，在栅氧化层120上制作多晶硅栅130，多晶硅栅130位于源区111和漏区112之间。
步骤S4，制作场板结构140，包括在栅氧化层120上制作场板介质层141、在场板介质层141上制作多晶硅层142以及在多晶硅层142上制作第一晶化层143，场板结构140与漏区112位置对应。
上述LDMOS器件100的制作方法形成多晶硅层142以及第一晶化层143作为上极板，第一晶化层143采用低阻值材料钴硅化合物，形成场板电容，使漂移区114进行耗尽，可以获得较低比导通电阻 Rsp以及栅漏电荷Qgd。相比采用大块板状的接触孔场板，上述LDMOS器件100的场板结构140可以采用柱状的接触孔，能够大幅降低接触孔光刻、蚀刻的工艺难度，此外，场板结构140的横向尺寸也可以做得更大，从而能够增加场板的电容，并且增加了进一步增大场板横向尺寸的可能性，如此LDMOS器件100的源漏击穿电压BV可以进一步提高。
在其中一个示例中，在步骤S4中，场板介质层141通过物理气相沉积工艺或化学气相沉积工艺制作。
与传统的热氧化层场板相比，上述示例的LDMOS器件100中场板介质层141通过物理气相沉积工艺或化学气相沉积工艺制作，避免对基底110表面进行消耗，实现了场板的“平面化”，能够降低器件的比导通电阻 Rsp。此外，减少了两层垫氧化层和垫氮化硅层共三道热生长的、时间较长的炉管制程，时间成本和机台成本都可以得到降低。
在其中一个示例中，在步骤S4中，场板介质层141和多晶硅层142为整面沉积。进一步地，在制作第一晶化层143之前，通过光刻、蚀刻工艺去除其余区域的场板介质层141和多晶硅层142，仅保留与漏区112位置对应的场板介质层141和多晶硅层142。
在其中一个示例中，光刻工艺的关键尺寸（CD）为0.15μm~1.2μm，采用KrF（光源248nm）类型的正光阻。光阻厚度为5000Å ~20000Å。
在其中一个示例中，蚀刻工艺包括干法蚀刻和湿法腐蚀。
通过干法蚀刻去除其余区域的多晶硅层142，蚀刻后停留在多晶硅层142下方的场板介质层141中，例如场板介质层141的残留厚度50Å~200Å。
通过湿法腐蚀去除其余区域残留的场板介质层141，场板介质层141下方的多晶硅损耗为20Å以下。
图3示出了采用接触孔场板的LDMOS器件的光罩版图20。其中，区域21对应源极接触孔的区域，区域22对应漏极接触孔的区域，区域23对应多晶硅栅的区域，区域24对应栅极接触孔的区域，区域25对应接触孔场板的区域，区域26对应源极上晶化层的区域，区域27对应漏极上晶化层的区域。
图4示出了本发明一实施例的LDMOS器件的光罩版图30。其中，区域31对应源极接触孔的区域，区域32对应漏极接触孔的区域，区域33对应多晶硅栅的区域，区域34对应栅极接触孔的区域，区域35对应场板结构的区域，区域36对应场板接触孔的区域，区域37对应第二晶化层的区域，区域38对应第三晶化层的区域。
相比传统器件的光罩版图20，上述LDMOS器件的光罩版图30通过增加一张对应场板结构区域的光罩，可以将场板接触孔的图形由长条形改变为方孔型，并且整个版图仅有方孔型的接触孔，如此能够大幅降低接触孔光刻、蚀刻的工艺难度。同时，便于将场板结构的横向尺寸O2做得更大，从而能够增加场板的电容，并且增加了进一步增大场板横向尺寸O2的可能性，如此LDMOS器件的源漏击穿电压BV可以进一步提高。
以下通过一具体实施例对本发明的LDMOS器件及其制作方法作进一步说明。
一具体实施例的LDMOS器件包括基底、栅氧化层、多晶硅栅、场板结构、层间介质层、接触孔以及金属层。
其中，基底具有源区、漏区、沟道区以及漂移区。沟道区包围源区，漂移区包围漏区。栅氧化层设置在基底上。多晶硅栅设置在栅氧化层上，且位于源区和漏区之间。多晶硅栅的两侧分别设置边墙。
场板结构设置在栅氧化层上，且与漏区位置对应。场板结构包括依次层叠设置的场板介质层、多晶硅层以及第一晶化层，场板介质层位于栅氧化层和多晶硅层之间。
层间介质层覆盖栅氧化层、多晶硅栅以及场板结构。层间介质层和基底的源区之间设置有第二晶化层。层间介质层和基底的漏区之间设置有第三晶化层。层间介质层和多晶硅栅之间设置有第四晶化层。
接触孔包括场板接触孔、源极接触孔、漏极接触孔以及栅极接触孔。场板接触孔为自层间介质层远离基底的一端延伸至第一晶化层的柱状结构。源极接触孔自层间介质层远离基底的一端延伸至第二晶化层。漏极接触孔自层间介质层远离基底的一端延伸至第三晶化层。栅极接触孔自层间介质层远离基底的一端延伸至第四晶化层。
金属层设置在层间介质层远离基底的一侧，并与场板接触孔、源极接触孔、漏极接触孔以及栅极接触孔连接。
本实施例的LDMOS器件的制作方法包括以下步骤：
步骤1，提供硅衬底，对硅衬底进行离子注入，形成源区、漏区、沟道区以及漂移区，沟道区包围源区，漂移区包围漏区，得到基底。
步骤2，在基底上制作栅氧化层。
步骤3，在栅氧化层上制作多晶硅栅，多晶硅栅位于源区和漏区之间，并在多晶硅栅的两侧制作边墙。
步骤4，在栅氧化层上依次沉积氧化硅、氮化硅以及硅氧化，形成介质材料层。
步骤5，在介质材料层上沉积多晶硅，形成多晶硅材料层。
步骤6，采用光刻工艺，经过涂胶、曝光、显影等操作，在多晶硅材料层与漏区位置对应的区域上形成光阻层。光刻工艺的关键尺寸（CD）为0.15μm~1.2μm。光阻层采用KrF（光源248nm）类型的正光阻，厚度为10000Å。
步骤7，采用蚀刻工艺去除其余区域的介质材料层和多晶硅材料层，仅保留与漏区位置对应的介质材料层和多晶硅材料层。具体地，通过干法蚀刻去除其余区域的多晶硅层，采用卤素及CF4气体作为主蚀刻气体，通过获得EPD信号控制蚀刻深度。蚀刻后停留在氧化硅材料层中，残留厚度为50Å~200Å。进一步采用HF进行湿法腐蚀，去除其余区域残留的介质材料层，介质材料层下方的多晶硅损耗为20Å以下。如此，形成与漏区位置对应的场板介质层和多晶硅层。
步骤8，在多晶硅层上沉积钴硅化合物，形成晶化层。
步骤9，制作层间介质层，层间介质层覆盖栅氧化层、多晶硅栅以及场板结构。
步骤10，制作场板接触孔、源极接触孔、漏极接触孔以及栅极接触孔。
步骤11，在层间介质层远离基底的一侧制作金属层，并与场板接触孔、源极接触孔、漏极接触孔以及栅极接触孔连接。
上述具体实施例的LDMOS器件相较于传统的热氧化层场板的器件，具有以下优点：
（1）版图面积减小，以0.18μm的技术节点为例，版图面积可减小5%~20%。
（2）避免对基底表面进行消耗，实现了场板的“平面化”，能够降低器件的比导通电阻 Rsp。以0.18μm的技术节点为例，由于电流路径的减小，Rsp可以降低10%~35%（具体与场板长度、沟道长度有关）。
（3）降低了工艺难度及生产成本。减少了三道热生长的、时间较长的炉管制程（垫氧化层和垫氮化硅层），时间成本和机台成本都可以得到降低。
（4）提高器件性能：Qgd降低，提高器件的速度。
上述具体实施例的LDMOS器件相较于接触孔场板的器件，具有以下优点：
（1）接触孔制作工艺难度的降低。
（2）增加了将场板面积做大的可能性，从而可以提高LDMOS器件在高压下使用的可能性。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。
Claims (10)
1.一种LDMOS器件，其特征在于，包括：
基底，具有源区、漏区、沟道区以及漂移区，所述沟道区包围所述源区，所述漂移区包围所述漏区；
栅氧化层，设置在所述基底上；
多晶硅栅，设置在所述栅氧化层上，且位于所述源区和所述漏区之间；以及
场板结构，设置在所述栅氧化层上，且与所述漏区位置对应，所述场板结构包括依次层叠设置的场板介质层、多晶硅层以及第一晶化层，所述场板介质层位于所述栅氧化层和所述多晶硅层之间，所述第一晶化层的材料为钴硅化合物。
2.如权利要求1所述的LDMOS器件，其特征在于，所述第一晶化层的阻值为5 ohm/Sqr ~8 ohm/Sqr。
3.如权利要求1所述的LDMOS器件，其特征在于，所述第一晶化层的厚度为200Å~400Å。
4.如权利要求1所述的LDMOS器件，其特征在于，所述场板介质层的厚度为600Å~1500Å。
5.如权利要求1所述的LDMOS器件，其特征在于，所述多晶硅层的厚度为300Å~1000Å。
6.如权利要求1所述的LDMOS器件，其特征在于，所述场板介质层包括层叠设置的第一硅氧化层、氮化硅层以及第二硅氧化层。
7.如权利要求1~6中任一项所述的LDMOS器件，其特征在于，所述LDMOS器件还包括：
层间介质层，所述层间介质层覆盖所述栅氧化层、所述多晶硅栅以及所述场板结构。
8.如权利要求7所述的LDMOS器件，其特征在于，所述LDMOS器件还包括：
场板接触孔，所述场板接触孔为自所述层间介质层远离所述基底的一端延伸至所述第一晶化层的柱状结构。
9.如权利要求8所述的LDMOS器件，其特征在于，所述LDMOS器件还包括：
金属层，所述金属层设置在所述层间介质层远离所述基底的一侧，并与所述场板接触孔连接。
10.一种LDMOS器件的制作方法，其特征在于，包括以下步骤：
提供基底，所述基底具有源区、漏区、沟道区以及漂移区，所述沟道区包围所述源区，所述漂移区包围所述漏区；
在所述基底上制作栅氧化层；
在所述栅氧化层上制作多晶硅栅，所述多晶硅栅位于所述源区和所述漏区之间；
制作场板结构，包括在所述栅氧化层上制作场板介质层、在所述场板介质层上制作多晶硅层以及在所述多晶硅层上制作第一晶化层，所述第一晶化层的材料为钴硅化合物，所述场板结构与所述漏区位置对应。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310175384.XA CN115863439A (zh) | 2023-02-28 | 2023-02-28 | Ldmos器件及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310175384.XA CN115863439A (zh) | 2023-02-28 | 2023-02-28 | Ldmos器件及其制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN115863439A true CN115863439A (zh) | 2023-03-28 |
Family
ID=85659286
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310175384.XA Pending CN115863439A (zh) | 2023-02-28 | 2023-02-28 | Ldmos器件及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115863439A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117497420A (zh) * | 2023-12-26 | 2024-02-02 | 粤芯半导体技术股份有限公司 | 半导体器件及其制备方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107452785A (zh) * | 2016-06-01 | 2017-12-08 | 台湾积体电路制造股份有限公司 | 高压晶体管装置 |
| CN110299413A (zh) * | 2019-07-11 | 2019-10-01 | 上海华虹宏力半导体制造有限公司 | 一种ldmos器件及其制造方法 |
| CN110391293A (zh) * | 2019-07-29 | 2019-10-29 | 上海华虹宏力半导体制造有限公司 | Ldmosfet器件及其制造方法 |
| CN112542514A (zh) * | 2019-12-18 | 2021-03-23 | 成都芯源***有限公司 | 一种横向晶体管 |
| US20210119041A1 (en) * | 2019-10-21 | 2021-04-22 | Semiconductor Components Industries, Llc | Laterally diffused metal-oxide-semiconductor (ldmos) transistors |
| CN115064596A (zh) * | 2022-08-18 | 2022-09-16 | 广州粤芯半导体技术有限公司 | 半导体器件及其制备方法 |
-
2023
- 2023-02-28 CN CN202310175384.XA patent/CN115863439A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107452785A (zh) * | 2016-06-01 | 2017-12-08 | 台湾积体电路制造股份有限公司 | 高压晶体管装置 |
| CN110299413A (zh) * | 2019-07-11 | 2019-10-01 | 上海华虹宏力半导体制造有限公司 | 一种ldmos器件及其制造方法 |
| CN110391293A (zh) * | 2019-07-29 | 2019-10-29 | 上海华虹宏力半导体制造有限公司 | Ldmosfet器件及其制造方法 |
| US20210119041A1 (en) * | 2019-10-21 | 2021-04-22 | Semiconductor Components Industries, Llc | Laterally diffused metal-oxide-semiconductor (ldmos) transistors |
| CN112542514A (zh) * | 2019-12-18 | 2021-03-23 | 成都芯源***有限公司 | 一种横向晶体管 |
| CN115064596A (zh) * | 2022-08-18 | 2022-09-16 | 广州粤芯半导体技术有限公司 | 半导体器件及其制备方法 |
Non-Patent Citations (1)
| Title |
|---|
| 金德宣 等: "VLSI工艺技术 超大规模集成电路工艺技术", 半导体技术编辑部 * |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117497420A (zh) * | 2023-12-26 | 2024-02-02 | 粤芯半导体技术股份有限公司 | 半导体器件及其制备方法 |
| CN117497420B (zh) * | 2023-12-26 | 2024-04-16 | 粤芯半导体技术股份有限公司 | 半导体器件及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100610465B1 (ko) | 반도체 소자의 제조 방법 | |
| US7208356B2 (en) | Method of manufacturing multiple-gate MOS transistor having an improved channel structure | |
| KR100532353B1 (ko) | 핀 전계 효과 트랜지스터 및 그 제조방법 | |
| US9153657B2 (en) | Semiconductor devices comprising a fin | |
| KR100781538B1 (ko) | 성능이 향상된 멀티 게이트 트랜지스터용 액티브 구조의제조 방법, 이에 의해 제조된 액티브 구조 및 멀티 게이트트랜지스터 | |
| DE112013001687B4 (de) | Halbleiterstruktur und Verfahren zu deren Herstellung | |
| KR100896631B1 (ko) | 수직 실린더형 트랜지스터의 제조방법 및 이에 의해 제조된수직 실린더형 트랜지스터 | |
| KR100696197B1 (ko) | 실리콘 기판을 이용한 다중 게이트 모스 트랜지스터 및 그제조 방법 | |
| US20070004124A1 (en) | MOS field effect transistor having plurality of channels and method of fabricating the same | |
| JP2016054320A (ja) | トリゲート・デバイス及び製造方法 | |
| US8269271B2 (en) | Hybrid planarFET and FinFET provided on a chip | |
| KR20050008223A (ko) | 리세스된 게이트 전극을 갖는 반도체 소자의 집적방법 | |
| TW202129910A (zh) | 積體電路裝置 | |
| TW202020986A (zh) | 半導體裝置 | |
| WO2005045892A2 (en) | Confined spacers for double gate transistor semiconductor fabrication process | |
| US8928082B2 (en) | JLT (junction-less transistor) device and method for fabricating the same | |
| CN115863439A (zh) | Ldmos器件及其制作方法 | |
| KR100549269B1 (ko) | 스플릿 게이트형 플래쉬 메모리 소자의 제조방법 | |
| KR100467527B1 (ko) | 이중 게이트 ｍｏｓｆｅｔ 및 그 제조방법 | |
| WO2007054844A2 (en) | Vertical insulated gate field-effect transistor and method of manufacturing the same | |
| KR100897478B1 (ko) | 피넛 형상의 채널층을 갖는 전계 효과 트랜지스터 및 그제조방법 | |
| US20060145259A1 (en) | Fin field-effect transistor and method for fabricating the same | |
| US20230378297A1 (en) | Source/Drains In Semiconductor Devices and Methods of Forming Thereof | |
| CN108630547B (zh) | Finfet器件及其制备方法 | |
| KR100557967B1 (ko) | 반도체 소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20230328 |