CN1158614C - 高集成度热主备工控主板 - Google Patents
高集成度热主备工控主板 Download PDFInfo
- Publication number
- CN1158614C CN1158614C CNB991112237A CN99111223A CN1158614C CN 1158614 C CN1158614 C CN 1158614C CN B991112237 A CNB991112237 A CN B991112237A CN 99111223 A CN99111223 A CN 99111223A CN 1158614 C CN1158614 C CN 1158614C
- Authority
- CN
- China
- Prior art keywords
- bus
- module
- standby
- control
- integated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Hardware Redundancy (AREA)
Abstract
一种高集成度热主备工控主板，包括CPU模块(11)、显示控制单元(12)、键盘鼠标软驱口(17)、IDE硬盘接口(18)、内存(19)、显示器接口、两套总线接口，还包括以太网接口控制模块(13)、逻辑阵列FPGA(14)、电源模块(15)和电子盘接口(16)，提供双机备份、运行监控机制，提高可靠性、稳定性及处理能力，解决了原来使用CPU卡时频繁出现的死机现象，同时减少了***附加设备，提高集成度。
Description
本发明涉及一种工业自动化控制设备，属于工业控制领域。
一个良好的工业控制***要具有高集成度和高可靠性。为实现完善的自动化控制功能，***一般要设计一套主控单元，进行全局调度和控制。在一般的***中，有的直接将台式PC机当作主控单元使用。但由于受到台式机的集成度和可靠性的限制，使它不能运用到严格的工业控制***中去。目前工控界普遍采用的是台湾设计生产的486、586 CPU卡。这种卡集成了CPU、CPU-to-PCI桥、PCI-to-ISA桥、显示卡等PC机最基本的功能。虽然大大减少了所占空间，但并未给出工业控制中最需求的高集成度、双机热备份、运行监控和以太网解决方案。CPU卡一般是以AT总线与外界相连的，AT总线的数据流量仅为每秒8M字节，这就大大限制了它的数据吞吐能力。对于要进行大量数据传输的***，需采用PCI总线的***设备，比如100M以太网，则无法与CPU卡相连。
另外，为节省成本，CPU卡一般采用的是ALI、SIS等台湾公司的芯片组。这些芯片组用在台式机上性能还可以，但在工控领域里使用，它们的稳定性就就显得不够了。比如，当内存大于64M时，对不同厂家生产的内存的适应性较差，表现在启动黑屏，长时间拷机的时候死机等。另外，当外设不稳定时也可能将***挂死，使用CPU卡则无法解决这些问题。主控单元的死机将直接导致***的瘫痪。在稳定性要求第一的工业***中，这是绝对不允许发生的。怎样防止因主控单元故障而导致***瘫痪，怎样保证数据的安全性和连贯性，这些CPU卡没有给出有效的解决方案。
本发明的目的是提供一种具有完整的双机热备份功能的工控主板，它能减少***附加设备，提高***的稳定性和集成度。以这种主板为核心可以构成一套完整的双机热备份***，适用于高可靠性和高处理能力要求的工业控制***，并可减少对CPU卡的依赖，不因CPU卡的更换而使整个***的设计更改。
一种高集成度热主备工控主板，采用X86架构，包括CPU模块、显示控制单元、键盘鼠标软驱口、IDE硬盘接口、内存、显示器接口、两套总线接口，还包括以太网接口控制模块、逻辑阵列FPGA、电源模块和电子盘接口。CPU模块与显示控制单元、以太网接口控制模块之间通过PCI总线互连，以太网接口控制模块通过RJ45双绞线与外部设备相连，CPU模块与逻辑阵列FPGA、键盘鼠标软驱口之间用AT总线互连，逻辑阵列FPGA分别与两套总线接口互连，CPU模块还分别与内存和IDE硬盘接口互连。
下面结合附图对本发明做进一步的详细介绍。
图1是本发明高集成度热主备工控主板的结构示意图；
图2是图1中CPU模块11的结构示意图；
图3是图1中显示控制单元12的结构示意图；
图4是图1中以太网接口控制模块13的结构示意图；
图5是图1中逻辑阵列FPGA 14的功能示意图；
图6是双机热备份的结构示意图。
在图1所示的高集成度热主备工控主板的结构中，包括用于完成基本运算功能的CPU模块11，显示控制单元12，键盘鼠标软驱口17、IDE硬盘接口18和内存19，还包括以太网接口控制模块13、逻辑阵列FPGA 14、电源模块15和电子盘接口16。
所述CPU模块11产生PCI总线和AT总线，其中PCI总线为33MHz/32Bits，5V，AT总线为8MHz/16Bits，它还与IDE硬盘接口18互连；
所述以太网接口控制模块13用于解决主板与智能外设的数据交换；
所述两万门的大规模逻辑阵列FPGA 14完成所有的核心控制，如总线逻辑控制、总线仲裁控制、总线监控、主备倒换控制，提供时钟基准等；
所述的DC-DC电源模块15进行48V到5V和3.3V的电压变换，使得所有电源均由一次电源供给，这样减少了中间环节，提高了***稳定性；
所述电子盘接口16用于电子盘的接入，电子盘是以闪存工艺为基础的硅集成芯片，它克服了普通硬盘常常因强电、振动等原因而损坏的问题，保证了***的数据安全。
如图2所示的CPU模块11的内部结构示意图，它包括CPU 21、北桥芯片22、南桥芯片23及高速缓存24。CPU 21可采用INTEL 8086系列的高端产品奔腾处理器(MMC-1封装)，该系列的处理器是64位数据总线架构，每个时钟周期可处理两条指令，数据高速缓存和命令高速缓存独立分开，从而大大减少了总线冲突；它还有动态预取指令，支持总线管道方式，它的处理能力能满足大部分工业控制***的要；南桥芯片23完成PCI总线到ISA总线的转换，并提供PCI硬盘接口控制；北桥芯片22完成CPU的HOST总线到PCI总线的转换及内存的控制，并提供PCI总线的仲裁。
显示控制单元12的功能结构如图3所示，它包括一个高性能图形显示芯片、DRAM 35、EPROM 36和显示器插座38。所述图形显示芯片包含色彩处理核心31、PCI总线控制器32、BIOS接口33、DRAM控制器34及模拟显示信号接口37，它是一种基于64位DRAM的SVGA控制器，能实现硬加速BitBLT(位边界块传输)、视频回放和视频捕捉。工控主板上集成1M显示存储器DRAM 35，最高可提供真彩(32Bits)800×600的显示模式。***上电后，从显示32K EPROM 36中调入BIOS程序，对该显示芯片初始化，将要显示的数据写入显示缓存区，然后完成数模转换，输出RGB和行场信号，即可在显示器上显示出数据或图形。
如图4所示，为保证以太网信息的不间断传输，工控主板上还装有以太网接口控制模块13，它包括两个相同的10M/100M自适应以太网接口控制器。所述的10M/100M自适应以太网接口控制器采用的是高集成度的32位PCI总线以太网控制器，在全双工工作时，带宽可达到200Mbps。每个以太网接口控制器都集成以太网控制器41、变压器42、PCI总线控制器43以及位于以太网控制器41和变压器42之间的接收缓冲器、发送缓冲器，支持网络远端唤醒功能。在正常工作时，可将两个网线分别接在不同的集线器HUB上，当有一台HUB出问题时仍不影响消息发送。
逻辑阵列FPGA 14功能原理如图5所示。该主板采用ALTERA的FPGA进行大量的逻辑控制。这些逻辑功能是CPU卡所没有提供的。只有在这些逻辑电路的控制下才能保证***可靠、安全、稳定的运行。另外，由于采用了FPGA芯片，使得主板集成度更高。在逻辑阵列FPGA 14中设计了以下功能模块：控制/状态寄存器组51、主备控制52、奇偶校验53、总线仲裁54、总线监控55、中断寄存器56、时钟检测57和WATCHDOG电路59等，下面分别介绍每个功能模块。
1.控制/状态寄存器组51
本发明采用了32个8位宽度的控制/状态寄存器，并将它们映射在***的内存区，通过这些寄存器可控制***的运行和读取***的状态。控制寄存器可读可写，状态寄存器是只读的。
2.主备控制52
***复位后，初始状态为离线，即不对***进行控制。通过程序或键盘向主备控制寄存器相关位中写入控制值，可申请主用状态。结合图6，当另一台主机处于离线状态时，本机则可进入主用；当另一台主机处于主用状态时，本机则进入备用状态。本机目前的状态可从主备状态寄存器中读得。两台主机可通过主备线交换控制信息。
3.奇偶校验53
本发明通过并行总线和其他单板通讯。为防止消息的传输错误，应对输出数据总线进行了奇偶校验。这里采用的是奇校验，当数据总线上有偶数个1时，校验线输出1；当数据线上有奇数个1时，校验线上输出0。写数据时将校验线上的值一并写出，存在RAM中；读数据时进行检验，若发现共有偶数个1时报错。“奇偶检验错”的消息通过中断告知***，***可进行数据的重发或告警。
4.总线仲裁54
本发明输出A、B两套总线，一套用来大量主备数据的传递；另一套用来和其他外设传输数据。两套总线均汇总于本板上的AT总线，这就需要仲裁逻辑。总线仲裁54使得***的两套总线分时占用AT总线。
5.总线监控55
工控主板一般要和大量的外设交换数据。为正确读取外设的数据，常常要等待外设“数据准备好”的信号。当外设工作不正常时，往往会造成主机死等待或在主机读取数据时拉死总线。这就是通常所说的“死机”现象。为防止死等待和总线被拉死，当总线监控55检测到外设的“数据准备好”信号长时间不“准备好”时或发现总线长时间不活动时，将切断总线B与***的联系，并通过中断寄存器56告知***故障。
6.中断寄存器56
传统PC机架构的主板中断资源非常有限，可供扩展使用的只有4到5个。这远远不能满足工业控制的需要。本中断寄存器56虽仅占用主机的一个中断，却可接收八路中断事件的触发。当发生以下现象时，如奇偶检验错、总线异常、WATCHDOG溢出、主用申请倒换为备用、时钟不正常等，中断寄存器56相应的位将分别置位，逻辑阵列FPGA 14向***发出一个中断，***可通过查询中断寄存器56来确定中断原因，进而进行相应的处理。
7.时钟检测57
在一些工业控制***中，对时钟比较敏感。要求时钟非常精确，而PC机的时钟难以给出更高的精度。解决的思路是可从外界引入高精度的时钟方波信号进行同步和计数，用来修正***时钟。本板用***时钟来检测外部时钟是否接入，若接入则启动计数器58计时，该计数器最大计时长度约为300天。每当发现***时钟和外界时钟相差5秒钟(可调)时，校正***时钟。另外，本板是这样来检测有没有外部时钟的：将外部时钟和***时钟分别引入两个计数器，当内部时钟计到一预设值时，外部时钟也应计到它的预设值，若没有到或超出，则认为该外部时钟不正常，便不会用来校准***时钟，并通过状态寄存器上报***外部时钟不可用。
8.WATCHDOG电路59
该WATCHDOG电路59可在***发生重大故障时使***复位重新启动。程序初始化时，应向WATCHDOG寄存器写入启动命令，WATCHDOG计数器开始工作。程序正常运行时，定时清除WATCHDOG；当***死机或程序跑飞时，由于不能定时清除WATCHDOG，WATCHDOG将计数溢出，引起***复位，并将溢出的信息通过主备线告知另一台主机。
图6给出的是双机热备份及双总线架构的工作原理。每块主板引出两套总线，即总线A和总线B。一套总线用来提供扩展背板使用，另一套总线用来相互实时交换信息。主备工作的原理是这样的：主板A和主板B一起上电，通过主备控制52竞争主备。主备两板同时采集信息并相互通讯，备板处理的信息不输出，主用板的信息输出，用以控制整个***。并通过大规模逻辑阵列FPGA 14来监测***，一旦发现***出现WATCHDOG计数器溢出、死机等重大故障，立即复位本机让出主用状态并告知对方，备用机升为主用，继续对信息进行处理。原主用机复位后重新工作置备用状态。整个过程不需软件干预，在硬件的控制下自动完成。这样，***的工作就不会因单板的故障而中断。
综上所述，本发明作为工业控制***中的核心处理单元，不仅能够运行各种实时操作***，而且提供了双机备份、运行监控机制，使***更能安全有效稳定的运行，提高了处理能力，减少对CPU卡的依赖，解决了原来使用CPU卡时频繁出现的死机现象，大大提高了可靠性。另外，本发明还提供了完善的用户硬件接口和10M/100M自适应以太网接口，解决了工控主板与智能外设的数据交换问题，有效地减少了***附加设备，达到了高集成度。
Claims (10)
1.一种高集成度热主备工控主板，包括CPU模块(11)、显示控制单元(12)、键盘鼠标软驱口(17)、IDE硬盘接口(18)、内存(19)、显示器接口和两套总线接口A、B，其特征在于：
它还包括以太网接口控制模块(13)、逻辑阵列FPGA(14)、电源模块(15)和电子盘接口(16)；
所述CPU模块(11)与所述显示控制单元(12)、所述以太网接口控制模块(13)之间通过PCI总线互连；所述以太网接口控制模块(13)通过RJ45双绞线与外部设备相连；所述CPU模块(11)与所述逻辑阵列FPGA(14)、键盘鼠标软驱口(17)之间用AT总线互连；所述逻辑阵列FPGA(14)与两套总线接口A、B分别互连；所述CPU模块(11)还分别与所述内存(19)和所述IDE硬盘接口(18)互连。
2.如权利要求1所述的高集成度热主备工控主板，其特征在于：所述以太网接口控制模块(13)由两个相同的10M/100M自适应以太网接口控制器组成，每个以太网接口控制器包括以太网控制器(41)、变压器(42)、PCI总线控制器(43)以及位于以太网控制器(41)和变压器(42)之间的接收缓冲器、发送缓冲器，一端与PCI总线相连，一端通过RJ45双绞线分别与两个集线器HUB互连，支持网络远端唤醒功能。
3.如权利要求1所述的高集成度热主备工控主板，其特征在于：所述逻辑阵列FPGA(14)包括控制/状态寄存器组(51)，还包括与控制/状态寄存器组(51)互连的主备控制模块(52)、奇偶校验模块(53)、总线仲裁模块(54)、总线监控模块(55)、中断寄存器(56)、时钟检测模块(57)、计数器(58)和WATCHDOG电路(59)；所述控制/状态寄存器组(51)通过AT总线与CPU模块(11)相连；所述奇偶校验模块(53)、总线仲裁模块(54)、总线监控模块(55)、中断寄存器(56)与总线A和B互连互通；所述时钟检测模块(57)是用于检测外部时钟信号，进而修正***时钟。
4.如权利要求3所述的高集成度热主备工控主板，其特征在于：所述控制/状态寄存器组(51)采用了32个8位宽度的控制/状态寄存器，并将它们映射在***的内存区，通过这些寄存器可控制***的运行和读取***的状态；控制寄存器可读可写，状态寄存器是只读的。
5.如权利要求3所述的高集成度热主备工控主板，其特征在于：所述主备控制模块(52)是通过程序或键盘向主备控制模块(52)中的控制寄存器相关位中写入控制值来申请主用状态，主板当前的状态从主备控制模块(52)中的状态寄存器中读得，两块主板可通过主备线交换控制信息。
6.如权利要求3所述的高集成度热主备工控主板，其特征在于：所述奇偶校验模块(53)采用奇校验对输出数据总线进行奇偶校验，“奇偶检验错”的消息通过中断寄存器(56)告知***，***可进行数据的重发或告警。
7.如权利要求3所述的高集成度热主备工控主板，其特征在于：所述总线仲裁模块(54)是对工控主板输出的汇总于AT总线的A、B两套总线进行仲裁，使得***的两套总线分时占用AT总线。
8.如权利要求3所述的高集成度热主备工控主板，其特征在于：所述总线监控模块(55)检测到外设的“数据准备好”信号长时间不“准备好”时或发现总线长时间不活动时，将切断总线B与***的联系，并通过中断寄存器(56)告知***故障。
9.如权利要求3所述的高集成度热主备工控主板，其特征在于：所述中断寄存器(56)可接收八路中断事件的触发，当出现如奇偶检验错、总线异常、WATCHDOG溢出、主用申请倒换为备用、时钟不正常等现象时，中断寄存器(56)相应的位将被置位，逻辑阵列FPGA(14)向***发出一个中断，***可通过查询中断寄存器(56)来确定中断原因，进而进行相应的处理。
10.如权利要求1所述的高集成度热主备工控主板，其特征在于：两块主板通过逻辑阵列FPGA(14)中的主备控制模块(52)用主备线相连，且每块主板引出两套总线A和B互连，所述主板A和主板B一起上电，通过主备控制模块(52)竞争主备，主用板确定后，主备两板同时采集信息并相互通讯，备板处理的信息不输出，主用板的信息输出，用以控制整个***，并通过大规模逻辑阵列FPGA(14)来监测***，一旦发现***出现WATCHDOG计数器溢出、死机等重大故障，立即复位，本机让出主用状态并告知对方，备用机升为主用，继续对信息进行处理，原主用机复位后重新工作置备用状态。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB991112237A CN1158614C (zh) | 1999-08-02 | 1999-08-02 | 高集成度热主备工控主板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB991112237A CN1158614C (zh) | 1999-08-02 | 1999-08-02 | 高集成度热主备工控主板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1282909A CN1282909A (zh) | 2001-02-07 |
| CN1158614C true CN1158614C (zh) | 2004-07-21 |
Family
ID=5274958
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB991112237A Expired - Fee Related CN1158614C (zh) | 1999-08-02 | 1999-08-02 | 高集成度热主备工控主板 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN1158614C (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101175073B (zh) * | 2006-11-01 | 2012-01-11 | 英业达股份有限公司 | 基于硬盘控制器的双控制器通讯***及其方法 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100541365C (zh) * | 2006-11-06 | 2009-09-16 | 中国科学院电工研究所 | 一种工业以太网的嵌入式实时控制*** |
| CN106191587A (zh) * | 2016-08-16 | 2016-12-07 | 中国科学院长春应用化学研究所 | 稀土镁合金与稀土镁合金吊顶扣板的制备方法 |
| CN107508753B (zh) * | 2017-08-21 | 2019-08-23 | 南京航空航天大学 | 一种物联网网关的实现装置 |
| CN109491458B (zh) * | 2017-09-10 | 2022-10-28 | 上海长风必卓电子科技有限公司 | 高集成度工控主板 |
-
1999
- 1999-08-02 CN CNB991112237A patent/CN1158614C/zh not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101175073B (zh) * | 2006-11-01 | 2012-01-11 | 英业达股份有限公司 | 基于硬盘控制器的双控制器通讯***及其方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1282909A (zh) | 2001-02-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2579435B2 (ja) | マルチプル・バス・システムにおけるエラー検知及び回復機構とその方法 | |
| US6487623B1 (en) | Replacement, upgrade and/or addition of hot-pluggable components in a computer system | |
| US7441150B2 (en) | Fault tolerant computer system and interrupt control method for the same | |
| US5682551A (en) | System for checking the acceptance of I/O request to an interface using software visible instruction which provides a status signal and performs operations in response thereto | |
| CN101364212B (zh) | 访问存储器单元的方法及装置 | |
| EP0795157B1 (en) | Bridge between two buses | |
| JPH01154240A (ja) | 単一レールインターフェイスにエラーチェック機能を有する二重レールプロセッサ | |
| CN1214130A (zh) | 功率管理装置及方法 | |
| EP0779579B1 (en) | Bus error handler on dual bus system | |
| EP0868692B1 (en) | Processor independent error checking arrangement | |
| JPH01154243A (ja) | 耐欠陥性でない要素と耐欠陥性システムとのインターフェイス | |
| US6532545B1 (en) | Apparatus for swapping, adding or removing a processor in an operating computer system | |
| Baker et al. | A flexible ServerNet-based fault-tolerant architecture | |
| CN110968352A (zh) | 一种pcie设备的复位***及服务器*** | |
| US20040193735A1 (en) | Method and circuit arrangement for synchronization of synchronously or asynchronously clocked processor units | |
| US6108732A (en) | Method for swapping, adding or removing a processor in an operating computer system | |
| CN100543713C (zh) | 防止lpc总线死锁的方法和装置 | |
| CN1158614C (zh) | 高集成度热主备工控主板 | |
| JP3329986B2 (ja) | マルチプロセッサシステム | |
| US8370556B2 (en) | Multi-core data processor | |
| CN113806290A (zh) | 一种用于综合模块化航空电子***的高完整性片上*** | |
| CN112347017A (zh) | Lpc总线接口的ps/2键盘双机外挂***和切换方法 | |
| CN1099638C (zh) | 一种实现计算机***容错的方法 | |
| CN216352292U (zh) | 服务器主板及服务器 | |
| US6185523B1 (en) | Apparatus and method for computer system interrupt emulation |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C56 | Change in the name or address of the patentee |
Owner name: ZTE CO., LTD. Free format text: FORMER NAME OR ADDRESS: SHENZHENG CITY ZTE CO., LTD. |
|
| CP03 | Change of name, title or address |
Address after: 518057 Department of law, Zhongxing building, South hi tech Industrial Park, Nanshan District hi tech Industrial Park, Guangdong, Shenzhen Patentee after: ZTE Corporation Address before: 518057 Zhongxing building, science and technology south road, Nanshan District hi tech Industrial Park, Guangdong, Shenzhen Patentee before: Zhongxing Communication Co., Ltd., Shenzhen City |
|
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20040721 Termination date: 20110802 |