CN115826665B - 一种具有限流功能的ldo电路、芯片及电子设备 - Google Patents

Abstract

本发明公开了一种具有限流功能的LDO电路、芯片及电子设备。该LDO电路包括带隙基准电路（101）、误差放大器（102）、功率管（103）、反馈电阻网络（104）和限流功能模块（105）；其中，限流功能模块105包括负载电流镜像单元（107）、基准电流单元（108）、电流比较单元（109）、迟滞整形单元（110）和控制电流输出单元（111）。限流功能模块（105）通过负载电流与参考电流的比较，控制LDO电路中的负反馈环路以及限流输出单元的开启或关闭，实现对输出电流的控制，从而在大功率、复杂应用环境等工况下，为射频芯片提供稳定的直流偏置电压。

Description

一种具有限流功能的LDO电路、芯片及电子设备

技术领域

本发明涉及一种具有限流功能的LDO电路，同时也涉及包括该具有限流功能的LDO电路的集成电路芯片及相应的电子设备，属于电源调节电路技术领域。

背景技术

低压差线性稳压器（low dropout regulator，简称为LDO）是一种具有微功耗、低噪声等优异性能的稳压电源电路，通常被用作射频芯片的电压偏置电路，其主要作用是为射频芯片提供直流工作电压。随着通信技术日新月异的发展，射频芯片的输出功率越来越大，应用环境也越来越复杂。大功率输出及复杂的应用环境使射频芯片很容易出现大电流的工作状况，大电流工况很可能会导致射频芯片及其同一链路上的滤波器、开关晶体管等器件烧毁，造成不可逆的器件损坏、***故障。因此，提供一种具有限流功能的LDO电路就成为非常必要的技术课题。

在申请公布号为CN113434002A的中国专利申请中，公开了一种具有钳位限流功能的高压LDO电路。该高压LDO电路通过在输入端通过三个稳压二极管串联将输入高电压降至一个低压范围，可以采用更低耐压器件设计电路，其输出驱动管的栅极和源极接入稳压二极管采用其稳压电压值达到限制输出电流的目的。但其缺点是只能应用在高压LDO电路中，灵活性不足。

发明内容

本发明所要解决的首要技术问题在于提供一种具有限流功能的LDO电路。

本发明所要解决的另一技术问题在于提供一种包括该LDO电路的集成电路芯片。

本发明所要解决的又一技术问题在于提供一种包括该LDO电路的电子设备。

为了实现上述目的，本发明采用下述的技术方案：

根据本发明实施例的第一方面，提供一种具有限流功能的LDO电路，包括带隙基准电路、误差放大器、功率管、反馈电阻网络和限流功能模块；其中，所述带隙基准电路为所述误差放大器提供偏置电流和基准电压，为所述限流功能模块提供参考电流；所述误差放大器的输出端与所述功率管的栅极连接，所述功率管的漏极与所述反馈电阻网络及所述LDO电路的输出端连接；所述反馈电阻网络的输出端与所述误差放大器的反相端连接，形成LDO电路的负反馈环路；所述限流功能模块的第一输出端与所述反馈电阻网络的输出端及所述误差放大器的反相端连接，所述限流功能模块的第二输出端与所述功率管的栅极及所述误差放大器的输出端连接。

其中较优地，所述限流功能模块包括：负载电流镜像单元，按比例镜像提取所述功率管的输出电流，提供给电流比较单元作为负载电流；基准电流单元，按比例镜像提取所述带隙基准电路提供的参考电流，提供给所述电流比较单元作为参考电流；电流比较单元，将输入的负载电流和参考电流进行比较，比较结果形成高/低电平的控制信号，输出给迟滞整形单元；迟滞整形单元，对输入的控制信号进行整形和迟滞处理，输出控制信号，用于控制控制电流输出单元的开启和关闭；控制电流输出单元，控制所述反馈电阻网络的断开或接入，以及限制所述功率管输出电流的大小；

其中，所述基准电流单元的输入端与所述带隙基准电路连接，所述基准电流单元的输出端与所述电流比较单元的第一输入端连接；所述负载电流镜像单元的输入端与所述功率管连接，所述负载电流镜像单元的输出端与所述电流比较单元的第二输入端连接；所述电流比较单元的输出端与所述迟滞整形单元的输入端连接，所述迟滞整形单元的输出端与所述控制电流输出单元的输入端连接，所述控制电流输出单元的第一输出端与所述反馈电阻网络的输出端及所述误差放大器的反相端连接，所述控制电流输出单元的第二输出端与所述误差放大器的输出端及所述功率管的栅极连接。

其中较优地，所述负载电流镜像单元由第一PMOS管、第一电阻、第一NMOS管和第二NMOS管组成；其中，第一PMOS管的栅极与所述功率管的栅极及使能控制PMOS管的漏极连接，第一PMOS管的源极与电源端连接，第一PMOS管的漏极与第一电阻及第一NMOS管的栅极连接，第一电阻的另一端与第一NMOS管的漏极及第二NMOS管的栅极连接，第一NMOS管的源极与第二NMOS管的漏极连接，第二NMOS管的源极与地电位端连接，同时，第一NMOS管的栅极和第二NMOS管的栅极分别与所述电流比较单元中所对应的第七NMOS管的栅极和第八NMOS管的栅极连接。

其中较优地，所述基准电流单元由第三NMOS管、第四NMOS管、第五NMOS管、第六NMOS管，以及第二电阻、第三电阻，第二PMOS管、第三PMOS管和第一使能控制管组成；其中，所述带隙基准电路的基准电流输出端与第二电阻及第三NMOS管的栅极连接，第二电阻的另一端与第三NMOS管的漏极及第四NMOS管的栅极连接，第三NMOS管的源极与第四NMOS管的漏极连接，第四NMOS管的源极与第一使能控制管的源极及地电位端连接，第一使能控制管的栅极与使能非信号端连接，第一使能控制管的漏极与第四NMOS管的栅极及第五NMOS管的栅极连接，第五NMOS管的源极与地电位端连接，第五NMOS管的漏极与第六NMOS管的源极连接，第六NMOS管的栅极与第三NMOS管的栅极连接, 第六NMOS管的漏极与第三电阻及第三PMOS管的栅极连接，第三电阻的另一端与第三PMOS管的漏极及第二PMOS管的栅极连接，第三PMOS管的源极与第二PMOS管的漏极连接，第二PMOS管的源极与电源端连接；同时，第三PMOS管的栅极和第二PMOS管的栅极分别与所述电流比较单元中所对应的第五PMOS管的栅极和第四PMOS管的栅极连接。

其中较优地，所述电流比较单元由第二使能控制管、第四PMOS管、第五PMOS管、第七NMOS管、第八NMOS管管组成；其中，第二使能控制管的栅极与使能信号端连接，第二使能控制管的源极与电源端连接，第二使能控制管的漏极一方面与第五PMOS管的漏极及第七NMOS管的漏极连接，另一方面与所述电流比较单元的输出端连接；第五PMOS管的源极与第四PMOS管的漏极连接，第四PMOS管的源极与电源端连接，第五PMOS管的栅极和第四PMOS管的栅极分别与所述基准电流单元中所对应的第三PMOS管的栅极和第二PMOS管的栅极连接；第七NMOS管的源极与第八NMOS管的漏极连接，第七NMOS管的源极与地电位端连接，第七NMOS管的栅极和第八NMOS管的栅极分别与所述负载电流镜像单元中所对应的第一NMOS管的栅极和第二NMOS管的栅极连接。

其中较优地，所述控制电流输出单元由第三使能控制管、第四使能控制管和第六PMOS管组成；其中，第三使能控制管的栅极与使能信号端连接，第三使能控制管的源极与电源端连接，第三使能控制管的漏极与第六PMOS管的源极连接，第六PMOS管的栅极与漏极短接后与所述功率管的栅极以及所述误差放大器的输出端连接；第四使能控制管的栅极与使能非信号端连接，第四使能控制管的源极与地电位端连接，第四使能控制管的漏极与所述误差放大器的反相端及所述反馈电阻网络的输出端连接。

其中较优地，所述迟滞整形单元采用具有迟滞效果的施密特整形电路，该电路中包括偶数级反相器和实现迟滞效果的调节单元，通过调整所述调节单元中晶体管的尺寸可以改变迟滞宽度；所述迟滞整形单元的输入信号与输出信号的电平状态是一致的。

其中较优地，所述迟滞整形单元输出信号作为使能信号，经过反相器后得到使能非信号，用于控制所述控制电流输出单元的开启和关闭。

其中较优地，当所述负载电流小于设定的所述参考电流的电流阈值时，所述电流比较单元的输出端为高电平，使能信号为高电平，使能非信号为低电平，所述控制电流输出单元关闭，所述负反馈环路接入正常工作，所述功率管提供输出电流，LDO电路输出稳定电压；

当所述负载电流等于设定的所述参考电流的电流阈值时，所述LDO电路保持上一时刻的工作状态；

当所述负载电流大于设定的所述参考电流的电流阈值时，所述电流比较单元的输出端为低电平，使能信号为低电平，使能非信号为高电平，所述负反馈环路断开，所述控制电流输出单元开启，限制所述功率管输出电流的大小，LDO电路输出稳定电压。

其中较优地，所述电流比较单元提取负载电流和参考电流时，均采用MOS管组成的共栅共源电流镜结构的电路实现，通过调节镜像比例的大小，可以设置限流功能开启的电流阈值。

其中较优地，所述控制电流输出单元中，通过调节第六PMOS管和所述功率管组成的电流镜的比例大小，可以设置所需要限制的所述功率管的输出电流。

根据本发明实施例的第二方面，提供一种集成电路芯片，包括上述具有限流功能的LDO电路。

根据本发明实施例的第三方面，提供一种电子设备，包括上述具有限流功能的LDO电路。

与现有技术相比较，本发明所提供的具有限流功能的LDO电路，增设了限流功能模块，通过负载电流与参考电流的比较，控制负反馈环路以及限流输出单元的开启或关闭，实现对LDO电路输出电流的控制，从而实现了在大功率、复杂应用环境等工况下，为射频芯片提供稳定的直流偏置电压，同时，LDO电路的限流功能也保护了射频芯片及同一链路上的射频器件不被损坏，极大地提高了射频芯片在电子设备中的工作寿命。因此，本发明所提供的具有限流功能的LDO电路具有结构设计巧妙合理、生产成本较低、灵活性强，以及电路性能优异等有益效果。

附图说明

图1为本发明所提供的具有限流功能的LDO电路的结构框图；

图2为本发明实施例中，具有限流功能的LDO电路的电路原理图；

图3为本发明实施例中，限流功能模块中的迟滞整形单元的电路原理图；

图4为本发明实施例中，LDO电路负载电流的仿真测试结果图；

图5为采用本发明实施例提供的LDO电路的电子设备的示意图。

具体实施方式

下面结合附图和具体实施例对本发明的技术方案做进一步的详细说明。

如图1所示，本发明实施例提供的具有限流功能的LDO电路，包括带隙基准电路101、误差放大器102、功率管103、反馈电阻网络104和限流功能模块105。LDO电路的输出负载106由应用环境决定，为便于描述用Iload表示输出负载电流的大小。

其中，带隙基准电路101、误差放大器102、功率管103、反馈电阻网络104是典型LDO电路的组成模块，构成负反馈环路的LDO电路，输出稳定电压VOUT。本发明在典型LDO电路的基础上，增设限流功能模块105，该功能模块是实现LDO电路限流功能的关键。

带隙基准电路101为误差放大器102提供偏置电流IBIAS和基准电压Vref，为限流功能模块105中的基准电流单元108提供参考电流IREF。带隙基准电路101可以采用常用的带隙基准电路实现即可。

反馈电阻网络104可采用电阻分压电路实现，其分压端与误差放大器102的反相端连接形成LDO电路的负反馈环路。

误差放大器102的输出端与功率管103的栅极连接，功率管103的漏极与反馈电阻网络104及LDO电路的输出端连接。

限流功能模块105包括负载电流镜像单元107、基准电流单元108、电流比较单元109、迟滞整形单元110和控制电流输出单元111。其中，基准电流单元108的输入端与带隙基准电路101连接，基准电流单元108的输出端与电流比较单元109的一个输入端连接；负载电流镜像单元107的输入端与功率管103连接，负载电流镜像单元107的输出端与电流比较单元109的另一个输入端连接；电流比较单元109的输出端与迟滞整形单元110的输入端连接，迟滞整形单元110的输出端与控制电流输出单元111的输入端连接，控制电流输出单元111的一个输出端与误差放大器102的输出端及功率管103的栅极连接，控制电流输出单元111的另一个输出端与反馈电阻网络104的分压端及误差放大器102的反相端连接。

其中，负载电流镜像单元107利用镜像管按比例提取功率管103的输出电流，然后通过电流镜电路提供给电流比较单元109作为负载电流；基准电流单元108通过电流镜电路按比例镜像提取带隙基准电路101提供的参考电流IREF，然后再通过电流镜电路提供给电流比较单元109作为参考电流；电流比较单元109将负载电流和参考电流进行比较，比较结果得到一个高/低电平的控制信号，输出给迟滞整形单元110；迟滞整形单元110对输入的控制信号进行整形，以得到质量更好的控制信号，并达到迟滞的效果，整形后的控制信号用于控制控制电流输出单元111的开启和关闭；控制电流输出单元111根据控制信号控制反馈电阻网络104的断开或接入，以及按照需要限制的电流值为目标将偏置电流按比例镜像给功率管103，来限制功率管103的输出电流大小。

在本发明的一个实施例中，具有限流功能的LDO电路具体结构如图2所示（图中未示出带隙基准电路101）。其中，301为反相器，使能信号EN经过反相器301后得到使能非信号ENB；NMOS管302、NMOS管304、NMOS管324、PMOS管307、PMOS管319均为使能控制管，控制LDO电路的开启和关闭。NMOS管303和NMOS管305、PMOS管306和PMOS管308分别组成电流镜将带隙基准电路101提供的偏置电流IBIAS按比例镜像，为误差放大器提供基准电流。PMOS管309和PMOS管310组成误差放大器的输入差分对；NMOS管311和NMOS管313、NMOS管312和NMOS管314、PMOS管315和PMOS管316分别组成电流镜，共同构成误差放大器。功率管103为PMOS管；电容321为米勒补偿电容；电阻322和电阻323组成反馈电阻网络。VOUT为LDO电路的输出电压；LDO电路的输出负载106，用Iload表示输出负载电流的大小。

下面详细说明在本发明实施例中， LDO电路中限流功能模块105的电路结构及工作原理。

如图2所示，限流功能模块105包括负载电流镜像单元107、基准电流单元108、电流比较单元109、迟滞整形单元110和控制电流输出单元111。各功能单元的具体元件结构如下：

负载电流镜像单元107由第一PMOS管325、第一电阻326、第一NMOS管327和第二NMOS管328组成。其中，第一PMOS管325的栅极与功率管103的栅极及使能控制PMOS管319的漏极连接，第一PMOS管325的源极与电源端VDD连接，第一PMOS管325的漏极与第一电阻326及第一NMOS管327的栅极连接，第一电阻326的另一端与第一NMOS管327的漏极及第二NMOS管328的栅极连接，第一NMOS管327的源极与第二NMOS管328的漏极连接，第二NMOS管328的源极与地电位端连接，同时，第一NMOS管327的栅极和第二NMOS管328的栅极分别与电流比较单元109中所对应的第七NMOS管329的栅极和第八NMOS管330的栅极连接。

基准电流单元108由第三NMOS管340、第四NMOS管337、第五NMOS管336、第六NMOS管339，以及第二电阻341、第三电阻335，第二PMOS管333、第三PMOS管334和第一使能控制管338组成。其中，所述带隙基准电路（101）的基准电流IREF输出端与第二电阻341及第三NMOS管340的栅极连接，第二电阻341的另一端与第三NMOS管340的漏极及第四NMOS管337的栅极连接，第三NMOS管340的源极与第四NMOS管337的漏极连接，第四NMOS管337的源极与第一使能控制管338的源极及地电位端连接，第一使能控制管338的栅极与使能非信号ENB端连接，第一使能控制管338的漏极与第四NMOS管337的栅极及第五NMOS管336的栅极连接，第五NMOS管336的源极与地电位端连接，第五NMOS管336的漏极与第六NMOS管339的源极连接，第六NMOS管339的栅极与第三NMOS管340的栅极连接, 第六NMOS管339的漏极与第三电阻335及第三PMOS管334的栅极连接，第三电阻335的另一端与第三PMOS管334的漏极及第二PMOS管333的栅极连接，第三PMOS管334的源极与第二PMOS管333的漏极连接，第二PMOS管333的源极与电源端VDD连接。同时，第三PMOS管334的栅极和第二PMOS管333的栅极分别与电流比较单元109中所对应的第五PMOS管332的栅极和第四PMOS管331的栅极连接。

其中，第一使能控制NMOS管338通过使能非信号ENB，控制基准电流单元108的开启和关闭。

电流比较单元109由第二使能控制管342、第四PMOS管331、第五PMOS管332、第七NMOS管329、第八NMOS管330管组成。其中，第二使能控制管342的栅极与使能信号EN端连接，第二使能控制管342的源极与电源端VDD连接，第二使能控制管342的漏极一方面与第五PMOS管332的漏极及第七NMOS管329的漏极连接，另一方面与电流比较单元109的输出端VCOMP连接。第五PMOS管332的源极与第四PMOS管331的漏极连接，第四PMOS管331的源极与电源端VDD连接，第五PMOS管332的栅极和第四PMOS管331的栅极分别与基准电流单元108中所对应的第三PMOS管334的栅极和第二PMOS管333的栅极连接。第七NMOS管329的源极与第八NMOS管330的漏极连接，第七NMOS管329的源极与地电位端连接，第七NMOS管329的栅极和第八NMOS管330的栅极分别与负载电流镜像单元107中所对应的第一NMOS管327的栅极和第二NMOS管328的栅极连接。

其中，第二使能控制PMOS管342通过使能信号EN，控制电流比较单元109的开启和关闭，并使输出端（高阻节点）VCOMP具有高电平的初始状态，避免迟滞整形单元110存在漏电的现象。

在上述的负载电流镜像单元107、基准电流单元108和电流比较单元109中，负载电流镜像单元107中的第一电阻326、第一NMOS管327和第二NMOS管328，以及电流比较单元109中的第七NMOS管329、第八NMOS管330组成共栅共源电流镜结构，将提取的负载电流按比例镜像到电流比较单元109；基准电流单元108中的第三NMOS管340、第四NMOS管337、第五NMOS管336、第六NMOS管339和第二电阻341组成共源共栅电流镜；基准电流单元108中的第三电阻335、第二PMOS管333、第三PMOS管334和电流比较单元109中的第四PMOS管331、第五PMOS管332组成共源共栅电流镜，将参考电流IREF按比例镜像到电流比较单元109。

控制电流输出单元111由第三使能控制管317、第四使能控制管344和第六PMOS管318组成。其中，第三使能控制管317的栅极与使能信号OCP_EN端连接，第三使能控制管317的源极与电源端VDD连接，第三使能控制管317的漏极与第六PMOS管318的源极连接，第六PMOS管318的栅极与漏极短接后与功率管103的栅极、米勒补偿电容321以及误差放大器的输出端连接；第四使能控制管344的栅极与使能非信号OCP_ENB端连接，第四使能控制管344的源极与地电位端连接，第四使能控制管344的漏极与误差放大器的反相端及反馈电阻网络的分压端连接。其中，使能信号OCP_EN为迟滞整形单元110的输出使能信号，经过反相器343后得到使能非信号OCP_ENB。

如图3所示，在本发明的一个实施例中，迟滞整形单元110可以采用施密特整形电路，该电路由第七PMOS管401、第八PMOS管402、第九PMOS管403、第十PMOS管407、第十一PMOS管409、第十二PMOS管411，以及第九NMOS管404、第十NMOS管405、第十一NMOS管406、第十二NMOS管408、第十三NMOS管410、第十四NMOS管412组成。其中，第七PMOS管401的栅极、第八PMOS管402的栅极、第九NMOS管404的栅极以及第十NMOS管405的栅极共同连接电流比较单元109的输出端VCOMP，第七PMOS管401的源极与电源端VDD连接，第七PMOS管401的漏极与第八PMOS管402的源极以及第九PMOS管403的漏极连接，第八PMOS管402的漏极与第九NMOS管404的漏极以及第十PMOS管407的栅极、第十二NMOS管408的栅极连接，第九NMOS管404的源极与第十NMOS管405的漏极以及第十一NMOS管406的漏极连接，第十NMOS管405的源极与地电位端连接。第九PMOS管403的源极与电源端VDD连接，第九PMOS管403的栅极与第十PMOS管407的漏极、第十二NMOS管408的漏极连接。第十一NMOS管406的源极与地电位端连接，第十一NMOS管406的栅极与第十PMOS管407的漏极、第十二NMOS管408的漏极连接。第十PMOS管407的源极与电源端VDD连接，第十PMOS管407的栅极与第十二NMOS管408的栅极连接，第十PMOS管407的漏极与第十二NMOS管408的漏极以及第十一PMOS管409的栅极、第十三NMOS管410的栅极连接，第十二NMOS管408的源极与地电位端连接。第十一PMOS管409的源极与电源端VDD连接，第十一PMOS管409的栅极与第十三NMOS管410的栅极连接，第十一PMOS管409的漏极与第十三NMOS管410的漏极以及第十二PMOS管411的栅极、第十四NMOS管412的栅极连接，第十三NMOS管410的源极与地电位端连接。第十二PMOS管411的源极与电源端VDD连接，第十二PMOS管411的栅极与第十四NMOS管412的栅极连接，第十二PMOS管411的漏极与第十四NMOS管412的漏极以及施密特整形电路的输出端OCP_EN连接，第十四NMOS管412的源极与地电位端连接。

其中，第七PMOS管401、第八PMOS管402、第九NMOS管404和第十NMOS管405组成第一级反相器；第十PMOS管407和第十二NMOS管408组成第二级反相器；第十一PMOS管409和第十三NMOS管410组成第三级反相器；第十二PMOS管411和第十四NMOS管412组成第四级反相器。第九PMOS管403和第十一NMOS管406的作用是调节第一级反相器的翻转电压，实现迟滞效果。当施密特整形电路的输入端VCOMP为高电平时，A点（第二级反相器的输出端）输出高电平，第九PMOS管403截止，第十一NMOS管406导通，使第一级反相器的翻转电压偏小；当输入端VCOMP为低电平时，A点输出低电平，第九PMOS管403导通，第十一NMOS管406截止，使第一级反相器的翻转电压偏大，以达到迟滞的效果。并且，通过调节第九PMOS管403和第十一NMOS管406的尺寸可以改变迟滞宽度。

迟滞整形单元110能有效的抑制输入电平信号中的毛刺，避免限流功能的误开启，并不改变输入电平信号的状态，所以电流比较单元109的输出信号VCOMP与迟滞整形单元110的输出使能信号OCP_EN的电平状态是一致的。

以上详细说明了LDO电路中限流功能模块105的电路结构，其对LDO电路实现限流功能的工作原理如下，参见图1及图2。

LDO电路中相关各单元的主要功能是，带隙基准电路101为误差放大器102提供偏置电流IBIAS和基准电压Vref，为限流功能模块105中的基准电流单元108提供参考电流IREF；反馈电阻网络104的输出端（分压端）与误差放大器102的反相端连接形成LDO电路的负反馈环路；误差放大器102的输出端与功率管103的栅极连接，功率管103的漏极与反馈电阻网络104及LDO电路的输出端连接，输出稳定电压VOUT。

限流功能模块105的工作原理是，负载电流镜像单元107利用镜像管按比例提取功率管103的输出电流，然后通过电流镜电路提供给电流比较单元109作为负载电流；其中，PMOS管325按比例镜像提取流过功率管103的电流，由于LDO的输出负载电流Iload远大于流过反馈电阻网络104中电阻322和 电阻323的支路电流，所以流过功率管103的电流近似等于负载电流Iload，因此，负载电流镜像单元107实际上提取的是输出负载电流；基准电流单元108通过电流镜电路按比例镜像提取带隙基准电路101提供的参考电流IREF，然后再通过电流镜电路提供给电流比较单元109作为参考电流；电流比较单元109将负载电流和参考电流进行比较，比较结果得到一个高/低电平的控制信号VCOMP，输出给迟滞整形单元110；迟滞整形单元110对输入的控制信号VCOMP进行整形后，输出一个质量更好且具有迟滞效果的控制信号，该控制信号作为使能控制信号 OCP_EN，经过反相器343后得到使能非信号OCP_ENB，使能信号OCP_EN和使能非信号OCP_ENB用于控制控制电流输出单元111的开启和关闭；控制电流输出单元111根据输入的使能信号OCP_EN和使能非信号OCP_ENB，一方面，使能非信号OCP_ENB通过第四使能控制管344控制反馈电阻网络104的断开或接入，另一方面，能信号OCP_EN通过第三能控制管317和第六PMOS管318控制控制电流输出单元111的开启和关闭，按照需要限制的电流值为目标将偏置电流按比例镜像给功率管103，限制功率管103输出电流的大小，以达到限流的作用。

当负载电流较小时，电流比较单元109中镜像到第八NMOS管330和第七NMOS管329的支路电流较小，即提取的负载电流小于镜像到得的参考电流时，电流比较单元109的输出端VCOMP为高电平。此时，能控制信号 OCP_EN为高电平，使能非信号OCP_ENB为低电平，控制电流输出单元111中的第四使能控制NMOS管344截止，第三使能控制PMOS管317截止，使得控制电流输出单元111关闭，负反馈环路正常工作，功率管103提供负载电流，LDO电路输出稳定电压VOUT。

当负载电流较大时，电流比较单元109中镜像到第四PMOS管331和第五PMOS管332的支路电流（即参考电流）相对较小，即提取的负载电流大于镜像得到的参考电流（即设定的电流阈值）时，电流比较单元109的输出端VCOMP为低电平。此时，能控制信号 OCP_EN为低电平，使能非信号OCP_ENB为高电平，控制电流输出单元111中的第四使能控制NMOS管344导通，将反馈电阻网络104的反馈节点电位被下拉到地电位，负反馈环路断开；第三使能控制PMOS管317导通，控制电流输出单元111投入工作，第六PMOS管318和功率管103构成电流镜，将偏置电流按比例镜像给功率管103，以限制功率管103的输出电流的大小，此时LDO电路仍然能够正常工作，输出稳定电压VOUT，可以保证负载电路（例如射频芯片）的直流偏置电压，使负载电路能够正常工作。

当电流比较单元109中镜像到第四PMOS管331和第五PMOS管332的支路电流（即参考电流），即提取的负载电流等于镜像得到的参考电流（即设定的电流阈值）时，电流比较单元109的输出端VCOMP保持上一时刻的信号状态（高电平或者低电平），LDO电路的工作状态与上一时刻相同。

通过调节负载电流镜像单元107中的镜像比例大小和基准电流单元108中的镜像比例大小，可以设置限流功能开启的电流阈值。通过调节第六PMOS管318和功率管103构成电流镜的比例大小，可以设置所需要限制的电流值。利用共源共栅电流镜可以减小电源电压对镜像电流的影响，提高镜像电流的精度。

综上所述，本发明实施例提供的具有限流功能的LDO电路，在负载电流较小的工况下，控制电流输出单元关闭，由带负反馈环路的LDO电路提供负载电流，输出稳定电压VOUT。当负载电流增大且超过设置的电流阈值后，负反馈环路断开，控制电流输出单元投入工作，通过限制功率管输出电流的大小，使LDO电路仍然能够正常工作，输出稳定电压VOUT。

为了验证本发明实施例提供的具有限流功能的低压差线性稳压器电路的优异性能，发明人对现有技术方案（无限流功能模块）和图2所示的本发明实施例提供的技术方案分别进行了多种负载电流工况下的仿真测试。

LDO电路负载电流的仿真测试结果如图4所示，图中横坐标为负载电流Iload，纵坐标为LDO电路中功率管的输出电流，曲线1为现有技术方案的LDO电路仿真测试结果，曲线2为本发明提供的技术方案的LDO电路仿真测试结果，曲线1和曲线2的交点处即为本发明技术方案中设置的电流阈值（图中约18mA处）。

从图4中可以看出，现在技术方案的LDO电路，当负载电流增大时，LDO电路中的功率管提供的输出电流也随之成正比例增加。而本发明技术方案中的LDO电路，当负载电流小于设置的电流阈值时，LDO电路中的功率管提供的输出电流随之成正比例增加；当负载电流增加达到并超过设置的电流阈值后，由于限流功能的开启，LDO电路中的功率管提供的输出电流被限制在一个恒定的电流值上，不再随负载电流的增加而增大，LDO电路的限流效果非常明显。

本发明实施例还提供一种集成电路芯片。该芯片包括上述具有限流功能的LDO电路，其作用是在射频芯片工作在不同的负载电流的工况下，通过LDO电路中负反馈环路和限流控制单元调整输出电流，从而为射频芯片提供稳定的直流偏置电压。对于该芯片中的基于具有限流功能的LDO电路的具体结构，在此不再赘述。

另外，本发明所提供的具有限流功能的LDO电路，还可以被用在电子设备中，作为射频组件或电源组件的重要组成部分。这里所说的电子设备是指可以在移动环境中使用，支持GSM、EDGE、TD_SCDMA、TDD_LTE、FDD_LTE等多种通信制式的通信设备，包括移动电话、笔记本电脑、平板电脑、车载电脑等。此外，本发明实施例提供的技术方案也适用于其他电源变换电路应用的场合，例如通信基站、智能网联汽车等。

如图5所示，该电子设备至少包括处理器和存储器，还可以根据实际需要进一步包括通信组件、传感器组件、电源组件、多媒体组件及输入/输出接口。其中，存储器、通信组件、传感器组件、电源组件、多媒体组件及输入/输出接口均与该处理器连接。存储器可以是静态随机存取存储器（SRAM）、电可擦除可编程只读存储器（EEPROM）、可擦除可编程只读存储器（EPROM）、可编程只读存储器（PROM）、只读存储器（ROM）、磁存储器、快闪存储器等，处理器可以是中央处理器（CPU）、图形处理器（GPU）、现场可编程逻辑门阵列（FPGA）、专用集成电路（ASIC）、数字信号处理（DSP）芯片等。其它通信组件、传感器组件、电源组件、多媒体组件等均可以采用通用部件实现，在此就不具体说明了。

与现有技术相比较，本发明所提供的具有限流功能的LDO电路，增设了限流功能模块，通过负载电流与参考电流的比较，控制负反馈环路以及限流输出单元的开启或关闭，实现对LDO电路输出电流的控制，从而实现了在大功率、复杂应用环境等工况下，为射频芯片提供稳定的直流偏置电压，同时，LDO电路的限流功能也保护了射频芯片及同一链路上的射频器件不被损坏，极大地提高了射频芯片在电子设备中的工作寿命。因此，本发明所提供的具有限流功能的LDO电路具有结构设计巧妙合理、生产成本较低、灵活性强，以及电路性能优异等有益效果。

以上对本发明所提供的具有限流功能的LDO电路、芯片及电子设备进行了详细的说明。对本领域的一般技术人员而言，在不背离本发明实质内容的前提下对它所做的任何显而易见的改动，都将属于本发明专利权的保护范围。

Claims (13)

1.一种具有限流功能的LDO电路，包括带隙基准电路（101）、误差放大器（102）、功率管（103）和反馈电阻网络（104），其特征在于还包括限流功能模块（105）；其中，

所述带隙基准电路（101）为所述误差放大器（102）提供偏置电流和基准电压，为所述限流功能模块（105）提供参考电流；

所述误差放大器（102）的输出端与所述功率管（103）的栅极连接，所述功率管（103）的漏极与所述反馈电阻网络（104）及所述LDO电路的输出端连接；

所述反馈电阻网络（104）的输出端与所述误差放大器（102）的反相端连接，形成LDO电路的负反馈环路；

所述限流功能模块（105）的第一输出端与所述反馈电阻网络（104）的输出端及所述误差放大器（102）的反相端连接，所述限流功能模块（105）的第二输出端与所述功率管（103）的栅极及所述误差放大器（102）的输出端连接；所述限流功能模块（105）根据负载电流和参考电流的比较结果，通过迟滞整形处理后产生使能控制信号，控制限流功能的开启和关闭，以及控制负反馈环路的接通和断开。

2.如权利要求1所述的具有限流功能的LDO电路，其特征在于所述限流功能模块（105）包括：

负载电流镜像单元（107），按比例镜像提取所述功率管（103）的输出电流，提供给电流比较单元（109）作为负载电流；

基准电流单元（108），按比例镜像提取所述带隙基准电路（101）提供的参考电流，提供给所述电流比较单元（109）；

电流比较单元（109），将输入的负载电流和参考电流进行比较，比较结果形成高/低电平的控制信号，输出给迟滞整形单元（110）；

迟滞整形单元（110），对输入的控制信号进行整形和迟滞处理，输出控制信号，用于控制控制电流输出单元（111）的开启和关闭；

控制电流输出单元（111），控制所述反馈电阻网络（104）的断开或接入，以及限制所述功率管（103）输出电流的大小；

其中，所述基准电流单元（108）的输入端与所述带隙基准电路（101）连接，所述基准电流单元（108）的输出端与所述电流比较单元（109）的第一输入端连接；所述负载电流镜像单元（107）的输入端与所述功率管（103）连接，所述负载电流镜像单元（107）的输出端与所述电流比较单元（109）的第二输入端连接；所述电流比较单元（109）的输出端与所述迟滞整形单元（110）的输入端连接，所述迟滞整形单元（110）的输出端与所述控制电流输出单元（111）的输入端连接，所述控制电流输出单元（111）的第一输出端与所述反馈电阻网络（104）的输出端及所述误差放大器（102）的反相端连接，所述控制电流输出单元（111）的第二输出端与所述误差放大器（102）的输出端及所述功率管（103）的栅极连接。

3.如权利要求2所述的具有限流功能的LDO电路，其特征在于：

所述负载电流镜像单元（107）由第一PMOS管（325）、第一电阻（326）、第一NMOS管（327）和第二NMOS管（328）组成；其中，第一PMOS管（325）的栅极与所述功率管（103）的栅极及使能控制PMOS管（319）的漏极连接，第一PMOS管（325）的源极与电源端VDD连接，第一PMOS管（325）的漏极与第一电阻（326）及第一NMOS管（327）的栅极连接，第一电阻（326）的另一端与第一NMOS管（327）的漏极及第二NMOS管（328）的栅极连接，第一NMOS管（327）的源极与第二NMOS管（328）的漏极连接，第二NMOS管（328）的源极与地电位端连接，同时，第一NMOS管（327）的栅极和第二NMOS管（328）的栅极分别与所述电流比较单元（109）中所对应的第七NMOS管（329）的栅极和第八NMOS管（330）的栅极连接。

4.如权利要求2所述的具有限流功能的LDO电路，其特征在于：

所述基准电流单元（108）由第三NMOS管（340）、第四NMOS管（337）、第五NMOS管（336）、第六NMOS管（339），以及第二电阻（341）、第三电阻（335），第二PMOS管（333）、第三PMOS管（334）和第一使能控制管（338）组成；其中，所述带隙基准电路（101）的基准电流输出端与第二电阻（341）及第三NMOS管（340）的栅极连接，第二电阻（341）的另一端与第三NMOS管（340）的漏极及第四NMOS管（337）的栅极连接，第三NMOS管（340）的源极与第四NMOS管（337）的漏极连接，第四NMOS管（337）的源极与第一使能控制管（338）的源极及地电位端连接，第一使能控制管（338）的栅极与使能非信号端连接，第一使能控制管（338）的漏极与第四NMOS管（337）的栅极及第五NMOS管（336）的栅极连接，第五NMOS管（336）的源极与地电位端连接，第五NMOS管（336）的漏极与第六NMOS管（339）的源极连接，第六NMOS管（339）的栅极与第三NMOS管（340）的栅极连接, 第六NMOS管（339）的漏极与第三电阻（335）及第三PMOS管（334）的栅极连接，第三电阻（335）的另一端与第三PMOS管（334）的漏极及第二PMOS管（333）的栅极连接，第三PMOS管（334）的源极与第二PMOS管（333）的漏极连接，第二PMOS管（333）的源极与电源端连接；同时，第三PMOS管（334）的栅极和第二PMOS管（333）的栅极分别与所述电流比较单元（109）中所对应的第五PMOS管（332）的栅极和第四PMOS管（331）的栅极连接。

5.如权利要求2所述的具有限流功能的LDO电路，其特征在于：

所述电流比较单元（109）由第二使能控制管（342）、第四PMOS管（331）、第五PMOS管（332）、第七NMOS管（329）、第八NMOS管（330）管组成；其中，第二使能控制管（342）的栅极与使能信号端连接，第二使能控制管（342）的源极与电源端连接，第二使能控制管（342）的漏极一方面与第五PMOS管（332）的漏极及第七NMOS管（329）的漏极连接，另一方面与所述电流比较单元（109）的输出端连接；第五PMOS管（332）的源极与第四PMOS管（331）的漏极连接，第四PMOS管（331）的源极与电源端连接，第五PMOS管（332）的栅极和第四PMOS管（331）的栅极分别与所述基准电流单元（108）中所对应的第三PMOS管（334）的栅极和第二PMOS管（333）的栅极连接；第七NMOS管（329）的源极与第八NMOS管（330）的漏极连接，第七NMOS管（329）的源极与地电位端连接，第七NMOS管（329）的栅极和第八NMOS管（330）的栅极分别与所述负载电流镜像单元（107）中所对应的第一NMOS管（327）的栅极和第二NMOS管（328）的栅极连接。

6.如权利要求2所述的具有限流功能的LDO电路，其特征在于：

所述控制电流输出单元（111）由第三使能控制管（317）、第四使能控制管（344）和第六PMOS管（318）组成；其中，第三使能控制管（317）的栅极与使能信号端连接，第三使能控制管（317）的源极与电源端连接，第三使能控制管（317）的漏极与第六PMOS管（318）的源极连接，第六PMOS管（318）的栅极与漏极短接后与所述功率管（103）的栅极以及所述误差放大器的输出端连接；第四使能控制管（344）的栅极与使能非信号端连接，第四使能控制管（344）的源极与地电位端连接，第四使能控制管（344）的漏极与所述误差放大器的反相端及所述反馈电阻网络的输出端连接。

7.如权利要求2所述的具有限流功能的LDO电路，其特征在于：

所述迟滞整形单元（110）采用具有迟滞效果的施密特整形电路，该电路中包括偶数级反相器和实现迟滞效果的调节单元，通过调整所述调节单元中晶体管的尺寸以改变迟滞宽度。

8.如权利要求2、6、7中任意一项所述的具有限流功能的LDO电路，其特征在于：

所述迟滞整形单元（110）输出信号作为使能信号，经过反相器（343）后得到使能非信号，用于控制所述控制电流输出单元（111）的开启和关闭。

9.如权利要求2所述的具有限流功能的LDO电路，其特征在于：

当所述负载电流小于设定的所述参考电流的电流阈值时，所述电流比较单元（109）的输出端为高电平，所述控制电流输出单元（111）关闭，所述负反馈环路接入正常工作；

当所述负载电流等于设定的所述参考电流的电流阈值时，所述LDO电路保持上一时刻的工作状态；

当所述负载电流大于设定的所述参考电流的电流阈值时，所述电流比较单元（109）的输出端为低电平，所述负反馈环路断开，所述控制电流输出单元（111）开启，限制所述功率管（103）输出电流的大小。

10.如权利要求2～5中任意一项所述的具有限流功能的LDO电路，其特征在于：

所述电流比较单元（109）提取负载电流和参考电流时，采用MOS管组成的共栅共源电流镜结构的电路实现，通过调节镜像比例的大小，设置限流功能开启的电流阈值。

11.如权利要求2或6所述的具有限流功能的LDO电路，其特征在于：

所述控制电流输出单元（111）中，通过调节第六PMOS管（318）和所述功率管（103）组成的电流镜的比例大小，设置所需要限制的功率管（103）的输出电流。

12.一种集成电路芯片，其特征在于包括权利要求1～11中任意一项所述具有限流功能的LDO电路。

13.一种电子设备，其特征在于包括权利要求1～11中任意一项所述具有限流功能的LDO电路。

Images