CN115826450A - 串行周边接口的逻辑控制装置、主从***及其主从切换方法 - Google Patents
串行周边接口的逻辑控制装置、主从***及其主从切换方法 Download PDFInfo
- Publication number
- CN115826450A CN115826450A CN202211287515.5A CN202211287515A CN115826450A CN 115826450 A CN115826450 A CN 115826450A CN 202211287515 A CN202211287515 A CN 202211287515A CN 115826450 A CN115826450 A CN 115826450A
- Authority
- CN
- China
- Prior art keywords
- slave
- master
- logic
- unit
- logic unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000002093 peripheral effect Effects 0.000 title claims abstract description 15
- 238000000034 method Methods 0.000 title claims abstract description 13
- 238000010586 diagram Methods 0.000 description 17
- 230000005540 biological transmission Effects 0.000 description 6
- 101710116852 Molybdenum cofactor sulfurase 1 Proteins 0.000 description 5
- 238000004891 communication Methods 0.000 description 3
- 230000001360 synchronised effect Effects 0.000 description 3
- 101100072644 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) INO2 gene Proteins 0.000 description 2
- 101100454372 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) LCB2 gene Proteins 0.000 description 2
- 101100489624 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) RTS1 gene Proteins 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000001419 dependent effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000011664 signaling Effects 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
- Y02P90/02—Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]
Landscapes
- Small-Scale Networks (AREA)
Abstract
本发明公开一种串行周边接口的逻辑控制装置、主从***及其主从切换方法,逻辑控制装置提供连接在N个主机及M个从机之间,并且定义各主机及各从机之间的主从连接关系,各主从连接关系为各主机与各从机为同时一对一传输信息,并包括以逻辑控制装置连接在N个主机及M个从机之间成为主从***及其主从切换方法。
Description
技术领域
本发明有关于串行周边接口,尤指串行周边接口的逻辑控制装置、主从***及其主从切换方法。
背景技术
根据***所载串行周边接口总线(Serial Peripheral Interface Bus,简称:SPI),是一种用于芯片通信的同步串行通信接口规范,又在中国台湾专利第I701555号(以下称专利前案一)的现有技术中提到串行周边接口共同包括于行动器件中以提供在***单芯片(SoC)处理器与各种周边器件之间的同步串行通信。SoC充当SPI主控器件(以下在本文中称为主机(Master))而每一周边器件充当从属SPI器件(以下在本文中称为从机(Slave))。
SPI总线将主机耦接至每一从机。主机供应时脉至SPI总线中的时脉线。主机与从机之间的所有串行数据交换与时脉信号同步。主机经由主机输出从机输入(MOSI)线驱动数据至从机。从机可各自在共用主机输入从机输出(MISO)线上驱动数据至主机。由于MISO线由从机共用,故SPI总线亦包括用于每一从机的从属选择线以提供存取协议至共用MISO线。
每一从机具有其自身从属选择线,因此在每一从机的SPI总线为四导线总线以容纳时脉、MOSI、MISO及从属选择传信。但在主机处的SPI总线将为(3+N)导线总线,其中N为表示主机所连接的从机数量,也等于从属选择线的数目。SPI总线中的每一导线专用于其自身接脚,使得在主机处的接脚的数目随其连接的从机的数目一起增加。
举例而言,请参阅图1所示,为一个主机10与两个从机12的连接状态,其中主机10与两个从机12连接,因此主机10需要增加一个从属选择线,一共有两个从属选择线,依此类推,主机10与三个从机12连接,则需要再增加一个从属选择线,一共有三个从属选择线。再者,请参阅图2及图3所示,在同一时间主机10只能由从属选择线选择其中一个从机12进行数据传输。在图1中的CS1及CS2表示为从属选择线,CLK表示为时脉线,MOSI表示为主机输出从机输入线,及MISO表示为主机输入从机输出线,由于一般从机与主机都具有相同的线路并表示相同的作用,因此除了从属选择线以外其他的线路一般都以相同的符号表示。
另外,要进一步说明的是专利前案一,为了解决主机处的接脚的数目随其连接的从机的数目一起增加的问题,因此在主机及从机内分别都增加多工器及嵌入式集成电路间(Inter-Integrated Circuit,I2C)接口,但是这样的做法反而衍生出许多的问题,其中一个问题是原本的主机与从机被弃置不用,反而造成成本的增加与浪费。另一的问题是为了减少主机与从机之间的从属选择线,却要在主机与从机的内部电路增加多工器与嵌入式集成电路间接口,造成增加主机与从机内部的电路面积。再一个问题是多工器与嵌入式集成电路间接口之间需要更多的线路,造成主机或从机需要额外确认衍生出来的线路的各种电气特性,又再一个问题是,所有的从机仅能连接一个主机。
由于不论是传统或者专利前案一的所有从机12都只能连接到一个主机10,为了解决此一问题,请参阅图4所示,有业者开发出利用两个一对二多工器14相互对接,且其中一个一对二多工器14连接两个主机10,另外一个一对二多工器14连接从机12,在同一时间内能建立其中一个主机10连接其中一个从机12之间的传输路径(如图5至图8所示),但此种连接方式在同一时间内闲置了另一主机10与另一个从机12,并未有效的利用到所有的主机10与从机12。
综上所述,如何在传统的多个主机与多个从机相连接的状态下,在不需要太多多工器的使用数量前提下,在同一时间内可以让各主机可以自连接到其中一个不同从机,以充分地使用所有的主机与从机,乃是目前亟待解决的问题。
发明内容
有鉴于现有技术的问题,本发明的一个目的为使用逻辑控制装置连接在多个主机与多个从机之间,并且逻辑控制装置控制在同一时间内各主机与各从机之间的连接状态。
根据本发明的目的,提供一种串行周边接口的逻辑控制装置,包括第一逻辑单元、第二逻辑单元、第三逻辑单元、第四逻辑单元、选择单元,其中第一逻辑单元连接在N个主机的从属选择线与M个从机的从属选择线之间,N及M为大于等于二的整数,第二逻辑单元连接在N个主机的时脉线与M个从机的时脉线之间,第三逻辑单元连接在N个主机的主机输出从机输入线与M个从机的主机输出从机输入线之间,第四逻辑单元提供连接在N个主机的主机输入从机输出线与M个从机的主机输入从机输出线之间,且第一逻辑单元、第二逻辑单元、第三逻辑单元及第四逻辑单元的逻辑关系,共同定义N个主机与M个从机之间的主从连接关系,选择单元连接第一逻辑单元、第二逻辑单元、第三逻辑单元及第四逻辑单元,并由选择单元决定选择使用其中一个主从连接关系,各主从连接关系为各主机同时分别仅与其中一个不同的从机传输信息。
根据本发明的目的,另提供一种具逻辑控制装置的主从***,包括N个主机、M个从机与逻辑控制装置,各主机及各从机分别皆设有从属选择线、时脉线、主机输出从机输入线与主机输入从机输出线,且各主机仅有一个从属选择线,各主机的从属选择线的数量不随从机的数量而增加,逻辑控制装置连接在各主机及各从机之间,并且定义各主机及各从机之间的主从连接关系,各主从连接关系为各主机同时分别仅与其中一个不同的从机传输信息。
根据本发明的目的,再提供一种具逻辑控制装置的主从***的切换方法,应用在具逻辑控制装置的主从***,包括下列步骤,提供N个主机、M个从机与逻辑控制装置连接,逻辑控制装置的第一逻辑单元、第二逻辑单元、第三逻辑单元及第四逻辑单元的逻辑关系,共同定义N个主机与M个从机之间的主从连接关系,各主从连接关系为各主机同时分别仅与其中一个不同的从机传输信息,确认选择单元选择使用哪一个主从连接关系,逻辑控制装置依照被选择的主从连接关系将每一个主机连接到其中一个不同的从机。
其中,逻辑控制装置为可程序化逻辑装置(Programmable Logic Device,简称:PLD),进一步为简单可程序化逻辑装置(Simple Programmable Logic Device,简称:SPLD),且第一逻辑单元、第二逻辑单元、第三逻辑单元及第四逻辑单元为可程序化逻辑装置或简单可程序化逻辑装置的第一查找表(Look-Up-Table,简称为LUT)组、第二查找表组、第三查找表组及第四查找表组,每一个查找表组都具有S个查找表(Look Up Table,简称:LUT),其中S大于等于M。
其中,N与M等于二,也就是两个主机与两个从机,分别定义为第一主机、第二主机、第一从机与第二从机,而第一查找表组、第二查找表组、第三查找表组及第四查找表组分别具有两个查找表,并定义出第一主从连接关系与第二主从连接关系,第一主从连接关系为第一主机与第一从机传输数据,而第二主机与第二从机传输数据,第二主从连接关系为第一主机与第二从机传输数据,且第二主机与第一从机传输数据。
其中,串行周边接口的逻辑控制装置还包括开关单元,开关单元提供连接在M个从机与第一逻辑单元、第二逻辑单元、第三逻辑单元之间,及提供连接在N个主机与第四逻辑单元之间,当开关单元处于开启状态,则逻辑控制装置为可输出信号到第一逻辑单元、第二逻辑单元、第三逻辑单元与第四逻辑单元,当开关单元处于关闭状态,则逻辑控制装置为不能输出信号到第一逻辑单元、第二逻辑单元、第三逻辑单元与第四逻辑单元。
综上所述,本发明利用逻辑控制装置来控制串行周边接口总线的各主机与各从机之间在同一时间内以一对一的方式传输数据,完全解决了现有技术所提到的问题。
附图说明
图1为传统的一个主机对两个从机的线路连接架构示意图。
图2为图1的主机连接其中一个从机的示意图。
图3为图1的主机连接另一个从机的示意图。
图4为传统多工器连接两个主机与两个从机的示意图。
图5为图4的主机一连接从机一的示意图。
图6为图4的主机二连接从机二的示意图。
图7为图4的主机一连接从机二的示意图。
图8为图4的主机二连接从机一的示意图。
图9为本发明的具逻辑控制装置的主从***的示意图。
图10为图9的第一主机连接第一从机且第二主机连接第二从机的示意图。
图11为图9的第一主机连接第二从机且第二主机连接第一从机的示意图。
图12为图9的各主机与各从机完全不相连的示意图。
图13为本发明的第一逻辑单元的连接状态示意图。
图14为本发明的第二逻辑单元的连接状态示意图。
图15为本发明的第三逻辑单元的连接状态示意图。
图16为本发明的第四逻辑单元的连接状态示意图。
图17为本发明的第一查找表与第二查找表的逻辑关系示意图。
图18为本发明的方法流程示意图。
图19为本发明的开关单元切换的流程示意图。
附图标记说明:4、10-主机;5、12-从机;3-逻辑控制装置;30-第一逻辑单元;32-第二逻辑单元;34-第三逻辑单元;36-第四逻辑单元;37-选择单元;38-开关单元;60-第一主机;62-第二主机;70-第一从机;72-第二从机;300-第一查找表;302-第二查找表;320-第三查找表;322-第四查找表;340-第五查找表;342-第六查找表;360-第七查找表;362-第八查找表;311-第一变项;312-第二变项;313-第三变项;8-主从***;CS1、CS2、MCS1~MCSN、SCS1~SCSM-从属选择线;CLK、MCLK1~MCLKN、SCLK1~SCLKM-时脉线;MOSI、MMOSI1~MMOSIN、SMOSI1~SMOSIM-主机输出从机输入线;MISO、MMISO1~MMISON、SMISO1~SMISOM-主机输入从机输出线;14-一对二多工器;S101~S103-流程步骤;S201~S203-流程步骤。
具体实施方式
本发明的实施例将通过下文配合相关图式进一步加以解说。尽可能的,于图式与说明书中,相同标号代表相同或相似构件。于图式中,基于简化与方便标示,形状与厚度可能经过夸大表示。可以理解的是,未特别显示于图式中或描述于说明书中的元件,为所属技术领域中具有通常技术者所知的形态。本领域的通常技术者可依据本发明的内容而进行多种的改变与修改。
于下文中关于“一个实施例”或“一实施例”的描述指关于至少一实施例内所相关连的一特定元件、结构或特征。因此,于下文中多处所出现之“一个实施例”或“一实施例”的多个描述并非针对同一实施例。再者,于一或多个实施例中的特定构件、结构与特征可依照一适当方式而结合。
本发明特别以下述例子加以描述,这些例子仅用以举例说明而已,因为对于熟***常意义。某些用以描述本发明的用词将于下或在此说明书的别处讨论,以提供从业人员(practitioner)在有关本发明的描述上额外的引导。在通篇说明书的任何地方的例子,包含在此所讨论的任何用词的例子的使用,仅用以举例说明,当然不限制本发明或任何例示用词的范围与意义。同样地,本发明并不限于此说明书中所提出的各种实施例。
请参阅图9所示,本发明为一种串行周边接口的逻辑控制装置,此逻辑控制装置3包括第一逻辑单元30、第二逻辑单元32、第三逻辑单元34、第四逻辑单元36、选择单元37,其中第一逻辑单元30连接在N个主机4的从属选择线(MCS1~MCSN)与M个从机5的从属选择线(SCS1~SCSM)之间,第二逻辑单元32提供连接在N个主机4的时脉线(MCLK1~MCLKN)与M个从机5的时脉线(SCLK1~SCLKM)之间,第三逻辑单元34连接在N个主机4的主机输出从机输入线(MMOSI1~MMOSIN)与M个从机5的主机输出从机输入线(SMOSI1~SMOSIM)之间。第四逻辑单元36连接在N个主机4的主机输入从机输出线(MMISO1~MMISON)与M个从机5的主机输入从机输出线(SMISO1~SMISOM)之间,选择单元37连接第一逻辑单元30、第二逻辑单元32、第三逻辑单元34及第四逻辑单元36。在本文中所提到的N及M为大于等于二的整数。
为了让逻辑控制装置3能够切换成各主机4与各从机5之间同时以一对一的方式连接,而且也能选择各主机4切换连接到不同的从机5。因此,在本发明中,将第一逻辑单元30、第二逻辑单元32、第三逻辑单元34及第四逻辑单元36的逻辑关系,共同定义N个主机4与M个从机5之间的复数个主从连接关系。而选择单元37提供输入选择信号到第一逻辑单元30、第二逻辑单元32、第三逻辑单元34及第四逻辑单元36,用以决定第一逻辑单元30、第二逻辑单元32、第三逻辑单元34及第四逻辑单元36最终的逻辑关系,进而完成选择使用其中一个主从连接关系,使得逻辑控制装置3能够将各主机4与各从机5之间同时以一对一的方式连接,而且可以选择各主机4分别连接到不同的从机5。
请参阅图9所示,本发明为一种具逻辑控制装置的主从***,主从***8包括N个主机4、M个从机5与逻辑控制装置3,逻辑控制装置3连接在各主机4及各从机5之间,而各主机4及各从机5分别皆设有从属选择线(MCS1~MCSN、SCS1~SCSM)、时脉线(MCLK1~MCLKN、SCLK1~SCLKM)、主机输出从机输入线(MMOSI1~MMOSIN、SMOSI1~SMOSIM)与主机输入从机输出线(MMISO1~MMISON、SMISO1~SMISOM)。在此需要特别说明的是,在本发明的各主机4仅有一个从属选择线(MCS1~MCSN),各主机4的从属选择线(MCS1~MCSN)的数量不随从机5的数量而增加,而且各主机4内部也不需要再增加额外的多工器或者嵌入式集成电路间(Inter-Integrated Circuit,I2C)界面。而逻辑控制装置3定义各主机4及各从机5之间的主从连接关系,各主从连接关系为各主机4分别连接其中一个不同的从机5,并且为一对一连接方式。
在本发明中,逻辑控制装置3为可程序化逻辑装置,进一步为简单可程序化逻辑装置,且第一逻辑单元30、第二逻辑单元32、第三逻辑单元34及第四逻辑单元36为可程序化逻辑装置或简单可程序化逻辑装置的第一查找表(Look-Up-Table,简称为LUT)组、第二查找表组、第三查找表组及第四查找表组,每一个查找表组都具有S个查找表,其中S大于等于M。本发明在实际实施时逻辑控制装置3并不限于此,举凡具有逻辑功能的电子装置都可以为本发明所称的逻辑控制装置3。
在本发明中,逻辑控制装置3还包括开关单元38,在图9中以三角形符号表示开关单元38连接到M个从机5的从属选择线(SCS1~SCSM)、时脉线(SCLK1~SCLKM)、主机输出从机输入线(SMOSI1~SMOSIM),以及表示开关单元38连接到N个主机的主机输入从机输出线(MMISO1~MMISON),图13~15中,M个从机5的从属选择线(SCS1~SCSM)、时脉线(SCLK1~SCLKM)、主机输出从机输入线(SMOSI1~SMOSIM)连接到分别连接到第一逻辑单元30、第二逻辑单元32、第三逻辑单元34,且N个主机的主机输入从机输出线(MMISO1~MMISON)连接到第四逻辑单元36,简言之,开关单元38提供连接在M个从机5与第一逻辑单元30、第二逻辑单元32、第三逻辑单元34之间,及提供连接在N个主机4与第四逻辑单元36之间,当开关单元38处于开启状态,则逻辑控制装置3为可输出信号到第一逻辑单元30、第二逻辑单元32、第三逻辑单元34与第四逻辑单元36,当开关单元38处于关闭状态,则逻辑控制装置3为不能输出信号到第一逻辑单元30、第二逻辑单元32、第三逻辑单元34与第四逻辑单元36。但本发明在实际实施时,并不限于此,也可以将开关单元38提供连接在M个从机5与第一逻辑单元30、第二逻辑单元32、第三逻辑单元34、第四逻辑单元36之间,或者将开关单元38提供连接在N个主机4与第一逻辑单元30、第二逻辑单元32、第三逻辑单元34、第四逻辑单元36之间,换言之,只要能够允许或停止各主机4与各从机5之间传输信息。
在本发明的一实施例中,为了让人更进一步了解本发明,以逻辑控制装置3为简单可程序化逻辑装置进行说明,并进一步以德商戴乐格半导体有限公司型号为SLG46537V的简单可程序化逻辑装置,及两个主机4与两个从机5为例,其中两个主机4与两个从机5分别定义为第一主机60、第二主机62、第一从机70与第二从机72,也就是N与M等于二,且逻辑控制装置3具有18个接脚,各主机4及各从机5的从属选择线(MCS1~MCSN、SCS1~SCSM)、时脉线(MCLK1~MCLKN、SCLK1~SCLKM)、主机输出从机输入线(MMOSI1~MMOSIN、SMOSI1~SMOSIM)与主机输入从机输出线(MMISO1~MMISON、SMISO1~SMISOM)各自连接到其中一接脚,共计占用16个接脚,另外一个接脚为选择单元37,最后一个接脚为开关单元38。
而第一查找表组、第二查找表组、第三查找表组及第四查找表组分别具有两个查找表,分别为第一~八查找表(300、302、320、322、340、342、360、362),第一~八查找表所建立的逻辑关系全部相同,且包括有第一变项311、第二变项312、第三变项313,其中第一变项311对应选择单元37的电位变化,第二变项312对应第一主机60的电位变化,第三变项313对应第二主机62的电位变化(如图14所示),各查找表的每一个变项即以一个位元表示电位变化,例如以0表示低电位,而1表示为高电位,并且不论第一主机60与第二主机62是否同时传送信息,在第一变项311的电位为低电位时,主从连接关系为选择第一主机60与第二从机72传送信息,且第二主机62与第一从机70传送信息,在第一变项311的电位为高电位时,主从连接关系为选择第一主机60与第一从机70传送信息,且第二主机62与第二从机72传送信息。
在本实施中,当开关单元38处于致能(高电位)状态时,不论目前处于在何种主从连接关系,各主机4与各从机5之间停止传送信息,此时不论在何种主从连接关系。而本实施例的逻辑控制装置3的等效电路,请参阅图15所示,每个查找表都接收第一变项311、第二变项312、第三变项313,让各主机4与各从机5以一对一连接,而且图15已经详细的表示线路连接状态,故在此不在赘述。
请参阅图16所示,本发明为一种具逻辑控制装置3的主从***的切换方法,应用在具逻辑控制装置3的主从***8,包括下列步骤:
(S101)提供N个主机4、M个从机5与逻辑控制装置3连接,其中逻辑控制装置3的第一逻辑单元30、第二逻辑单元32、第三逻辑单元34及第四逻辑单元36的逻辑关系,共同定义N个主机4与M个从机5之间的主从连接关系,各主从连接关系为各主机4分别连接其中一个不同的从机5;
(S102)确认选择单元37选择使用哪一个主从连接关系;
(S103)逻辑控制装置3依照被选择的主从连接关系将每一个主机4连接到其中一个不同的从机5。
在本发明中,逻辑控制装置3还包括开关单元38,开关单元38连接在各从机5与第一逻辑单元30、第二逻辑单元32、第三逻辑单元34之间,及连接在各主机4与第四逻辑单元36之间,而逻辑控制装置3依照下列步骤进行处理:
(S201)随时确认是否开关单元38处于关闭状态,当开关单元38处于开启状态则进行步骤(S202),当开关单元38处于关闭状态则进行步骤(S203);
(S202)当该开关单元38处于开启状态,则该逻辑控制装置3为允许每一该主机4经过该第一逻辑单元30、该第二逻辑单元32与该第三逻辑单元34传输信息到每一该从机5,同时允许每一该从机5经过该第四逻辑单元36传输信息到每一该主机4;
(S203)当该开关单元38处于关闭状态,则该逻辑控制装置3为停止每一该主机4经过该第一逻辑单元30、该第二逻辑单元32与该第三逻辑单元34传输信息到每一该从机5,同时停止每一该从机5经过该第四逻辑单元36传输信息到每一该主机4。
综上所述,本发明利用逻辑控制装置3来控制串行周边接口总线的各主机4与各从机5之间在同一时间内以一对一的方式传输数据,不仅解决了传统主机4需要根据子机数量而额外增加从属选择线的问题,而且本发明不需要改动主机4或子机的内部架构,也解决了任一个主机4可以选择性的连接到其中一个从机5。再者,逻辑控制装置3也不需要使用多个多工器,就可以达到任一个主机4可以选择性的连接到其中一个从机5,而且是同时所有的主机4都可以连接到其中一个从机5,完全解决了现有技术所提到的问题。
Claims (11)
1.一种串行周边接口的逻辑控制装置,其特征在于,包括:
一第一逻辑单元,提供连接在N个主机的从属选择线与M个从机的从属选择线之间,N及M为大于等于二的整数;
一第二逻辑单元,提供连接在该N个主机的时脉线与该M个从机的时脉线之间;
一第三逻辑单元,提供连接在该N个主机的主机输出从机输入线与该M个从机的主机输出从机输入线之间;
一第四逻辑单元,提供连接在该N个主机的主机输入从机输出线与该M个从机的主机输入从机输出线之间;以及
一选择单元,分别连接该第一逻辑单元、该第二逻辑单元、该第三逻辑单元及该第四逻辑单元;
其中,该第一逻辑单元、该第二逻辑单元、该第三逻辑单元及该第四逻辑单元的逻辑关系,共同定义该N个主机与该M个从机之间的复数个主从连接关系,并由该选择单元决定选择使用其中一个该主从连接关系,每一该主从连接关系为每一该主机同时分别仅与其中一个不同的该从机传输信息。
2.如权利要求1所述的串行周边接口的逻辑控制装置,其特征在于,该逻辑控制装置为可程序化逻辑装置或为简单可程序化逻辑装置,且该第一逻辑单元、该第二逻辑单元、该第三逻辑单元及该第四逻辑单元为该可程序化逻辑装置或该简单可程序化逻辑装置的一第一查找表组、一第二查找表组、一第三查找表组及一第四查找表组,每一该查找表组都具有S个查找表,其中S大于等于M。
3.如权利要求2所述的串行周边接口的逻辑控制装置,其特征在于,当N与M等于二,此时该两个主机与该两个从机,分别定义为一第一主机、一第二主机、一第一从机与一第二从机,而该第一查找表组、该第二查找表组、该第三查找表组及该第四查找表组分别具有两个该查找表,并定义出一第一主从连接关系与一第二主从连接关系,该第一主从连接关系为该第一主机连接该第一从机,且该第二主机连接该第二从机,该第二主从连接关系为该第一主机连接该第二从机,且该第二主机连接该第一从机。
4.如权利要求3所述的串行周边接口的逻辑控制装置,其特征在于,还包括一开关单元,该开关单元连接在该M个从机与该第一逻辑单元、该第二逻辑单元、该第三逻辑单元之间,及连接在该N个主机与该第四逻辑单元之间,当该开关单元处于开启状态,则该逻辑控制装置为能够输出信号到该第一逻辑单元、该第二逻辑单元、该第三逻辑单元与该第四逻辑单元,当该开关单元处于关闭状态,则该逻辑控制装置为不能输出信号到该第一逻辑单元、该第二逻辑单元、该第三逻辑单元与该第四逻辑单元。
5.一种具逻辑控制装置的主从***,其特征在于,包括:
N个主机;
M个从机;
其中,N及M为大于等于二的整数,该N个主机及该M个从机分别皆设有一从属选择线、一时脉线、一主机输出从机输入线与一主机输入从机输出线,且该N个主机各仅有一个该从属选择线,该N个主机的该从属选择线的数量不随该M个从机的数量而增加;以及
一逻辑控制装置,连接在该N个主机及每一该M个从机之间,并且定义该N个主机及该M个从机之间的复数个主从连接关系,每一该主从连接关系为该N个主机分别连接该M个的其中一个不同的从机。
6.如权利要求5所述的具逻辑控制装置的主从***,其特征在于,该逻辑控制装置包括:
一第一逻辑单元,连接在该N个主机的从属选择线与该M个从机的从属选择线之间;
一第二逻辑单元,连接在该N个主机的时脉线与该M个从机的时脉线之间;
一第三逻辑单元,连接在该N个主机的主机输出从机输入线与该M个从机的主机输出从机输入线之间;
一第四逻辑单元,连接在该N个主机的主机输入从机输出线与该M个从机的主机输入从机输出线之间;以及
一选择单元,分别连接该第一逻辑单元、该第二逻辑单元、该第三逻辑单元及该第四逻辑单元;
其中,该第一逻辑单元、该第二逻辑单元、该第三逻辑单元及该第四逻辑单元的逻辑关系,共同定义该N个主机与该M个从机之间的每一该主从连接关系,并由该选择单元决定选择使用其中一个该主从连接关系,每一该主从连接关系为每一该主机同时分别仅与其中一个不同的该从机传输信息。
7.如权利要求6所述的具逻辑控制装置的主从***,其特征在于,该逻辑控制装置为可程序化逻辑装置或为简单可程序化逻辑装置,且该第一逻辑单元、该第二逻辑单元、该第三逻辑单元及该第四逻辑单元为该可程序化逻辑装置或该简单可程序化逻辑装置的一第一查找表组、一第二查找表组、、一第三查找表组及一第四查找表组,每一该查找表组都具有S个查找表,其中S大于等于M。
8.如权利要求7所述的具逻辑控制装置的主从***,其特征在于,当N与M等于二,此时该两个主机与该两个从机,分别定义为一第一主机、一第二主机、一第一从机与一第二从机,而该第一查找表组、该第二查找表组、该第三查找表组及该第四查找表组分别具有两个该查找表,并定义出一第一主从连接关系与一第二主从连接关系,该第一主从连接关系为该第一主机连接该第一从机,且该第二主机连接该第二从机,该第二主从连接关系为该第一主机连接该第二从机,且该第二主机连接该第一从机。
9.如权利要求8所述的具逻辑控制装置的主从***,其特征在于,该逻辑控制装置还包括一开关单元,该开关单元提供连接在该M个从机与该第一逻辑单元、该第二逻辑单元、该第三逻辑单元之间,及提供连接在该N个主机与该第四逻辑单元之间,当该开关单元处于开启状态,则该逻辑控制装置为能够输出信号到该第一逻辑单元、该第二逻辑单元、该第三逻辑单元与该第四逻辑单元,当该开关单元处于关闭状态,则该逻辑控制装置为不能输出信号到该第一逻辑单元、该第二逻辑单元、该第三逻辑单元与该第四逻辑单元。
10.一种具逻辑控制装置的主从***的切换方法,其特征在于,包括下列步骤:
提供N个主机、M个从机与一逻辑控制装置连接,该逻辑控制装置所设的一第一逻辑单元、一第二逻辑单元、一第三逻辑单元及一第四逻辑单元的逻辑关系,共同定义该N个主机与该M个从机之间的复数个主从连接关系,每一该主从连接关系为每一该主机同时分别仅与其中一个不同的该从机之间传输信息,N及M为大于等于二的整数;
该逻辑控制装置所设的一选择单元选择其中一个该主从连接关系;以及
该逻辑控制装置依照被选择的该主从连接关系,使得每一该主机同时分别仅与其中一个不同的该从机之间传输信息。
11.如权利要求10所述的具逻辑控制装置的主从***的切换方法,其特征在于,该逻辑控制装置还包括一开关单元,该开关单元连接在该M个从机与该第一逻辑单元、该第二逻辑单元、该第三逻辑单元之间,及连接在该N个主机与该第四逻辑单元之间,而该逻辑控制装置依照下列步骤进行处理:
确认是否该开关单元处于开启或关闭状态;
当该开关单元处于开启状态,则该逻辑控制装置为允许每一该主机经过该第一逻辑单元、该第二逻辑单元与该第三逻辑单元传输信息到每一该从机,同时允许每一该从机经过该第四逻辑单元传输信息到每一该主机;以及
当该开关单元处于关闭状态,则该逻辑控制装置为停止每一该主机经过该第一逻辑单元、该第二逻辑单元与该第三逻辑单元传输信息到每一该从机,同时停止每一该从机经过该第四逻辑单元传输信息到每一该主机。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211287515.5A CN115826450A (zh) | 2022-10-20 | 2022-10-20 | 串行周边接口的逻辑控制装置、主从***及其主从切换方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211287515.5A CN115826450A (zh) | 2022-10-20 | 2022-10-20 | 串行周边接口的逻辑控制装置、主从***及其主从切换方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN115826450A true CN115826450A (zh) | 2023-03-21 |
Family
ID=85525113
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202211287515.5A Pending CN115826450A (zh) | 2022-10-20 | 2022-10-20 | 串行周边接口的逻辑控制装置、主从***及其主从切换方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN115826450A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN116909975A (zh) * | 2023-09-12 | 2023-10-20 | 苏州浪潮智能科技有限公司 | 一种串行总线标准多主多从交互控制*** |
-
2022
- 2022-10-20 CN CN202211287515.5A patent/CN115826450A/zh active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN116909975A (zh) * | 2023-09-12 | 2023-10-20 | 苏州浪潮智能科技有限公司 | 一种串行总线标准多主多从交互控制*** |
CN116909975B (zh) * | 2023-09-12 | 2024-01-26 | 苏州浪潮智能科技有限公司 | 一种串行总线标准多主多从交互控制*** |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102339267B (zh) | I2c地址转换 | |
US20200057739A1 (en) | Flexible mobile device connectivity to automotive systems with usb hubs | |
CN101329663B (zh) | 一种实现片上***管脚分时复用的装置及方法 | |
US7756123B1 (en) | Apparatus, system, and method for swizzling of a PCIe link | |
CN101398801B (zh) | 扩展内部集成电路总线的方法及装置 | |
WO2002077835A1 (fr) | Dispositif a semi-conducteurs de commande de communication et systeme d'interface | |
CN109446145B (zh) | 一种服务器主板i2c通道扩展芯片、电路及控制方法 | |
JP4004308B2 (ja) | 自動経路切り換え可能なusb制御回路 | |
TW201804737A (zh) | C型通用序列匯流排切換電路 | |
CN110569208B (zh) | 一种控制电路、信号控制装置、信号控制方法及*** | |
CN108009108A (zh) | 灵活的移动设备与具有usb集线器的汽车***的连接 | |
CN115826450A (zh) | 串行周边接口的逻辑控制装置、主从***及其主从切换方法 | |
CN110597745A (zh) | 一种交换机***多主多从i2c通信实现方法和装置 | |
CN107743621B (zh) | 集成电路输入及输出 | |
CN111309665A (zh) | 并行写操作、读操作控制***及方法 | |
CN203573621U (zh) | Led灯板和led显示屏 | |
CN113641610A (zh) | 处理器接口电路及处理器接口分时复用方法、电子设备 | |
WO2012171582A1 (en) | Resolving address conflicts in a bus system | |
JP2010166248A (ja) | 通信システム | |
US20240232101A9 (en) | Logic control device of serial peripheral interface, master-slave system, and master-slave switchover method therfor | |
US20240134807A1 (en) | Logic control device of serial peripheral interface, master-slave system, and master-slave switchover method therfor | |
WO2005083577A2 (en) | Integrated circuit with two different bus control units | |
CN113032321B (zh) | 地址扩展电路、通信接口芯片及通信*** | |
CN113033134B (zh) | 多业务板间触发信号同步*** | |
JP5536023B2 (ja) | バスシステムおよび情報処理機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |