CN115799327A - 包括介电层的腔体内部的基极层的部分的双极结型晶体管 - Google Patents

包括介电层的腔体内部的基极层的部分的双极结型晶体管 Download PDF

Info

Publication number
CN115799327A
CN115799327A CN202210954871.1A CN202210954871A CN115799327A CN 115799327 A CN115799327 A CN 115799327A CN 202210954871 A CN202210954871 A CN 202210954871A CN 115799327 A CN115799327 A CN 115799327A
Authority
CN
China
Prior art keywords
semiconductor layer
segment
cavity
layer
dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210954871.1A
Other languages
English (en)
Inventor
S·M·潘迪
J·辛格
J·霍尔特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalFoundries US Inc
Original Assignee
GlobalFoundries US Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GlobalFoundries US Inc filed Critical GlobalFoundries US Inc
Publication of CN115799327A publication Critical patent/CN115799327A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76289—Lateral isolation by air gap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/764—Air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1004—Base region of bipolar transistors
    • H01L29/1008—Base region of bipolar transistors of lateral transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66242—Heterojunction transistors [HBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/6625—Lateral transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/7317—Bipolar thin film transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/735—Lateral transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Bipolar Transistors (AREA)

Abstract

本发明涉及包括介电层的腔体内部的基极层的部分的双极结型晶体管，揭示用于双极结型晶体管的结构以及形成用于双极结型晶体管的结构的方法。该结构包括具有腔体的介电层、位于该介电层上的第一半导体层、包括位于该第一半导体层上的部分的集电极、包括位于该第一半导体层上的部分的发射极、以及包括位于该腔体中的第一段以及第二段的第二半导体层。该第二半导体层的该第二段横向位于该集电极的该部分与该发射极的该部分间。

Description

包括介电层的腔体内部的基极层的部分的双极结型晶体管
相关申请的交叉参考
此申请要求2021年10月20日提交的美国临时申请号63/257,819以及2021年9月10日提交的美国临时申请号63/242,826的权益，各申请整体通过参考包含于此。
技术领域
本揭露通常涉及半导体装置及集成电路制造，尤其涉及双极结型晶体管的结构以及形成双极结型晶体管的结构的方法。
背景技术
双极结型晶体管是一种多端子电子装置，其包括发射极、集电极，以及布置于该发射极与集电极之间以定义结的本征基极。在PNP双极结型晶体管中，发射极及集电极由p型半导体材料组成，而本征基极由n型半导体材料组成。在NPN双极结型晶体管中，发射极及集电极由n型半导体材料组成，而本征基极由p型半导体材料组成。在操作期间，基极-发射极结为正向偏置，基极-集电极结为反向偏置，并可通过基极-发射极电压控制集电极-发射极电流。
异质结双极型晶体管是双极结型晶体管的变体，其中，端子的半导体材料具有不同的能带隙，从而形成异质结。例如，异质结双极型晶体管的集电极及发射极可由硅构成，而异质结双极型晶体管的本征基极可由硅-锗构成，其由与硅相比较窄的能带隙表征。
需要改进的双极结型晶体管的结构以及形成双极结型晶体管的结构的方法。
发明内容
在一个实施例中，提供一种用于双极结型晶体管的结构。该结构包括具有腔体的介电层、位于该介电层上的第一半导体层、包括位于该第一半导体层上的部分的集电极、包括位于该第一半导体层上的部分的发射极、以及包括位于该腔体中的第一段(section)以及第二段的第二半导体层。该第二半导体层的该第二段横向位于该集电极的该部分与该发射极的该部分之间。
在一个实施例中，提供一种形成用于双极结型晶体管的结构的方法。该方法包括形成包括位于第一半导体层上的部分的集电极、以及形成包括位于该第一半导体层上的部分的发射极。该第一半导体层位于介电层上。该方法还包括在该介电层中形成腔体、以及形成第二半导体层，该第二半导体层包括位于该腔体中的第一段，以及第二段。该第二半导体层的该第二段横向位于该集电极的该部分与该发射极的该部分之间。
附图说明
包含于并构成本说明书的一部分的附图示例说明本发明的各种实施例，并与上面所作的有关本发明的概括说明以及下面所作的有关该些实施例的详细说明一起用以解释本发明的该些实施例。
图1-图5显示依据本发明的实施例处于处理方法的连续制造阶段的结构的剖视图。
图6显示依据本发明的替代实施例的结构的剖视图。
图7-图8显示依据本发明的替代实施例处于制程方法的连续制造阶段的结构的剖视图。
图9-图11显示依据本发明的替代实施例处于处理方法的连续制造阶段的结构的剖视图。
图12显示依据本发明的实施例的结构的布局图。
图12A显示大体沿图12中的线12A-12A所作的剖视图。
图12B显示大体沿图12中的线12B-12B所作的剖视图。
图13及14显示依据本发明的替代实施例的结构的剖视图。
具体实施方式
请参照图1并依据本发明的实施例，绝缘体上半导体衬底包括装置层12(定义包含半导体材料的层)、埋置绝缘体层14、以及操作衬底(handle substrate)16。装置层12通过中间的埋置绝缘体层14与操作衬底16隔开，并且还可远薄于操作衬底16。在一个实施例中，装置层12可具有在约4纳米(nm)至约200纳米的范围内的厚度。在一个实施例中，装置层12可用以制造全耗尽绝缘体上硅装置结构。
操作衬底16可由半导体材料例如单晶硅组成，埋置绝缘体层14可为介电层，其由介电材料例如二氧化硅组成，该介电材料为电性绝缘体。装置层12通过埋置绝缘体层14与操作衬底16电性隔离。埋置绝缘体层14具有与操作衬底16的下交界面以及与装置层12的上交界面，且该下交界面及上交界面以埋置绝缘体层14的厚度隔开。
形成沟槽隔离区18，其完全穿过装置层12至埋置绝缘体层14。沟槽隔离区18围绕由装置层12的半导体材料的区段表示的主动区。沟槽隔离区18可通过浅沟槽隔离技术形成，该浅沟槽隔离技术通过光刻及蚀刻工艺在装置层12中图案化沟槽，沉积介电材料以过填充该沟槽，以及利用化学机械抛光及/或回蚀(etch back)平坦化该介电材料。沟槽隔离区18可由介电材料例如二氧化硅组成，该介电材料为电性绝缘体。在形成沟槽隔离区18之后，可通过蚀刻工艺凹入并薄化装置层12。
请参照图2，其中，类似的附图标记表示图1中类似的特征，且在下一制造阶段，在该主动区中的装置层12上形成半导体层20。半导体层20可由半导体材料例如硅组成。在一个实施例中，可以一定浓度的掺杂物例如n型掺杂物(例如，砷或磷)掺杂(例如重掺杂)半导体层20，以提供n型导电性。在一个实施例中，半导体层20可由通过外延生长工艺形成的单晶半导体材料(例如，单晶硅)组成。该外延生长工艺本质上可为选择性的，导致从暴露的半导体材料而不是从暴露的介电材料(例如沟槽隔离区18)的外延生长。装置层12的单晶半导体材料的晶体结构充当半导体层20的单晶半导体材料的晶体结构的结晶模板。在一个实施例中，位于半导体层20下方的装置层12可在形成半导体层20之前经掺杂(例如，轻掺杂)而具有与半导体层20相同的导电类型以及/或者通过来自半导体层20的掺杂物扩散来掺杂而具有与半导体层20相同的导电类型。
请参照图3，其中，类似的附图标记表示图2中类似的特征，且在下一制造阶段，在半导体层20上形成图案化硬掩模22，并在硬掩模22中通过光刻及蚀刻工艺图案化开口24，该开口穿过半导体层20及装置层12到达埋置绝缘体层14。硬掩模22可由介电材料例如二氧化硅组成。开口24将半导体层20分成隔开的凸起部分21、23，并且还将装置层12分成隔开的部分。半导体层20的凸起部分21以及装置层12的该下方部分被包括于横向双极结型晶体管的一个端子中，且半导体层20的凸起部分23以及装置层12的该下方部分被包括于该横向双极结型晶体管的另一个端子中。该些端子提供该横向双极结型晶体管的发射极及集电极。
请参照图4，其中，类似的附图标记表示图3中类似的特征，且在下一制造阶段，在位于与装置层12的交界面下方以及与操作衬底16的交界面上方的埋置绝缘体层14中形成腔体26。在一个实施例中，位于埋置绝缘体层14中的腔体26可相对于开口24居中。腔体26被埋置绝缘体层14的介电材料包围并嵌埋于其中。腔体26可在分别位于半导体层20的凸起部分21、23下方的装置层12的部分下方横向延伸。
腔体26可通过等向性蚀刻工艺形成，该工艺相对介电层12及半导体层20的半导体材料选择性移除埋置绝缘体层14的介电材料。该等向性蚀刻工艺包括加深腔体26的垂直蚀刻分量以及加宽腔体26的横向蚀刻分量。在提到材料移除工艺(例如，蚀刻)时，本文中所使用的术语“选择性”表示目标材料的材料移除速率(也就是，蚀刻速率)高于暴露于该材料移除工艺的至少另一种材料的材料移除速率(也就是，蚀刻速率)。
请参照图5，其中，类似的附图标记表示图4中类似的特征，且在下一制造阶段，形成半导体层28，其包括位于埋置绝缘体层14中的腔体26内部的下段29以及位于开口24内部及下段29上方的上段31。半导体层28可由在腔体26内部外延生长的单晶半导体材料组成。在此方面，半导体层28可通过自与开口24邻接的装置层12及半导体层20的凸起部分21、23的表面外延生长半导体材料来形成。在一个实施例中，半导体层28可至少部分或全部由硅-锗组成。在一个实施例中，半导体层28可至少部分或全部由包括硅和锗的硅-锗组成，硅含量在从95原子百分比至50原子百分比的范围内变化，且锗含量在从5原子百分比至50原子百分比的范围内变化。在一个替代实施例中，半导体层28可具有例如沿垂直方向呈梯度的锗含量，这可在外延生长期间通过改变反应物来实现。在一个替代实施例中，半导体层28的半导体材料可由硅组成，不含锗。半导体层28可在外延生长期间原位掺杂一定浓度的掺杂物，例如p型掺杂物(例如，硼)，以提供p型导电性。在一个实施例中，半导体层28可均匀掺杂。在一个实施例中，与半导体层28的上段31相比，半导体层28的下段29可具有较高的掺杂物浓度。
半导体层28的上段31直接接触装置层12的相邻部分以及分离的半导体层20的相邻凸起部分21、23。半导体层28的下段29与上段31沿垂直方向堆叠，且半导体层28的下段29具有宽度W1，其大于半导体层28的上段31的宽度W2。半导体层28的下段29可在分别位于半导体层20的凸起部分21、23下方的装置层12的部分下方横向延伸。
在半导体层28的外延生长期间，半导体层20的部分21、23被硬掩模22掩蔽。在一个实施例中，半导体层28可通过选择性外延生长工艺形成，其中，半导体材料不会成核及形成于介电表面上，例如硬掩模22的表面上。可在形成半导体层28之后移除硬掩模22。
所得结构是横向双极结型晶体管，其包括横向布置的发射极、基极、以及集电极，并且利用绝缘体上硅衬底形成。半导体层20的凸起部分21、23被包括于该横向双极结型晶体管的发射极及集电极中，且半导体层28的上段31提供该横向双极结型晶体管的基极(例如，本征基极)。在该代表性实施例中，半导体层20可包含n型掺杂物，而半导体层28可包含p型掺杂物。在一个替代实施例中，半导体层20可包含p型掺杂物，而半导体层28可包含n型掺杂物。
该横向双极结型晶体管可由开口24的宽度所定义的受控基极宽度以及与传统装置结构相比减小的基极电阻以及改进的高频性能表征。尤其，通过位于腔体26内部的半导体层28的下段29增加的半导体材料的体积(嵌埋于装置层12的高度下方的埋置绝缘体层14的介电材料中)可有效减小基极电阻。
请参照图6并依据替代实施例，在埋置绝缘体层14中形成腔体26之前，可在开口24的侧壁上形成间隙壁32。间隙壁32可通过定向蚀刻由介电材料例如二氧化硅组成的共形沉积介电层形成。间隙壁32横向位于半导体层28与半导体层20的凸起部分21、23之间。半导体层28可通过自与开口24邻接的装置层12的部分外延生长半导体材料而形成于开口24及腔体26中，因为间隙壁32阻止自半导体层20的凸起部分21、23的生长。
间隙壁32的存在消除半导体层28的上段31与半导体层20的凸起部分21、23之间的直接接触。半导体层28的上段31直接接触位于半导体层20的凸起部分21、23下方的装置层12的相邻部分。半导体层28的上段31与装置层12的相邻部分提供该双极结型晶体管的结。
请参照图7并依据替代实施例，可分阶段形成半导体层28。具体地说，初始，可在腔体26中形成半导体层28的下段29。在此方面，半导体层28的下段29可经形成而具有给定的一组属性，例如掺杂物浓度及锗含量。
请参照图8，其中，类似的附图标记表示图7中类似的特征，且在下一制造阶段，随后，可在位于腔体26内部的先前形成的半导体层28的下段29上方的开口24中形成半导体层28的上段31。半导体层28的上段31可经形成而具有给定的一组属性，例如掺杂物浓度或锗含量。半导体层28的下段29及上段31可经形成而具有不同的属性，例如不同的掺杂物浓度及/或不同的锗含量，因为它们通过不同的外延生长工艺独立形成。
在一个实施例中，半导体层28的下段29可具有与半导体层28的上段31相比较高的掺杂物浓度。在一个实施例中，半导体层28的下段29或上段31可经形成而具有梯度的锗含量。在一个替代实施例中，半导体层28的下段29及上段31可经形成而具有梯度的锗含量。
请参照图9并依据替代实施例，可以不同的方式分阶段形成半导体层28。具体地说，初始，可在开口24及腔体26内部形成半导体层28。半导体层28可经形成而具有给定的一组属性，例如掺杂物浓度及锗含量。
请参照图10，其中，类似的附图标记表示图9中类似的特征，且在下一制造阶段，可通过蚀刻工艺部分移除半导体层28。例如，可自开口24完全移除半导体层28的上段31，从而仅保留位于腔体26内部的半导体层28的下段29。
请参照图11，其中，类似的附图标记表示图10中类似的特征，且在下一制造阶段，随后在位于腔体26内部的剩余下段29上方的开口24内部形成半导体层28的上段33，并将其作为所移除的上段31的替代。半导体层28的上段33可经形成而具有给定的一组属性，例如掺杂物浓度及锗含量。半导体层28的下段29与上段33可具有不同的属性，例如不同的掺杂物浓度及/或不同的锗含量，因为它们通过不同的外延生长工艺独立形成。
在一个实施例中，半导体层28的下段29可具有与半导体层28的上段33相比较高的掺杂物浓度。在一个实施例中，半导体层28的下段29或上段33可经形成而具有梯度的锗含量。在一个替代实施例中，半导体层28的下段29及上段33可经形成而具有梯度的锗含量。
请参照图12、12A、12B并依据实施例，参与形成发射极及集电极的半导体层20的凸起部分21、23(以及装置层12的相应下方段)可通过接触34从上方进行物理及电性接触，且半导体层28可通过着陆在位于半导体层28的相对端部的加宽端部37上的接触件36进行物理及电性接触。半导体层28的加宽端部37可为半导体层28的上段31的延伸且可不被腔体26底切，其可具有沿纵向的空间范围，该空间范围在形成腔体26时受到控制，以防止该底切。
请参照图13、14并依据实施例，对于不具有间隙壁32的结构(图13)以及不具有间隙壁32的结构(图14)，腔体26可仅由半导体层28的下段29部分填充。腔体26的部分由半导体层28的下段29及埋置绝缘体层14的表面包围，以定义气隙38。半导体层28的下段29与气隙38共用腔体26。
气隙38是封闭的体积，其可包含处于或接近大气压力的大气，可包含处于或接近大气压力的另一种气体，或者可包含处于亚大气压力的大气或另一种气体(例如，部分真空)。气隙38可由接近一的介电常数(也就是，真空介电常数)表征，其小于固体介电材料的介电常数。
气隙38可有效减小基极-集电极电容及基极-发射极电容，这可导致改进例如装置操作期间的最大振荡频率(fmax)。
如上所述的方法用于集成电路芯片的制造。制造者可以原始晶片形式(例如，作为具有多个未封装芯片的单个晶片)、作为裸管芯，或者以封装形式分配所得的集成电路芯片。可将该芯片与其它芯片、分立电路元件和/或其它信号处理装置集成，作为中间产品或最终产品的部分。该最终产品可为包括集成电路芯片的任意产品，例如具有中央处理器的计算机产品或智能手机。
本文中引用的由近似语言例如“大约”、“大致”及“基本上”所修饰的术语不限于所指定的精确值。该近似语言可对应于用以测量该值的仪器的精度，且除非另外依赖于该仪器的精度，否则可表示所述值的+/-10％。
本文中引用术语例如“垂直”、“水平”等作为示例来建立参考框架，并非限制。本文中所使用的术语“水平”被定义为与半导体衬底的传统平面平行的平面，而不论其实际的三维空间取向。术语“垂直”及“正交”是指垂直于如刚刚所定义的水平面的方向。术语“横向”是指在该水平平面内的方向。
与另一个特征“连接”或“耦接”的特征可与该另一个特征直接连接或耦接，或者可存在一个或多个中间特征。如果不存在中间特征，则特征可与另一个特征“直接连接”或“直接耦接”。如存在至少一个中间特征，则特征可与另一个特征“非直接连接”或“非直接耦接”。在另一个特征“上”或与其“接触”的特征可直接在该另一个特征上或与其直接接触，或者可存在一个或多个中间特征。如果不存在中间特征，则特征可直接在另一个特征“上”或与其“直接接触”。如存在至少一个中间特征，则特征可“不直接”在另一个特征“上”或与其“不直接接触”。如果一个特征延伸于另一个特征上方并覆盖其部分，则不同的特征可“重叠”。
对本发明的各种实施例所作的说明是出于示例说明的目的，而非意图详尽无遗或限于所揭露的实施例。许多修改及变更对于本领域的普通技术人员将显而易见，而不背离所述实施例的范围及精神。本文中所使用的术语经选择以最佳解释实施例的原理、实际应用或在市场已知技术上的技术改进，或者使本领域的普通技术人员能够理解本文中所揭露的实施例。

Claims (20)

1.一种用于双极结型晶体管的结构，其特征在于，该结构包括：
介电层，包括腔体；
第一半导体层，位于该介电层上；
集电极，包括位于该第一半导体层上的第一部分；
发射极，包括位于该第一半导体层上的第一部分；以及
第二半导体层，包括位于该腔体中的第一段，以及第二段，该第二半导体层的该第二段横向位于该集电极的该第一部分与该发射极的该第一部分间。
2.如权利要求1所述的结构，其特征在于，该第二半导体层的该第二段穿过该第一半导体层延伸至该第二半导体层的该第一段。
3.如权利要求1所述的结构，其特征在于，还包括：
操作衬底，
其中，该介电层包括将该腔体与该操作衬底隔开的部分。
4.如权利要求1所述的结构，其特征在于，该第二半导体层的该第二段提供该双极结型晶体管的本征基极。
5.如权利要求1所述的结构，其特征在于，该介电层由介电材料组成，且该腔体嵌埋于该介电层的该介电材料中。
6.如权利要求1所述的结构，其特征在于，还包括：
第一介电间隙壁，横向位于该第二半导体层的该第一段与该集电极的该第一部分间；以及
第二介电间隙壁，横向位于该第二半导体层的该第一段与该发射极的该第一部分间。
7.如权利要求6所述的结构，其特征在于，该集电极包括位于该第一半导体层中的第二部分，该发射极包括位于该第一半导体层中的第二部分，且该第二半导体层的该第二段直接接触该集电极的该第二部分以及该发射极的该第二部分。
8.如权利要求6所述的结构，其特征在于，还包括：
气隙，位于该腔体中，
其中，该第二半导体层的该第一段与该气隙共用该腔体。
9.如权利要求1所述的结构，其特征在于，还包括：
气隙，位于该腔体中，
其中，该第二半导体层的该第一段与该气隙共用该腔体。
10.如权利要求1所述的结构，其特征在于，该第二半导体层的该第一段与该第二段包含不同浓度的掺杂物。
11.如权利要求1所述的结构，其特征在于，与该第二半导体层的该第二段相比，该第二半导体层的该第一段具有较高的掺杂物浓度。
12.如权利要求1所述的结构，其特征在于，该第二半导体层的该第一段及/或该第二段包含梯度浓度的掺杂物。
13.如权利要求1所述的结构，其特征在于，该第二半导体层由单晶半导体材料组成。
14.如权利要求1所述的结构，其特征在于，该第二半导体层的该第一段及该第二半导体层的该第二段沿第一方向布置，且该第二半导体层的该第一段沿横截于该第一方向的第二方向而比该第二半导体层的该第二段宽。
15.如权利要求1所述的结构，其特征在于，该第二半导体层的该第二段直接接触该集电极的该第一部分以及该发射极的该第一部分。
16.如权利要求1所述的结构，其特征在于，该第二半导体层包括横向延伸超出该集电极的该第一部分及该发射极的该第一部分的端部，且还包括：
接触件，与该端部物理且电性连接。
17.一种形成用于双极结型晶体管的结构的方法，其特征在于，该方法包括：
形成包括位于第一半导体层上的部分的集电极，其中，该第一半导体层位于介电层上；
形成包括位于该第一半导体层上的部分的发射极；
在该介电层中形成腔体；以及
形成第二半导体层，该第二半导体层包括位于该腔体中的第一段，以及第二段，其中，该第二半导体层的该第二段横向位于该集电极的该部分与该发射极的该部分间。
18.如权利要求17所述的方法，其特征在于，该第二半导体层的该第一段与气隙共用该腔体。
19.如权利要求17所述的方法，其特征在于，该介电层由介电材料组成，且该介电层的该介电材料完全围绕该腔体。
20.如权利要求17所述的方法，其特征在于，还包括：
在形成该腔体前，在该第一半导体层上方形成第一介电间隙壁及第二介电间隙壁，
其中，该第一介电间隙壁横向位于该第二半导体层的该第一段与该集电极的该部分间，且该第二介电间隙壁横向位于该第二半导体层的该第一段与该发射极的该部分间。
CN202210954871.1A 2021-09-10 2022-08-10 包括介电层的腔体内部的基极层的部分的双极结型晶体管 Pending CN115799327A (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
US202163242826P 2021-09-10 2021-09-10
US63/242,826 2021-09-10
US202163257819P 2021-10-20 2021-10-20
US63/257,819 2021-10-20
US17/574,785 2022-01-13
US17/574,785 US11848374B2 (en) 2021-09-10 2022-01-13 Bipolar junction transistors including a portion of a base layer inside a cavity in a dielectric layer

Publications (1)

Publication Number Publication Date
CN115799327A true CN115799327A (zh) 2023-03-14

Family

ID=85284612

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210954871.1A Pending CN115799327A (zh) 2021-09-10 2022-08-10 包括介电层的腔体内部的基极层的部分的双极结型晶体管

Country Status (3)

Country Link
US (1) US11848374B2 (zh)
CN (1) CN115799327A (zh)
DE (1) DE102022118097A1 (zh)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8441084B2 (en) * 2011-03-15 2013-05-14 International Business Machines Corporation Horizontal polysilicon-germanium heterojunction bipolar transistor
US8552532B2 (en) * 2012-01-04 2013-10-08 International Business Machines Corporation Self aligned structures and design structure thereof
US20130256757A1 (en) * 2012-03-29 2013-10-03 International Business Machines Corporation Soi lateral bipolar junction transistor having a wide band gap emitter contact
US9059195B2 (en) * 2013-05-29 2015-06-16 International Business Machines Corporation Lateral bipolar transistors having partially-depleted intrinsic base
US9502504B2 (en) * 2013-12-19 2016-11-22 International Business Machines Corporation SOI lateral bipolar transistors having surrounding extrinsic base portions
US9461139B1 (en) 2015-05-27 2016-10-04 Stmicroelectronics, Inc. Lateral bipolar junction transistor (BJT) on a silicon-on-insulator (SOI) substrate
US9536788B1 (en) * 2015-10-19 2017-01-03 International Business Machines Corporation Complementary SOI lateral bipolar transistors with backplate bias
US20190088766A1 (en) 2017-09-21 2019-03-21 Globalfoundries Inc. Methods of forming epi semiconductor material in source/drain regions of a transistor device formed on an soi substrate

Also Published As

Publication number Publication date
DE102022118097A1 (de) 2023-03-16
US11848374B2 (en) 2023-12-19
US20230084007A1 (en) 2023-03-16

Similar Documents

Publication Publication Date Title
US10777668B2 (en) Bipolar junction transistors with a self-aligned emitter and base
US11063139B2 (en) Heterojunction bipolar transistors with airgap isolation
US10446644B2 (en) Device structures for a silicon-on-insulator substrate with a high-resistance handle wafer
US10367083B2 (en) Compact device structures for a bipolar junction transistor
US9356097B2 (en) Method of forming a bipolar transistor with maskless self-aligned emitter
US11217685B2 (en) Heterojunction bipolar transistor with marker layer
EP4170727A1 (en) Lateral bipolar junction transistors with an airgap spacer
US10217852B1 (en) Heterojunction bipolar transistors with a controlled undercut formed beneath the extrinsic base
US11990535B2 (en) Lateral heterojunction bipolar transistor with emitter and/or collector regrown from substrate and method
US11127843B2 (en) Asymmetrical lateral heterojunction bipolar transistors
CN115799327A (zh) 包括介电层的腔体内部的基极层的部分的双极结型晶体管
US10818772B2 (en) Heterojunction bipolar transistors with an inverted crystalline boundary in the base layer
US10170553B2 (en) Shaped terminals for a bipolar junction transistor
US11837653B2 (en) Lateral bipolar junction transistor including a stress layer and method
US11855197B2 (en) Vertical bipolar transistors
US11777019B2 (en) Lateral heterojunction bipolar transistor with improved breakdown voltage and method
US11888031B2 (en) Fin-based lateral bipolar junction transistor and method
US11721722B2 (en) Bipolar junction transistors including a stress liner
US11362201B1 (en) Heterojunction bipolar transistors with undercut extrinsic base regions
US11967637B2 (en) Fin-based lateral bipolar junction transistor with reduced base resistance and method
US11646348B2 (en) Double mesa heterojunction bipolar transistor
US11916136B2 (en) Lateral bipolar junction transistors including a graded silicon-germanium intrinsic base
CN118367012A (zh) 具有参与二极管的基极层的双极结晶体管
CN116314305A (zh) 包括应力层的横向双极结型晶体管以及方法
CN118057623A (zh) 具有切割应力衬里的异质结双极型晶体管

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination