CN115790915A - 电子电路、压力传感器及其制备方法 - Google Patents
电子电路、压力传感器及其制备方法 Download PDFInfo
- Publication number
- CN115790915A CN115790915A CN202111064257.XA CN202111064257A CN115790915A CN 115790915 A CN115790915 A CN 115790915A CN 202111064257 A CN202111064257 A CN 202111064257A CN 115790915 A CN115790915 A CN 115790915A
- Authority
- CN
- China
- Prior art keywords
- layer
- metal layer
- spin
- equal
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Thin Film Transistor (AREA)
Abstract
本申请公开了一种电子电路、压力传感器及其制备方法,属于电子技术领域。该方法能够直接在硬性硅基衬底上形成依次层叠的柔性衬底和电子元件,之后再采用电解法剥离硬性硅基衬底,从而得到包括柔性衬底和电子元件的柔性微电子电路。由于该方法无需转印电子元件,因此制备难度较小,且不存在转印失败的问题。进而,制备得到的柔性微电子电路的成品率较高。
Description
技术领域
本申请涉及电子技术领域,特别涉及一种电子电路、压力传感器及其制备方法。
背景技术
柔性微电子电路是指包括柔性衬底,以及设置于该柔性衬底上的多个电子元件(如,晶体管)的高密度阵列电子电路。
相关技术中,为了避免直接在柔性衬底上形成电子元件而导致柔性衬底发生形变或是熔融等问题,一般采用下述方式制备柔性微电子电路:首先,在硅基衬底上通过高真空镀膜和紫外曝光等工艺形成多个电子元件。然后,将形成于硅基衬底上的多个电子元件通过转印工艺转印至柔性衬底上,以得到柔性微电子电路。其中,转印工艺包括覆盖柔性衬底和剥离硅基衬底等步骤。
但是,相关技术的制备方法难度较大,且存在转印失败的问题,进而导致制备得到的柔性微电子电路的成品率较低。
发明内容
本申请实施例提供了一种电子电路、压力传感器及其制备方法,可以解决相关技术中柔性微电子电路的成品率较低的问题。所述技术方案如下:
一方面,提供了一种电子电路的制备方法,所述方法包括:
在硅基衬底之上形成柔性衬底;
在所述柔性衬底之上形成电子元件;
采用电解法,将形成有所述电子元件的所述柔性衬底从所述硅基衬底上剥离,得到电子电路。
可选的,所述柔性衬底的材料包括:聚酰亚胺PI;所述在硅基衬底之上形成柔性衬底,包括:
依次采用第一旋涂工艺和第二旋涂工艺,将PI溶液旋涂于所述硅基衬底之上;
对旋涂有所述PI溶液的所述硅基衬底进行加热,以在所述硅基衬底之上形成所述柔性衬底;
其中,所述第一旋涂工艺中的旋涂转速小于所述第二旋涂工艺中的旋涂转速,且所述第一旋涂工艺中的旋涂时长小于所述第二旋涂工艺中的旋涂时长。
可选的,所述第一旋涂工艺中的旋涂转速大于等于500转每分钟且小于等于700转每分钟,所述第一旋涂工艺中的旋涂时长大于等于5秒且小于等于9秒;
所述第二旋涂工艺中的旋涂转速大于等于1000转每分钟且小于等于1500转每分钟,所述第二旋涂工艺中的旋涂时长大于等于60秒且小于等于180秒。
可选的,所述对旋涂有所述PI溶液的所述硅基衬底进行加热,包括:
采用阶梯式升温的方式,对旋涂有所述PI溶液的所述硅基衬底进行加热;
其中,阶梯式升温时的最低温度为50摄氏度,最高温度为250摄氏度。
可选的,所述电解法采用的电解溶液中电解质的浓度大于等于0.1摩尔/升且小于等于100摩尔/升;所述电解法采用的直流电源提供的直流电的电压大于等于5伏特且小于等于50伏特。
可选的,所述电子元件为晶体管,所述在所述柔性衬底之上形成电子元件,包括:
在所述柔性衬底之上形成栅极金属层;
在所述栅极金属层之上形成栅氧薄膜层;
在所述栅氧薄膜层之上形成沟道材料层;
在所述沟道材料层之上形成源漏金属层,所述源漏金属层包括具有间隙的源极金属层和漏极金属层,且所述间隙在所述柔性衬底上的正投影与所述栅极金属层在所述柔性衬底上的正投影重叠;
对所述沟道材料层进行图案化处理,形成位于所述间隙内的沟道图案;
在所述源漏金属层之上形成电极接触层,所述电极接触层与所述栅极金属层和所述源漏金属层中的至少一层耦接,从而得到电子元件。
可选的,所述沟道材料层的材料包括:碳纳米管CNT;所述在所述栅极金属层之上形成沟道材料层,包括:
采用提拉法,将形成有所述栅极金属层和所述柔性衬底的所述硅基衬底在包括CNT材料的溶液中进行多次上下提拉操作,以在所述栅极金属层之上形成沟道材料层。
可选的,所述对所述沟道材料层进行图案化处理,形成位于所述间隙内的沟道图案,包括:
对所述沟道材料层依次进行涂胶处理、曝光处理、显影处理和干法等离子体刻蚀处理,以形成位于所述间隙内的沟道图案;
其中,所述干法等离子体刻蚀采用的刻蚀参数包括:刻蚀功率大于等于50瓦且小于等于200瓦,刻蚀时长大于等于1秒且小于等于60秒,通入的气体为氧气,且所述氧气的流量大于等于10毫升/每分钟且小于等于200毫升/每分钟。
可选的,所述栅氧薄膜层包括:沿远离所述栅极金属层的方向依次层叠的氧化铝材料层和二氧化铪材料层;所述在所述栅极金属层之上形成栅氧薄膜层,包括:
采用原子层沉积法,在所述栅极金属层之上依次沉积氧化铝材料和二氧化铪材料,以形成包括依次层叠的氧化铝材料层和二氧化铪材料层的栅氧薄膜层。
可选的,在所述源漏金属层之上形成电极接触层之前,所述方法还包括:
在所述源漏金属层之上形成保护膜层;
形成贯穿所述保护膜层的至少一个通孔;
所述在所述源漏金属层之上形成电极接触层,包括:
在所述保护膜层之上形成电极接触层,所述电极接触层与所述栅极金属层和所述源漏金属层中的至少一层,通过所述至少一个通孔耦接。
可选的,所述保护膜层包括:沿远离所述源漏金属层的方向依次层叠的光刻胶层和氧化铝材料层;所述在所述源漏金属层之上形成保护膜层,包括:
在所述源漏金属层之上涂覆光刻胶,形成光刻胶层;
采用原子层沉积法,在所述光刻胶层之上沉积氧化铝材料,以形成所述氧化铝材料层。
可选的,所述形成贯穿所述保护膜层的至少一个通孔,包括:
采用刻蚀溶液对所述保护膜层进行湿法刻蚀,以形成贯穿所述保护膜层的至少一个通孔;其中,所述刻蚀溶液中氢氟酸和水的比例为50:1。
另一方面,提供了一种电子电路,所述电子电路采用如上述方面所述的方法制成。
又一方面,提供了一种压力传感器的制备方法,所述方法包括:
采用如上述方面所述的方法制备电子电路;
在所述电子电路之上形成压阻薄膜,得到压阻式压力传感器。
再一方面,提供了一种压力传感器,所述压力传感器包括:压阻薄膜,以及如上述方面所述的电子电路;
其中,所述压阻薄膜位于所述电子电路之上,所述电子电路用于为所述压阻薄膜供电。
本申请实施例提供的技术方案带来的有益效果至少包括:
提供了一种电子电路、压力传感器及其制备方法。该方法能够直接在硬性硅基衬底上形成依次层叠的柔性衬底和电子元件,之后再采用电解法剥离硬性硅基衬底,从而得到包括柔性衬底和电子元件的柔性微电子电路。由于该方法无需转印电子元件,因此制备难度较小,且不存在转印失败的问题。进而,制备得到的柔性微电子电路的成品率较高。
附图说明
为了更清楚地说明本申请实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本申请的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是本申请实施提供的一种电子电路的制备方法流程图;
图2是本申请实施提供的另一种电子电路的制备方法流程图;
图3是本申请实施提供的一种形成柔性衬底的方法流程图;
图4是本申请实施提供的一种包括硅基衬底和柔性衬底的电路示意图;
图5是本申请实施提供的一种包括硅基衬底、柔性衬底和栅极金属层的电路示意图;
图6是本申请实施提供的一种包括硅基衬底、柔性衬底、栅极金属层和栅氧薄膜层的电路示意图;
图7是本申请实施提供的一种包括硅基衬底、柔性衬底、栅极金属层、栅氧薄膜层和沟道材料层的电路示意图;
图8是本申请实施提供的一种包括硅基衬底、柔性衬底、栅极金属层、栅氧薄膜层、沟道材料层和源漏金属层的电路示意图;
图9是本申请实施提供的另一种包括硅基衬底、柔性衬底、栅极金属层、栅氧薄膜层、沟道材料层和源漏金属层的电路示意图;
图10是本申请实施提供的一种包括硅基衬底、柔性衬底、栅极金属层、栅氧薄膜层、沟道材料层、源漏金属层和保护膜层的电路示意图;
图11是本申请实施例提供的一种形成保护膜层的方法流程图;
图12是本申请实施提供的另一种包括硅基衬底、柔性衬底、栅极金属层、栅氧薄膜层、沟道材料层、源漏金属层和保护膜层的电路示意图;
图13是本申请实施提供的一种包括硅基衬底、柔性衬底、栅极金属层、栅氧薄膜层、沟道材料层、源漏金属层、保护膜层和电极接触层的电路示意图;
图14是本申请实施提供的一种制备得到的电子电路的示意图;
图15是本申请实施例提供的一种形成电子电路的工艺流程示意图;
图16是本申请实施例提供的一种电子电路的结构示意图;
图17是本申请实施例提供的一种电子电路的分辨率示意图;
图18是本申请实施例提供的一种电子电路中晶体管的电流开关比仿真图;
图19是本申请实施例提供的一种电子电路中晶体管在不同弯折程度下的电学性能仿真图;
图20是本申请实施例提供的一种电子电路中晶体管的开态电流的仿真图;
图21是本申请实施例提供的一种电子电路中晶体管的电流开关比的仿真图;
图22是本申请实施例提供的一种电子电路中晶体管的迁移率的仿真图;
图23是本申请实施例提供的一种电子电路中晶体管的阈值电压的仿真图;
图24是本申请实施例提供的一种压力传感器的制备方法流程图;
图25是本申请实施例提供的一种压力传感器的结构示意图。
附图中的各个标号说明如下:
100-压力传感器;
00-柔性微电子电路,10-压阻薄膜;
01-硅基衬底,02-硅基衬底,03-栅极金属层,04-栅氧薄膜层,05-沟道材料层,06-源漏金属层,07-保护膜层,k1-通孔,08-电极接触层;
061-源极金属层,062-漏极金属层,05a-沟道图案。
具体实施方式
为使本申请的目的、技术方案和优点更加清楚,下面将结合附图对本申请实施方式作进一步地详细描述。
目前,在市场上占据主导地位且技术较为成熟的电路制作工艺一般包括:丝网印刷工艺、热转印制版工艺、电镀工艺和喷墨打印工艺等。以上工艺尤其适用制作以印制电路板(Printed Circuit Board,PCB)作为基底的阵列电路,且制作的电路广泛应用于已上市的各类电子产品中。但是,受技术限制,以上工艺制作的电路(如,压力传感器阵列电路)的尺寸较大,即均无法制造出具有超薄、柔性和高像素密度特性的电路,更无法满足便携式柔性电子产品的制作需求。基于此,一种能够满足便携式柔性电子产品的制作需求,且能够制作出具有超薄、柔性和高像素密度特性的电路的半导体微电子加工工艺应运而生。
但是,因半导体微电子加工工艺涉及到高真空镀膜,以及紫外或电子束曝光等复杂技术手段。且,针对不同的电路设计方案,制作时涉及到的工艺参数需针对性调控。且,半导体微电子加工工艺包括的部分步骤需要在高温高压环境下进行,而柔性衬底的耐温性较差。故将半导体微电子加工工艺手段应用到柔性电路制造上又成为新的挑战。本申请实施例提供了一种采用半导体微电子加工工艺制备柔性微电子电路的方法,该制备方法能够在降低高温高压环境对柔性衬底的影响前提下,制备出分辨率较高且成品率较好的柔性微电子电路。
图1是本申请实施例提供的一种电子电路的制备方法流程图。如图1所示,该方法包括:
步骤101、在硅基衬底之上形成柔性衬底。
首先,提供硬性硅基衬底作为支撑衬底,并在该硬性硅基衬底上直接形成柔性衬底。
步骤102、在柔性衬底之上形成电子元件。
然后,通过半导体微电子加工工艺在柔性衬底之上(即,柔性衬底远离硅基衬底的一侧)形成多个电子元件。如,该电子元件可以为晶体管。
步骤103、采用电解法,将形成有电子元件的柔性衬底从硅基衬底上剥离,得到电子电路。
最后,采用化学电解法,将硅基衬底自动剥离,仅保留形成有电子元件的柔性衬底,从而得到包括柔性衬底和电子元件的电子电路,该电子电路可以称为柔性微电子电路。
综上所述,本申请实施例提供了一种电子电路的制备方法。该方法能够直接在硬性硅基衬底上形成依次层叠的柔性衬底和电子元件,之后再采用电解法剥离硬性硅基衬底,从而得到包括柔性衬底和电子元件的柔性微电子电路。由于该方法无需转印电子元件,因此制备难度较小,且不存在转印失败的问题。进而,制备得到的柔性微电子电路的成品率较高。
可选的,制备得到的电子电路可以包括:主动阵列电路或被动阵列电路。其中,主动阵列电路一般包括阵列排布的多个晶体管,即主动阵列电路中的电子元件一般为晶体管。晶体管可以包括:p-型半导体晶体管或n-型半导体晶体管。被动阵列电路一般包括:导电层。
以电子元件为p-型半导体晶体管为例,图2示出了本申请实施例提供的另一种电子电路的制备方法流程图。如图2所示,该方法可以包括:
步骤201、在硅基衬底之上形成柔性衬底。
其中,硅基衬底为硬性衬底(hard holder),且硅基衬底还可以称为高掺杂硅的硅晶圆(wafer)衬底。在本申请实施例中,可以先提供一个硬性硅基衬底,再在该硬性硅基衬底的上表面直接形成柔性微电子电路所需包括的柔性衬底。
可选的,柔性衬底的材料可以包括:聚酰亚胺(Polyimide,PI)、聚二甲基硅氧烷(Polydimethylsiloxane,PDMS)、聚甲基丙烯酸甲酯(Polymethylmethacrylate,PMMA)和/或聚氨酯(Polyurethane,PU)等。
以PI材料为例,图3示出了本申请实施例提供的一种形成柔性衬底的方法流程图。如图3所示,该方法可以包括:
步骤2011、依次采用第一旋涂工艺和第二旋涂工艺,将PI溶液旋涂于硅基衬底之上。
其中,第一旋涂工艺中的旋涂转速可以小于第二旋涂工艺中的旋涂转速,且第一旋涂工艺中的旋涂时长可以小于第二旋涂工艺中的旋涂时长。
例如,第一旋涂工艺中的旋涂转速可以大于等于500转每分钟(rpm)且小于等于700rpm,第一旋涂工艺中的旋涂时长可以大于等于5秒(s)且小于等于9s。第二旋涂工艺中的旋涂转速可以大于等于1000rpm且小于等于1500rpm,第二旋涂工艺中的旋涂时长可以大于等于60s且小于等于180s。
PI溶液也可以称为PI原浆液。可选的,PI溶液中PI材料的浓度可以大于等于1%,且小于等于70%。如,一般可以为17%。浓度单位可以为wt%。
步骤2012、对旋涂有PI溶液的硅基衬底进行加热,以在硅基衬底之上形成柔性衬底。
可选的,可以采用阶梯式升温的方式,对旋涂有PI溶液的硅基衬底进行加热,以烘干PI溶液,得到柔性衬底。且,阶梯式升温时的最低温度可以为50摄氏度(℃),最高温度可以为250℃。当然,在一些实施例中,也可以采用逐步升温的方式,对旋涂有PI溶液的硅基衬底进行加热,以烘干PI溶液,得到柔性衬底。且,逐步升温时的最低温度也可以为50℃,最高温度也可以为250℃。
其中,阶梯式升温可以认为是采用某温度加热一定时长后,等待一会再继续加热,即温度呈台阶式上升。逐步升温可以认为是不暂停的持续加热,即,温度呈曲线型上升。
基于上述参数和步骤记载,以柔性衬底的材料为17%浓度的PI溶液,且采用阶梯式升温的方式加热为例,对本申请实施例形成柔性衬底的方法概括如下:
首先,以高掺杂硅的硅基衬底作为硬性衬底,将浓度为17%的PI溶液依序按照以下旋涂参数“旋涂转速大于等于500rpm且小于等于700rpm,旋涂时长大于等于5s且小于等于9s”和“旋涂转速大于等于1000rpm且小于等于1500rpm,旋涂时长大于等于60s且小于等于180s”旋涂于硅基衬底上。然后,由50℃开始,采用阶梯式升温的方式对旋涂有PI溶液的硅基衬底进行加热,直至加热到250℃停止。至此,参考图4,即可以得到形成于硅基衬底01上的柔性衬底02。该柔性衬底02也可以称为PI薄膜。且,经测试,采用上述方式形成的柔性衬底02的厚度一般大于4微米(μm)且小于等于50μm。如,可以为10μm。
因柔性衬底的耐温耐压性较差,即易在高温高压环境下发生形变甚至熔融,故通过提供硬性硅基衬底作为支撑衬底,相对于直接采用柔性衬底作为支撑衬底,可以避免上述问题的发生。且,硬性硅基衬底相对于柔性衬底而言,在高温高压环境下,表面粗糙度较好且较为平坦,粗糙度可以控制在纳米级以内,故还能够较好的满足半导体微电子加工工艺的工艺需求。
步骤202、在柔性衬底之上形成栅极金属层。
可选的,在得到图4所示结构后,可以先对其进行清洗和烘干。例如,可以依次采用丙酮、乙醇和去离子水对其进行三次清洗。清洗完成后,再以大于等于120℃的高温烘干。烘干后,可以再依次采用光刻工艺、镀膜工艺和剥离工艺在柔性衬底之上(即,柔性衬底远离硅基衬底的一侧)形成栅极金属层。
其中,光刻工艺包括:(1)在柔性衬底远离硅基衬底的一侧涂覆光刻胶。(2)对涂覆的光刻胶进行前烘(即,软烘)处理。(3)对前烘处理后的光刻胶进行紫外曝光。(4)对紫外曝光后的光刻胶进行后烘,即曝光后烘(Post Exposure Bake,PEB)处理。(5)对PEB处理后的光刻胶进行显影处理。(6)对显影处理后的光刻胶进行清洗、吹扫和烘干(Hot Plate,HP)等一系列处理。
可选的,对光刻工艺中各步骤采用的工艺参数说明如下:(1)光刻胶可以为NR9-3000PY负性光刻胶,“NR9-3000PY”是指光刻胶的型号。且,可以依序采用下述旋涂参数“旋涂转速大于等于200rpm且小于等于700rpm,旋涂时长约9s”和“旋涂转速大于等于1000rpm且小于等于3000rpm,旋涂时长约40s”将负性光刻胶涂覆于柔性衬底上。(2)前烘处理时的温度可以大于等于100℃且小于等于120℃。前烘处理的时长处理大于等于1分钟(min)且小于等于30min。(3)紫外曝光采用的设备为型号为“SUSS MA8”的亮场版光刻机,紫外曝光时的热量大于等于300兆焦耳(mJ)且小于等于700mJ。(4)PEB处理时,可以采用硬接触(hardcontact)的方式将柔性衬底抵至所需掩膜板上。硬接触可以是指将柔性衬底通过一个气压上顶至与掩膜板接触。PEB处理时的温度可以大于等于100℃且小于等于120℃,时长可以约为1min。(5)显影处理采用的显影液可以为RD6显影液,“RD6”是指显影液的型号。显影时长可以大于等于30s且小于等于2min。(6)对显影处理后的光刻胶进行清洗采用的清洗液可以为去离子水。吹扫采用的设备可以为氮气(N2)***。HP时的温度大于等于100℃且小于等于150℃,HP的时长可以大于等于1min且小于等于30min。
镀膜工艺可以包括:采用物理气相沉积(Physical Vapor Deposition,PVD)的方式,在高真空环境下,通过电子束镀膜工艺在柔性衬底之上镀涂用于形成栅极金属层的材料,以形成栅极金属层。
可选的,电子束镀膜工艺采用的等离子体(plasma)可以为氩氧plasma。采用的PVD设备可以为型号为“75”的PVD设备。形成的栅极金属层可以包括依次层叠的三层金属层。其中,第一层金属层的材料可以为金属钛(Ti),第二层金属层的材料可以为金属金(Au),第三层金属层的材料可以为金属Ti。当然,在一些实施例中,上述三层金属层的材料还可以为其他金属材料,如可以采用金属钯(Pd)替换金属Au。形成的第一层金属层的厚度可以大于等于1纳米(nm)且小于等于10nm,如一般为2nm。第二层金属层的厚度可以大于等于10nm且小于等于100nm,如一般为40nm。第三层金属层的厚度可以大于等于0.5nm且小于等于5nm,如,一般为1nm。
剥离工艺可以包括:将上述镀膜工艺后的结构浸泡于常温丙酮溶液内2小时至3小时后,采用丙酮清洗液进行多次超声冲洗。超声冲洗的功率可以大于等于6瓦(w)且小于等于100w,冲洗时长可以大于等于1s且小于等于120s。然后,再采用去离子水清洗,并采用N2***烘干即可。此处,剥离的可以是未镀涂有栅极金属层的光刻胶。示例的,图5示出了形成有栅极金属层03的结构。
步骤203、在栅极金属层之上形成栅氧薄膜层。
可选的,可以采用原子层沉积(Atomic Layer Deposition,ALD)的方法,在栅极金属层之上(即,栅极金属层远离柔性衬底的一侧)形成栅氧薄膜层。
例如,可以将图5得到的结构置入ALD***,以在栅极金属层之上形成栅氧薄膜层。形成栅氧薄膜层时,ALD***的运行温度可以大于等于100℃且小于等于300℃。
可选的,栅氧薄膜层可以包括:沿远离栅极金属层的方向依次层叠的氧化铝(Al2O3)材料层和二氧化铪(HfO2)材料层。且,氧化铝材料层的厚度可以大于等于10nm且小于等于60nm,二氧化铪材料层的厚度可以大于等于5nm且小于等于30nm。在此基础上,可以采用ALD的方法在栅极金属层之上依次沉积Al2O3材料和HfO2材料,以形成包括依次层叠的氧化铝材料层和二氧化铪材料层的栅氧薄膜层。示例的,图6示出了形成有栅氧薄膜层04的结构。栅氧薄膜层04也可以称为栅极电介质层(gate delectric)。
步骤204、在栅氧薄膜层之上形成沟道材料层。
可选的,沟道材料层的材料可以包括碳纳米管(Carbon Nanotubes,CNT)。当然,在一些实施例中,沟道材料层的材料还可以包括其他材料,如为砷化镓(GaAs)。
以沟道材料层的材料为CNT材料为例,在本申请实施例中,可以采用提拉法,将形成有栅极金属层和柔性衬底的硅基衬底在包括CNT材料的溶液中进行多次上下提拉操作,以在栅极金属层之上(即,栅极金属层远离柔性衬底)的一侧形成沟道材料层。
例如,可以提供包覆有单臂碳纳米管(Single-Walled Carbon Nanotubes,SWCNT)的聚合物(polymer)水溶剂或有机溶剂,并将图6得到的结构固定在一电动拉杆上,控制电动拉杆将其侵入上述溶剂,保持一段时间后将其上拉出该溶剂。如此反复多次,从而获得大面积且高密度均匀分布的CNT薄膜层,该CNT薄膜层即为沟道材料层。图7示出了形成有CNT材料层05的结构。
可选的,本申请实施例形成的沟道材料层05的厚度可以大于等于1nm且小于等于10nm。如,一般为4nm。
步骤205、在沟道材料层之上形成源漏金属层。
示例的,图8示出了形成的源漏金属层06。参考图8可以看出,源漏金属层06可以包括具有间隙的源极金属层061和漏极金属层062,且结合图5可以看出,该源极金属层061和漏极金属层062之间的间隙在柔性衬底02上的正投影与栅极金属层03在柔性衬底02上的正投影重叠。
可选的,同上述形成栅极金属层03的步骤202,可以采用相同的工艺形成源漏金属层。即,可以先对图7所示结构进行清洗和烘干。再依次采用光刻工艺、镀膜工艺和剥离工艺在沟道材料层之上(即,沟道材料层远离栅极金属层的一侧)形成源漏金属层。其中,清洗和烘干方式,光刻工艺、镀膜工艺和剥离工艺等工艺原理可以参考上述步骤202,在此不再赘述。区别可以包括下述几个方面:
形成源漏金属层时的光刻工艺中,依序采用的旋涂参数可以分别为:“旋涂转速大于等于300rpm且小于等于900rpm,旋涂时长约9s”和“旋涂转速大于等于1000rpm且小于等于5000rpm,旋涂时长约40s”。前烘处理的时长可以大于等于70s且小于等于120s。紫外曝光时的热量可以大于等于200mJ且小于等于700mJ。显影时长可以大于等于2s且小于等于60s。HP时的温度可以大于等于100℃且小于等于140℃,HP的时长可以大于等于0.min且小于等于10min。
可选的,与栅极金属层同理,本申请实施例形成的源漏金属层也可以包括:依次层叠的三层金属层。其中,第一层金属层的材料可以为金属Ti,第二层金属层的材料可以为金属钯Pd,第三层金属层的材料可以为金属Ti。上述三层金属层的材料还可以为其他金属材料,如可以采用金属Au替换金属Pd。第一层金属层的厚度可以大于等于0.1nm且小于等于2nm,如一般为0.2nm。第二层金属层的厚度可以大于等于10nm且小于等于200nm,如一般为60nm。第三层金属层的厚度可以大于等于0.1nm且小于等于5nm,如,一般为2nm。
步骤206、对沟道材料层进行图案化处理,形成位于间隙内的沟道图案。
在本申请实施例中,可以对沟道材料层依次进行涂胶处理、曝光处理、显影处理和干法等离子体刻蚀处理,以形成位于间隙内的沟道图案。示例的,图9示出了形成的沟道图案05a,结合图8和图9可以看出,该沟道图案05a位于源漏金属层06包括的源极金属层061和漏极金属层062的间隙内。
其中,干法等离子体刻蚀采用的刻蚀参数可以包括:刻蚀功率大于等于50w且小于等于200w,刻蚀时长大于等于1s且小于等于60s,通入的气体为氧气(O2),且氧气的流量大于等于10毫升/每分钟(sccm)且小于等于200sccm。经测试,采用上述刻蚀方式和刻蚀参数,可以有效去除需要去除的沟道材料层。
当然,在一些实施例中,还可以采用其他刻蚀方式(如,物理刻蚀)和/或采用其他刻蚀参数。
可选的,形成沟道图案时的涂胶处理中,可以使用AZ 601正性光刻胶,“AZ60”是指光刻胶的型号。且可以依序采用下述旋涂参数“旋涂转速大于等于300rpm且小于等于900rpm,旋涂时长大于等于2s且小于等于60s”和“旋涂转速大于等于1000rpm且小于等于5000rpm,旋涂时长大于等于10s且小于等于120s”涂覆正性光刻胶。在曝光处理前,还可以对涂覆的正性光刻胶进行前烘处理,且前烘处理时的温度可以大于等于80℃且小于等于150℃,前烘处理的时长处理大于等于0.1min且小于等于60min。然后,可以采用型号为“SUSS MA8”的亮场版光刻机对其进行紫外曝光。紫外曝光时的热量可以大于等于50mJ且小于等于300mJ。且,也可以通过硬接触的方式将其抵至所需掩膜板上。之后,还可以对其进行PEB处理,PEB处理时的温度可以大于等于70℃且小于等于120℃,PEB处理的时长可以大于等于0.1min且小于等于60min。最后,可以采用238显影液对其进行显影处理,“238”为显影液的型号。显影时长可以大于等于0.1min且小于等于10min。在上述步骤完成后,还可以对此时得到的结构进行清洗、吹扫和HP等一系列处理。其中,清洗采用的清洗液可以为去离子水。吹扫采用的设备可以为N2***。HP时的温度可以约为120℃,HP的时长可以大于等于0.1min且小于等于10min。
可选的,在对沟道材料层进行图案化处理之前,还可以先对图8得到的结构进行清洗和烘干。例如,同上述步骤202,可以依次采用丙酮、乙醇和去离子水对其进行三次清洗。清洗完成后,再在大于等于120℃的高温下对其烘烤2min至3min,以将其烘干。以上形成沟道图案的工艺也可以称为器件隔离(Device Isolation)工艺,即,定义沟道区域的工艺。
步骤207、在源漏金属层之上形成保护膜层。
可选的,图10示出了形成的保护膜层的结构。结合图9和图10可以看出,本申请实施例记载的保护膜层07可以包括:沿远离源漏金属层06的方向依次层叠的光刻胶层071和氧化铝材料层072。基于此,图11示出了一种形成保护膜层的方法流程图。如图11所示,该方法可以包括:
步骤2071、在源漏金属层之上涂覆光刻胶,形成光刻胶层。
示例的,可以采用上述步骤201所示的旋涂方式,在源漏金属层之上(即,源漏金属层远离柔性衬底的一侧)涂覆光刻胶,形成光刻胶层。
当然,在一些实施例中,该光刻胶层还可以替换为PI材料层。
步骤2072、采用原子层沉积法,在光刻胶层之上沉积氧化铝材料,以形成氧化铝材料层。
同上述步骤203,可以将步骤2071得到的结构置入ALD***中,并向该***内不断循环通入金属铝(Al)和水(H2O),循环次数可以大于等于50次且小于等于500次,以在光刻胶层之上(即,光刻胶层远离源漏金属层的一侧)沉积形成氧化铝材料层。
可选的,在形成氧化铝材料层时,ALD***的运行温度可以大于等于50℃且小于等于200℃。可选的,最终沉积形成的氧化铝材料层的厚度可以大于等于2nm且小于等于40nm。如,一般为10nm。
通过形成包括光刻胶和氧化铝材料层的保护膜层,可以实现对沟道图案05a的可靠保护,避免后续在其上方形成的其他金属层对其功能产生干扰。
当然,在一些实施例中,氧化铝材料层还可以替换为其他绝缘的材料层,如H2fO材料层。保护膜层07可以仅包括氧化铝材料层,而不包括光刻胶层。
步骤208、形成贯穿保护膜层的至少一个通孔。
可选的,可以采用刻蚀溶液对保护膜层进行湿法刻蚀,以形成贯穿保护膜层的至少一个通孔。该步骤还可以称为焊盘开口(Pad Opening Hole)制作。示例的,参考图12,其示出的结构中包括刻蚀得到的4个通孔k1。
其中,在本申请实施例中,刻蚀溶液中氢氟酸(HF)和水的比例可以为50:1,即刻蚀溶液包含的HF的浓度可以为40%。且,此处使用的刻蚀溶液可以为DHF溶液。DHF溶液是指对LHF用水稀释后的产物,LHF是指对浓度为49%的氢氟酸刻蚀液CHF用水稀释后的产物。刻蚀时长可以大于等于10s且小于等于120s。且刻蚀完成后,可以采用丙酮清洗液对其进行超声清洗,以去除多余的光刻胶。
基于上述刻蚀参数,对形成穿保护膜层的至少一个通孔的方式概括如下:
首先,可以在培养皿中配置HF刻蚀溶液,溶剂配比满足:50:1DHF(40%HF)。然后,将图10形成的结构浸泡于该刻蚀溶液中,10s至200s取出。然后,采用大量去离子水清洗,并将清洗后的结构放置在丙酮清洗液中进行超声去胶处理。最后,再依次采用酮、乙醇和去离子水对其进行三次清洗,采用N2***吹干,再将其置于温度较高的热板上烘干即可。经测试,采用满足上述溶剂配比的刻蚀溶液,可以确保湿法刻蚀的均一性和稳定性,确保有效刻蚀。
步骤209、在保护膜层之上形成电极接触层,该电极接触层与栅极金属层和源漏金属层中的至少一层,通过至少一个通孔耦接。
示例的,参考图13,其示出的结构包括4个电极接触层08,且结合图9,该4个电极接触层08分别通过4个通孔k1与源漏金属层06中的漏极061耦接。每个电极接触层08可以用于耦接信号。
可选的,同上述形成栅极金属层03的步骤202,可以采用相同的工艺形成电极接触层08。即,可以先对图12所示结构进行清洗和烘干。再依次采用光刻工艺、镀膜工艺和剥离工艺在保护膜层之上(即,保护膜层远离衬底基板的一侧)形成电极接触层。其中,清洗和烘干方式,光刻工艺、镀膜工艺和剥离工艺等工艺原理可以参考上述步骤202,在此不再赘述。区别可以包括下述几个方面:形成电极接触层08的过程中采用的紫外曝光设备可以为国产LED光刻机,紫外曝光时的热量可以约为25毫瓦每平方厘米(mw/cm2),曝光时长可以约为45s。
可选的,本申请实施例形成的电极接触层可以包括:依次层叠的两层金属层。相应的,该电极接触层也可以称为金属焊盘(Pad metal)。其中,第一层金属层的材料可以为金属Ti,第二层金属层的材料可以为金属金Au。当然,在一些实施例中,Au还可以替换为金属铬(Cr),Ti还可以为金属钯Pd或金属铂(Pt)。第一层金属层的厚度可以大于等于1.1nm且小于等于20nm,如一般为2nm。第二层金属层的厚度可以大于等于50nm且小于等于300nm,如一般为150nm。该步骤还可以称为电极接触层沉积和图形化工艺。
步骤210、采用电解法,将形成有电子元件的柔性衬底从硅基衬底上剥离,得到电子电路。
可选的,在本申请实施例中,电解法采用的电解溶液中电解质的浓度可以大于等于0.1摩尔/升(M/L)且小于等于10M/L。如,一般可以为1M/L。电解法采用的直流电源提供的直流电的电压可以大于等于5伏特(V)且小于等于50V。如,一般可以为20V。电解质可以为氯化钠(NaCl)、氯化镁(MgCl)、氯化钾(KCl)或氯化钙(CaCl)。即,电解溶液可以为NaCl溶液、MgCl溶液、KCl溶液或CaCl溶液。
以1M/L的NaCl溶液,且直流电源提供的直流电的电压为20V为例,对剥离硅基衬底的方法概括如下:
首先,可以在培养皿中配置1M/L的NaCl溶液。然后,可以将图13得到的结构的下边缘浸入该NaCl溶液,将图13得到的结构的上边缘与直流电源的正极耦接,并将直接电源的负极与NaCl溶液耦接。上边缘和下边缘可以是相对的两个边缘。最后,可以控制直流电源施加例如20V的电压。在电压控制下,即可以使得硅基衬底从柔性基底上被完整且无损伤的剥离,剥离时长一般仅约几分钟。示例的,图14示出了最终得到的电子电路(即,柔性微电子电路)00的结构示意图。且图14分别示出了各层贴合前的电子电路00(见左侧附图)和各层贴合后的电子电路00(见右侧附图)。
需要说明的是,在电解法过程中,可以将柔性衬底上形成的电子元件尽可能的不接触NaCl溶液,以避免电子元件被NaCl溶液破坏。
相对于手动剥离而言,通过上述实施例记载的化学电解法剥离,不仅可以降低剥离难度,而且可以避免手动剥离带来的一系列不可规避的损伤问题,进一步提高制备得到的柔性微电子电路的成品率较好。
可选的,结合图4至图10,以及图12至图14,图15示出了一种电子电路的工艺流程示意图。
需要说明的是,以上制备电子电路的各步骤中涉及到的工艺手段、工艺参数和工艺所采用设备仅是示意性说明,能够得到上述结构的其他工艺手段、工艺参数和工艺所采用设备均能适用于本申请实施例。如,步骤202中采用的负性光刻胶可以替换为正性光刻胶。
还需要说明的是,通过上述步骤制备得到的电子电路中的晶体管均为p-型半导体晶体管。依据版图设计方案,可以通过更改金属层和半导体层材料制备得到n-型半导体晶体管。且,图4至图10,以及图12至图15均仅示意性的示出形成于柔性衬底上的4个晶体管。而采用本申请实施例提供的上述制备方法实际可以制作出如图16所示的包括64*64阵列晶体管的电子电路,且制备得到的电子电路的尺寸较小,约为0.9mm。即,可以制备得到尺寸为0.9mm,且包括64行64列晶体管的高密度高分辨率电子电路。其中,图16中左边附图是指剥离硬性硅基衬底前的电路示意图,图16中右边附图是指剥离硬性硅基衬底后的电路示意图。
可选的,参考图17可以看出,与其他相关技术已公开的文献对比,采用本申请实施例提供的制备方法制备得到的电子电路的尺寸最小,且分辨率最高。其中,图17中,横轴是指空间分辨率(spatial resolution),单位为cm。纵轴是指包括的晶体管的数量。Ref.1至Ref.5是指采用其他5个已公开的文献制备得到的电子电路满足的分辨率。Ref.0是指采用本申请实施例提供的制备方法制备得到的电子电路满足的分辨率。
可选的,图18示出了本申请实施例制备得到的电子电路中一个晶体管的电流开关比Ion/Ioff的仿真图,电流开关比是指:在源极电压和漏极电压不变的情况下,给栅极提供电压时测得的源漏电流和不给栅极提供电压时测得的源漏电流Ioff之比,该电流开关比可以用来衡量栅极电压对导电沟道的控制能力。图18中,横轴是指栅源电压差Vgs,单位为V,纵轴是指源漏电流Id,单位为安培(A)和微安(μA),A是指Ion的单位,μA是指Ioff的单位。参考图18可以看出,本申请实施例制备得到的一个晶体管的电流开关比高达106。且在此基础上,测得电子电路包括的全部4096个晶体管的平均迁移率约为8.2±4.9平方厘米每伏每秒(cm2/Vs)。
可选的,图19示出了针对图16所示结构进行不同程度的弯折时,其包括的晶体管的栅极电压Vg和源漏电流Ids的关系示意图。横轴是指栅极电压Vg,单位为V;纵轴是指源漏电流Ids,单位为μA,“圆圈”代表不弯折时的栅极电压Vg和源漏电流Ids,“菱形”代表弯曲直径R为50mm时的栅极电压Vg和源漏电流Ids,“矩形”代表弯曲直径R为20mm时的栅极电压Vg和源漏电流Ids,“三角形”代表弯曲直径R为15mm时的栅极电压Vg和源漏电流Ids,“加粗三角形”代表弯曲直径R为10mm时的栅极电压Vg和源漏电流Ids。参考图19可以看出,本申请实施例制备得到的电子电路中晶体管在不同弯曲直径下电学性能的一致性较好。
可选的,以图16所示结构为例,图20示出了不同位置处晶体管的开态电流Ion的仿真图,Ion的单位为μA。图21示出了不同位置处晶体管的电流开关比Ion/Ioff的仿真图。图22示出了不同位置处晶体管的迁移率的仿真图,单位为cm2/Vs。图23示出了不同位置处晶体管的阈值电压Vth的仿真图,单位为V。且,图20至图23中,横轴和纵轴均用于指示分辨率。从图20可以看出,本申请实施例制备得到的电子电路中,不同位置处的各个晶体管的开态电流Ion的均一性较好。从图21可以看出,本申请实施例制备得到的电子电路中,不同位置处的各个晶体管的电流开关比Ion/Ioff的均一性较好。从图22可以看出,本申请实施例制备得到的电子电路中,不同位置处的各个晶体管的迁移率的均一性较好。从图23可以看出,本申请实施例制备得到的电子电路中,不同位置处的各个晶体管的阈值电压Vth的均一性较好。
要说明的是,本申请实施例提供的电子电路的制备方法步骤的先后顺序可以进行适当调整,步骤也可根据情况进行相应增减,例如步骤207可以删除。任何熟悉本技术领域的技术人员在本申请揭露的技术范围内,可轻易想到变化的方法,都应涵盖在本申请的保护范围之内,不再赘述。
综上所述,本申请实施例提供了一种电子电路的制备方法。该方法能够直接在硬性硅基衬底上形成依次层叠的柔性衬底和电子元件,之后再采用电解法剥离硬性硅基衬底,从而得到包括柔性衬底和电子元件的柔性微电子电路。由于该方法无需转印电子元件,因此制备难度较小,且不存在转印失败的问题。进而,制备得到的柔性微电子电路的成品率较高。
可选的,参考图14,本申请实施例提供了一种电子电路。该电子电路00包括:柔性衬底,以及位于柔性衬底一侧的多个电子元件。
其中,该电子电路00采用如图1或图2所示的制备方法制成。相应的,该电子电路00也可以称为柔性微电子电路。由此可以确定,本申请实施例提供的柔性微电子电路的成品率较好,且分辨率较高。
图24是本申请实施例提供的一种压力传感器的制备方法流程图。如图24所示,该方法包括:
步骤2401、制备电子电路。
其中,该电子电路采用如图1或图2所示的制备方法制成。相应的,该电子电路00也可以称为柔性微电子电路。由此可以确定,本申请实施例制备得到的柔性微电子电路的成品率较好,且分辨率较高。
步骤2402、在电子电路之上形成压阻薄膜,得到压阻式压力传感器。
其中,该压阻薄膜包括阵列排布的多个电阻,多个电阻与电子电路上形成的多个晶体管一一对应,每个晶体管能够为对应的电阻供电。
图25是本申请实施例提供的一种压力传感器的结构示意图。如图25所示,该压力传感器100包括:压阻薄膜(piezoresistive thin film)10,以及如图14所示的电子电路00,即柔性微电子电路。其中,压阻薄膜10位于该电子电路00之上,该电子电路00用于为压阻薄膜10供电。
需要说明的是,图25分别示出了各层贴合前的压力传感器100(见左侧附图),以及各层贴合后的压力传感器100(见右侧附图)。
可选的,本申请实施例还提供了一种电子设备,该电子设备可以包括:如图25所示的压力传感器100。
示例的,该电子设备可以为机器人,压力传感器可以设置于机器人的手掌,用于供机器人感应压力。当然,在一些实施例中,电子设备还可以为电子书、手机或电脑等电子设备,本申请实施例对此不做限定。
可选的,本申请实施例记载的“第一”、“第二”或“第三”以及类似的词语并不表示任何顺序、数量或者重要性,而只是用来区分不同的组成部分。
同样,“一个”或者“一”等类似词语也不表示数量限制,而是表示存在至少一个。
“包括”或者“包含”等类似的词语意指出现在“包括”或者“包含”前面的元件或者物件涵盖出现在“包括”或者“包含”后面列举的元件或者物件及其等同,并不排除其他元件或者物件。
“连接”或者“耦接”等类似的词语并非限定于物理的或者机械的连接,而是可以包括电性的连接,不管是直接的还是间接的。
“上”、“下”、“左”、“右”等仅用于表示相对位置关系,当被描述对象的绝对位置改变后,则所述相对位置关系也可能相应地改变。
“和/或”,表示可以存在三种关系,例如,A和/或B,可以表示:单独存在A,同时存在A和B,单独存在B这三种情况。字符“/”一般表示前后关联对象是一种“或”的关系。
以上所述仅为本申请的可选实施例,并不用以限制本申请,凡在本申请的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本申请的保护范围之内。
Claims (15)
1.一种电子电路的制备方法,其特征在于,所述方法包括:
在硅基衬底之上形成柔性衬底;
在所述柔性衬底之上形成电子元件;
采用电解法,将形成有所述电子元件的所述柔性衬底从所述硅基衬底上剥离,得到电子电路。
2.根据权利要求1所述的方法,其特征在于,所述柔性衬底的材料包括:聚酰亚胺PI;所述在硅基衬底之上形成柔性衬底,包括:
依次采用第一旋涂工艺和第二旋涂工艺,将PI溶液旋涂于所述硅基衬底之上;
对旋涂有所述PI溶液的所述硅基衬底进行加热,以在所述硅基衬底之上形成所述柔性衬底;
其中,所述第一旋涂工艺中的旋涂转速小于所述第二旋涂工艺中的旋涂转速,且所述第一旋涂工艺中的旋涂时长小于所述第二旋涂工艺中的旋涂时长。
3.根据权利要求2所述的方法,其特征在于,所述第一旋涂工艺中的旋涂转速大于等于500转每分钟且小于等于700转每分钟,所述第一旋涂工艺中的旋涂时长大于等于5秒且小于等于9秒;
所述第二旋涂工艺中的旋涂转速大于等于1000转每分钟且小于等于1500转每分钟,所述第二旋涂工艺中的旋涂时长大于等于60秒且小于等于180秒。
4.根据权利要求2所述的方法,其特征在于,所述对旋涂有所述PI溶液的所述硅基衬底进行加热,包括:
采用阶梯式升温的方式,对旋涂有所述PI溶液的所述硅基衬底进行加热;
其中,阶梯式升温时的最低温度为50摄氏度,最高温度为250摄氏度。
5.根据权利要求1至4任一所述的方法,其特征在于,所述电解法采用的电解溶液中电解质的浓度大于等于0.1摩尔/升且小于等于100摩尔/升;所述电解法采用的直流电源提供的直流电的电压大于等于5伏特且小于等于50伏特。
6.根据权利要求1至4任一所述的方法,其特征在于,所述电子元件为晶体管,所述在所述柔性衬底之上形成电子元件,包括:
在所述柔性衬底之上形成栅极金属层;
在所述栅极金属层之上形成栅氧薄膜层;
在所述栅氧薄膜层之上形成沟道材料层;
在所述沟道材料层之上形成源漏金属层,所述源漏金属层包括具有间隙的源极金属层和漏极金属层,且所述间隙在所述柔性衬底上的正投影与所述栅极金属层在所述柔性衬底上的正投影重叠;
对所述沟道材料层进行图案化处理,形成位于所述间隙内的沟道图案;
在所述源漏金属层之上形成电极接触层,所述电极接触层与所述栅极金属层和所述源漏金属层中的至少一层耦接,从而得到电子元件。
7.根据权利要求6所述的方法,其特征在于,所述沟道材料层的材料包括:碳纳米管CNT;所述在所述栅极金属层之上形成沟道材料层,包括:
采用提拉法,将形成有所述栅极金属层和所述柔性衬底的所述硅基衬底在包括CNT材料的溶液中进行多次上下提拉操作,以在所述栅极金属层之上形成沟道材料层。
8.根据权利要求6所述的方法,其特征在于,所述对所述沟道材料层进行图案化处理,形成位于所述间隙内的沟道图案,包括:
对所述沟道材料层依次进行涂胶处理、曝光处理、显影处理和干法等离子体刻蚀处理,以形成位于所述间隙内的沟道图案;
其中,所述干法等离子体刻蚀采用的刻蚀参数包括:刻蚀功率大于等于50瓦且小于等于200瓦,刻蚀时长大于等于1秒且小于等于60秒,通入的气体为氧气,且所述氧气的流量大于等于10毫升/每分钟且小于等于200毫升/每分钟。
9.根据权利要求6所述的方法,其特征在于,所述栅氧薄膜层包括:沿远离所述栅极金属层的方向依次层叠的氧化铝材料层和二氧化铪材料层;所述在所述栅极金属层之上形成栅氧薄膜层,包括:
采用原子层沉积法,在所述栅极金属层之上依次沉积氧化铝材料和二氧化铪材料,以形成包括依次层叠的氧化铝材料层和二氧化铪材料层的栅氧薄膜层。
10.根据权利要求6所述的方法,其特征在于,在所述源漏金属层之上形成电极接触层之前,所述方法还包括:
在所述源漏金属层之上形成保护膜层;
形成贯穿所述保护膜层的至少一个通孔;
所述在所述源漏金属层之上形成电极接触层,包括:
在所述保护膜层之上形成电极接触层,所述电极接触层与所述栅极金属层和所述源漏金属层中的至少一层,通过所述至少一个通孔耦接。
11.根据权利要求10所述的方法,其特征在于,所述保护膜层包括:沿远离所述源漏金属层的方向依次层叠的光刻胶层和氧化铝材料层;所述在所述源漏金属层之上形成保护膜层,包括:
在所述源漏金属层之上涂覆光刻胶,形成光刻胶层;
采用原子层沉积法,在所述光刻胶层之上沉积氧化铝材料,以形成所述氧化铝材料层。
12.根据权利要求10所述的方法,其特征在于,所述形成贯穿所述保护膜层的至少一个通孔,包括:
采用刻蚀溶液对所述保护膜层进行湿法刻蚀,以形成贯穿所述保护膜层的至少一个通孔;其中,所述刻蚀溶液中氢氟酸和水的比例为50:1。
13.一种电子电路,其特征在于,所述电子电路采用如权利要求1至12任一所述的方法制成。
14.一种压力传感器的制备方法,其特征在于,所述方法包括:
采用如权利要求1至12任一所述的方法制备电子电路;
在所述电子电路之上形成压阻薄膜,得到压阻式压力传感器。
15.一种压力传感器,其特征在于,所述压力传感器包括:压阻薄膜,以及如权利要求13所述的电子电路;
其中,所述压阻薄膜位于所述电子电路之上,所述电子电路用于为所述压阻薄膜供电。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111064257.XA CN115790915A (zh) | 2021-09-10 | 2021-09-10 | 电子电路、压力传感器及其制备方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111064257.XA CN115790915A (zh) | 2021-09-10 | 2021-09-10 | 电子电路、压力传感器及其制备方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN115790915A true CN115790915A (zh) | 2023-03-14 |
Family
ID=85416878
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202111064257.XA Pending CN115790915A (zh) | 2021-09-10 | 2021-09-10 | 电子电路、压力传感器及其制备方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN115790915A (zh) |
-
2021
- 2021-09-10 CN CN202111064257.XA patent/CN115790915A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8497499B2 (en) | Method to modify the conductivity of graphene | |
CN103943513B (zh) | 一种柔性衬底上制备石墨烯器件的方法 | |
TWI544645B (zh) | 薄膜電晶體及其製備方法 | |
JP2006278982A (ja) | 半導体装置の製造方法、半導体装置、表示装置および電子機器 | |
US10707079B2 (en) | Orthogonal patterning method | |
JP2007067390A (ja) | 半導体装置の製造方法および半導体装置の製造装置 | |
JP5132053B2 (ja) | 有機薄膜トランジスタの製造方法 | |
US20110117695A1 (en) | Fabrication method of organic thin-film transistors | |
Li et al. | Organic thin film transistors and polymer light-emitting diodes patterned by polymer inking and stamping | |
CN108091699B (zh) | 基于柔性衬底底栅结构的MoS2TFT器件及制备方法 | |
CN103733319A (zh) | 晶体管的制造方法及晶体管 | |
CN104465400A (zh) | 无残留光学光刻胶石墨烯fet的制备及原位表征方法 | |
JP2007027525A (ja) | 半導体装置の製造方法、および半導体装置、ならびに絶縁膜の形成方法 | |
WO2014183418A1 (zh) | 有机薄膜晶体管及其制备方法 | |
CN108735820B (zh) | 以光刻胶为栅绝缘层的碳纳米管薄膜晶体管及制作和应用 | |
CN102915929A (zh) | 一种石墨烯场效应器件制备方法 | |
CN115790915A (zh) | 电子电路、压力传感器及其制备方法 | |
CN109166913A (zh) | 锗纳米膜柔性金属型顶底双栅薄膜晶体管及其制作方法 | |
CN110335943B (zh) | 一种双栅有机薄膜晶体管及其制备方法 | |
WO2015113368A1 (zh) | 薄膜晶体管的制作方法及薄膜晶体管 | |
CN110556297A (zh) | 一种10纳米以下硅基鳍式场效应晶体管的制备方法 | |
JP2005288636A (ja) | ナノインデントエッジとアンチドット触媒配列を利用したカーボンナノチューブの形成法 | |
TWI469224B (zh) | 有機薄膜電晶體及其製造方法 | |
CN111681964A (zh) | 一种基于二维材料的器件的制备方法 | |
Shi et al. | A micropatterning technique to fabricate organic thin-film transistors on various substrates |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |